CN1144285C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1144285C
CN1144285C CNB991007875A CN99100787A CN1144285C CN 1144285 C CN1144285 C CN 1144285C CN B991007875 A CNB991007875 A CN B991007875A CN 99100787 A CN99100787 A CN 99100787A CN 1144285 C CN1144285 C CN 1144285C
Authority
CN
China
Prior art keywords
barrier metal
layer
metal layer
dishing
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991007875A
Other languages
English (en)
Other versions
CN1227413A (zh
Inventor
松原义久
井口学
伊藤信和
铃木三惠子
土屋泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1227413A publication Critical patent/CN1227413A/zh
Application granted granted Critical
Publication of CN1144285C publication Critical patent/CN1144285C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体器件，包括半导体基片(1)，形成于半导体基片(1)上具有至少一个沟槽或孔(5)的绝缘层(4)，覆盖于沟槽或孔(5)的内壁的阻挡金属层(6)，至少一层导电层(7)形成于阻挡金属层(6)上，填充沟槽或孔(5)，其中设X代表具有最大布线长度的导电层(7)中的沟槽或孔(5)的最大深度，Y代表导电层(7)的厚度，Y比X的比率(X/Y)被设定为小于或等于0.1。该半导体器件能够避免在导电膜(7)中出现碟状凹陷。

Description

半导体器件
技术领域
本发明涉及一种包含有一个由化学机械抛光形成的导电层的半导体器件，特别涉及一种制造这种半导体器件的方法。
背景技术
由于现在的半导体器件具有更高的集成度，因此布线层要具有更小的电阻。为此，布线层通常由具有抗电迁移(EM)能力高的铜组成。
然而，如果布线层由铜组成，就不可能以足够的蚀刻率完成干性蚀刻，结果是在进行活性离子蚀刻(RIE)的时候很难完成各向异性蚀刻。
因此，当选择铜作为组成布线层的材料的时候，广泛采用的是一种用铜形成一层导电膜的方法。这样一层导电膜的形成步骤是：用一个与布线结构对应的绝缘层形成一个沟槽或一个连接孔，用一铜层填充该沟槽或连接孔，并用化学机械抛光(以下简称“CMP”)去除铜层的不需要部分。
当导电层由铜组成时，需要在绝缘层和导电层之间形成一个如TiN层的阻挡金属层。这是由于如果一个由铜组成的导电层直接形成于绝缘膜之上，如二氧化硅膜，铜会轻易地扩散到二氧化硅分子中，由此在硅半导体中建立起一个深能级，它能够缩短少数载流子的寿命。
日本未审查专利No.9-69522提及了一个形成导电膜的方法的例子。
图1A到1C显示了该公报中描述的方法的各个步骤。
首先，如图1A所示，作为底层绝缘层的二氧化硅层2，钨布线层3沉积于硅基片1上，然后，二氧化硅层4通过等离子增强型化学汽相淀积法(PCVD)沉积在钨布线层3上，厚度为600nm(纳米)。
然后，一种厚度为0.6μm(微米)的光刻胶膜(图中未示出)形成于二氧化硅层4上，随后，用波长为365nm的i射线装置布图。二氧化硅层4使用上述已布图的光刻胶膜作为掩膜被蚀刻，由此形成一个贯穿二氧化硅层4的触点孔5。该触点孔5宽0.5μm，深1μm，这意味着该触点孔5的深宽比为2，并延伸至钨布线层3。
然后，如图1B所示，一个TiN层6通过化学汽相淀积(以下简称为“CVD”)或者溅射沉积到二氧化硅层4和暴露出的钨布线层3上。溅射用于覆盖步骤中时覆盖能力次于CVD，在阻挡性能方面优于CVD。
然后，一铜层7形成在该TiN层6的整个表面，使得该触点孔5被铜层7填满。
然后，该铜层7和该TiN层6的不需要部分，即该铜层7和该TiN层6的位于触点孔5上的部分，被在以下条件下用CMP去除。
抛光剂：刚玉颗粒
抛光压力：200到300公斤/平方厘米
每分钟转数：50到100
抛光时间：1到2分钟
至此，如图1C所示，一个被埋入的铜触点电极8在该处形成。
然而，用CMP方法去除铜层7和TiN层不需要的部分的结果，如图1C所示，伴随着前述问题产生了铜触点电极8凹陷的问题。原因如下：铜具有比TiN大得多的抛光率。因此，当形成在二氧化硅层6上的TiN层被用CMP方法去除时，在TiN层6被抛光的同时，铜层7被过度抛光。结果是，铜层7中心凹陷成为碟型(以下，在铜触点电极8的中心形成的凹陷被称为碟状凹陷)
由于为了几近彻底地去除TiN层6的不需要的部分时有需要进行某种程度的过度抛光，触点电极8不可避免地形成一个明显的碟状凹陷。导电层越长，碟状凹陷越明显。
如果碟状凹陷产生于铜层，该处的阻抗上升，引起电迁移而导致含有铜层的半导体器件的可靠性恶化。
曰本未审查专利No.9-306915提及了一种在用CMP方法对铜层抛光时去除产生于铜层的缺陷的方法，该方法包括步骤：用形成在半导体基片上的二氧化硅膜形成一个沟槽；用溅射法沉积由TiN组成的一种阻挡层金属；在该阻挡层金属上沉积一层铜膜；用回流的方法将该沟槽填充铜膜；用CMP方法去除铜膜不需要的部分使得该沟槽依然填充着铜膜；在氢气氛下对产品实施热处理以根除产生于铜层的缺陷。
然而，氢气氛下的重熔和热处理的结合不能完全根除诸如碟状凹陷这样的缺陷。
发明内容
本发明的一个目的是提供一种包括一个没有碟状凹陷的导电层的半导体器件。本发明的另一个目的是提供一种制造上述半导体器件的方法。
本发明采用在对阻挡金属层进行CMP抛光时提高抛光率的方法达到上述目的。
本发明的一个方面，它提供了一种半导体器件，包括：(a)一个半导体基片，(b)一个形成于半导体基片上的绝缘层，且其具有至少一个沟槽或孔，(c)一个覆盖于上述沟槽或孔的内壁的阻挡金属层，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽或孔，其特征是设X代表具有最大布线长度的导电层的一个沟槽的最大深度，Y代表具有最大布线长度的导电层的厚度，Y比X的比率(X/Y)被设定为等于或小于0.1。
如前所述，在制造半导体器件的传统方法中，当阻挡金属膜的一个不需要的部分被通过CMP方法去除时，在导电膜的表面产生碟状凹陷。这里如图2所示，在导电膜表面产生的碟状凹陷被定义为Y比X的比率(X/Y)，其中X代表碟状凹陷的深度，Y代表导电膜的厚度，导电膜的布线长度越长，X/Y的比率越大。
本发明提供一种半导体器件，其具有最长布线长度的一个导电膜被设计为X/Y比率等于或小于0.1。Y比X的比率最好小于或等于0.05。该半导体器件可以通过后面所述的减少阻挡金属层的密度来制造，例如，通过优化用于形成阻挡金属层的溅射条件来完成。
本发明还提供了一种半导体器件，它包括：(a)一个半导体基片，(b)一个形成于半导体基片上的绝缘层，且其具有至少一个沟槽或孔，(c)一个覆盖于上述沟槽或孔的内壁的阻挡金属层，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽或孔，其特征是定义为抗碟状凹陷能力的碟状凹陷系数被设定为小于或等于0.4。
导电膜上碟状凹陷的程度取决于很多因素，包括：(a)构成阻挡金属层和导电膜的材料，(b)阻挡金属层和导电膜的厚度，(c)将用铜来填充的触点孔的结构，(d)深蚀刻的程度，及(e)CMP抛光的条件。在这些因素中，因素(b)到(e)服从于制造半导体器件工艺中的其它限定。
因此，本发明集中于因素(a)。本发明使用了一个称为碟状凹陷系数的参数表示在阻挡金属层和导电膜中的抗碟状凹陷能力，并确定了碟状凹陷系数的最佳范围。简言之，该碟状凹陷系数是一个由阻挡金属层和导电层的组合定义的参数，取决于构成上述层的材料和形成上述层的工艺的参数。下面是对该碟状凹陷系数的详细描述。
表示抗碟状凹陷能力的碟状凹陷系数在一个实验中测得，在该实验中，组成阻挡金属层和导电层的材料以及形成层的条件以可以产生碟状凹陷的这样一种状态被标准化。
具体地说，在该实验中，如图3所示，形成一个绝缘层4并一个沟槽5，由此，形成一个具有相对最大长度的导电膜。一个耐熔金属膜和一个导电膜按照如图1A到1C所示的步骤形成于沟槽5之上。然后，上述膜的不需要部分通过CMP被去除。如前所述，在导电膜内产生碟状凹陷，如图1C所示。通过估算如上所产生的碟状凹陷来测量碟状凹陷系数。
在该实验中，沟槽5被设计成长4mm(毫米)，宽1mm，且深500nm，而阻挡金属层被设计成厚度为50nm。CMP在每分钟转数为25、压力为2psi(磅/平方英寸)下进行。抛光剂是含有H2O2的刚玉颗粒的悬浮液。例如，可以使用RoDale公司的商品名称为QCTT1010的商品化的刚玉颗粒悬浮液。
碟状凹陷在上述条件下产生于导电膜中，碟状凹陷系数被定义为如上在导电膜的中心产生的碟状凹陷的深度X(见图2)除以导电膜的500nm的厚度Y(见图2)。
即，碟状凹陷系数表示，构成所测试的半导体器件的导电膜和阻挡金属层被应用于如图3所示的沟槽5时，抗所得到的碟状凹陷的能力。换言之，碟状凹陷系数表示抗样品的碟状凹陷的能力，其中导电膜和阻挡金属层被应用于如图3所示的沟槽5，组成膜的两种材料和形成膜的工艺保持不变而只有膜的构造在变。
表1显示了当触点孔或布线层被实际形成时产生的碟状凹陷的程度与碟状凹陷系数之间的关系。为了将碟状凹陷减小到不会引起实际问题的水平，碟状凹陷系数被设置为小于或等于0.4，好一些为0.2，最好为0.1。本发明在上述基点上确定了碟状凹陷系数的范围。
                                    表1
  在实际半导体器件中埋入的导电层的尺寸   对应于10％碟状凹陷的碟状凹陷系数
  (在触点孔中埋入的导电层)1μm×1μm0.6μm×0.6μm0.4μm×0.4μm0.35μm×0.35μm0.28μm×0.28μm 0.10.20.30.40.7
  (在沟槽中埋入的导电层)(布线长度＝15mm)布线宽度0.35μm布线宽度0.25μm布线宽度0.18μm 0.10.20.4
在表1中，“对应于10％碟状凹陷的碟状凹陷系数”意味着当列于左栏的导电层被导致拥有10％的碟状凹陷时测量到碟状凹陷系数。例如，如果碟状凹陷系数被设为等于0.1，包括一尺寸为1μm×1μm形成于触点孔内的被埋入的导电层的半导体器件将会有一个程度为10％的碟状凹陷。再如，包括一布线长度为15μm、布线宽度为35μm形成于沟槽内的被埋入的导电层的半导体器件将会有一个程度为10％的碟状凹陷。
本发明还提供一种半导体器件，它包括：(a)一个半导体基片，(b)一个形成于半导体基片上且具有至少一个沟槽的绝缘层，(c)一个覆盖于上述沟槽的内壁的阻挡金属层，该阻挡金属层具有一在此抛光率下将阻挡金属层进行化学机械抛光的第一抛光率，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽，该导电层具有一在此抛光率下将导电层进行化学机械抛光的第二抛光率，其特征是第一抛光率被设定为至少是第二抛光率的2.6×10-2倍。
碟状凹陷的产生源于导电膜与阻挡金属层之间抛光率的差异。本发明通过提高导电膜的抛光率以提高导电膜的抛光率与阻挡金属层的抛光率间的比率来防止碟状凹陷的生成。通过设定用CMP来抛光阻挡金属层的抛光率与用CMP来抛光导电膜的抛光率间的比率大于或等于2.6×10- -2，最好是5.3×10-2，碟状凹陷能被减小到不引起实际问题的水平。
由耐熔材料如耐熔金属氮化物构成的阻挡金属膜有比由铜组成的导电膜的抛光率小得多的抛光率，因此，上述比率通常小于或等于1。
本发明还提供一种半导体器件，它包括：(a)一个半导体基片，(b)一个形成于半导体基片上且具有至少一个沟槽的绝缘层，(c)一个覆盖于上述沟槽的内壁的阻挡金属层，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽，其特征是用化学机械抛光对该阻挡金属层进行抛光的抛光率被设为等于或大于每分钟40埃。
本发明通过提高导电膜的抛光率进而提高导电膜的抛光率与阻挡金属层的抛光率间的比率来防止碟状凹陷的生成。通过设定用CMP来抛光阻挡金属层的抛光率大于或等于每分钟40埃，最好是每分钟80埃，碟状凹陷能被减小到不引起实际问题的水平。
由耐熔材料如耐熔金属氮化物构成的阻挡金属膜有比由铜组成的导电膜的抛光率小得多的抛光率(每分钟1000埃)。
本发明还提供一种半导体器件，它包括：(a)一个半导体基片，(b)一个形成于半导体基片上且具有至少一个沟槽的绝缘层，(c)一个覆盖于上述沟槽的内壁的阻挡金属层，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽，其特征是该阻挡金属层被设计成具有小于或等于3×108达因/平方厘米的压缩应力。
由于该半导体器件的压缩应力被设计得比传统的半导体器件的压缩应力小，使得有可能提高用CMP来抛光阻挡金属层的抛光率，结果是碟状凹陷减小。根据基片的尺寸和曲率可以测得阻挡金属层的压缩应力。
本发明还提供一种半导体器件，它包括：(a)一个半导体基片，(b)一个形成于半导体基片上且具有至少一个沟槽的绝缘层，(c)一个覆盖于上述沟槽的内壁的阻挡金属层，和(d)至少一层导电层形成于阻挡金属层上，用来填充上述沟槽，其特征是该阻挡金属层被设计为密度小于或等于6×1022原子/立方厘米。
由于该半导体器件中阻挡金属层的密度被设计得比传统半导体器件中的阻挡金属层的密度小，使得有可能提高用CMP来抛光阻挡金属层的抛光率，结果是碟状凹陷减小。除非该阻挡金属层的性能没被破坏，该半导体器件中阻挡金属层的密度没有下限，该阻挡金属层的密度可以根据它的厚度和重量计算出来。
在上述的半导体器件中，该导电层最好由铜或铜化合物构成，且该阻挡金属层最好由耐熔金属氮化物构成。构成阻挡金属层的耐熔金属氮化物可以从WN，TiN，或TaN中选择，最好使用其中的TiN或TaN。
本发明的另一方面，它提供了一种制造半导体器件的方法，包括步骤：(a)在一半导体基片上形成一绝缘膜，(b)用该绝缘膜形成一沟槽，(c)通过溅射在该沟槽的内壁上形成一阻挡金属层，(d)在该阻挡金属层上形成一用以填充该沟槽且覆盖该绝缘层的导电层，和(e)在该沟槽仍被该导电层填满的状态下通过化学机械抛光去除该导电层，其特征是该溅射是在至少如下列条件之一下完成的：
(A)溅射功率小于或等于1.5kW；
(B)溅射压力大于或等于8mT；和
(C)该基片的温度大于或等于360摄氏度。
该阻挡金属层最好由溅射方式形成以增强阻挡能力。通过适当地设定溅射条件，有可能提高阻挡金属层的抛光率，进而减小碟状凹陷。上述作法的条件是前面提到的(A)到(C)。该方法要求至少要达到条件(A)到(C)中的一个。如果该方法达到了两个或三个条件，将有可能进一步提高阻挡金属层的抛光率，进而进一步减小碟状凹陷。
当溅射功率被设定为小于或等于1.5kW时，通过将溅射压力设定为大于或等于3mT(毫乇)，同时/或者将进行溅射时基片的温度设定为大于或等于200摄氏度，将有可能进一步提高阻挡金属层的抛光率。
当溅射压力大于或等于8mT时，通过将溅射功率设定为小于或等于4.5kW，同时/或者将进行溅射时基片的温度设定为大于或等于200摄氏度，将有可能进一步提高阻挡金属层的抛光率。
当基片的温度被设定为大于或等于360摄氏度时，通过将溅射功率设定为小于或等于4.5kW，同时/或者将溅射压力设定为大于或等于3mT，将有可能进一步提高阻挡金属层的抛光率。
本发明还提供了一种制造半导体器件的方法，包括步骤：(a)在一半导体基片上形成一绝缘膜，(b)用该绝缘膜形成一沟槽，(c)通过溅射在该沟槽的内壁上形成一阻挡金属层，(d)在该阻挡金属层上形成一用以填充该沟槽且覆盖该绝缘层的导电层，和(e)在该沟槽仍被该导电层填满的状态下通过化学机械抛光去除该导电层，其特征是该溅射是在至少如下列条件之一下完成的：
W/P≤0.4且T≥200
其中W代表单位为kW(千瓦)的溅射功率，P代表单位为mT(毫乇)的溅射压力，而T代表当溅射进行时的基片温度，单位为摄氏度。
通过按上面提到的方式设定溅射条件，将能够降低阻挡金属层的密度并提高阻挡金属层的抛光率。在该方法中，W/P的比值被设为小于或等于0.4，最好为0.3。将W/P的比值设为小于或等于某一常数的原因是为了减小每一个溅射粒子的加速能量以降低阻挡金属层的密度。这在后面会详细叙述。
基片在溅射过程中保持在一个较高的温度较为有利。基片最好保持在200摄氏度，300摄氏度更好。
在上面提到的方法中，该导电膜最好由铜或铜的化合物构成，阻挡金属层由TiN构成。
在一个实施例中，该导电层由铜或铜的化合物构成，该阻挡金属层由TaN构成，且溅射是在以下条件下完成的：
W/P≤0.35和T≥200
其中W代表单位为kW(千瓦)的溅射功率，P代表单位为mT(毫乇)的溅射压力，而T代表当溅射进行时的基片温度，单位为摄氏度。
通过按上面提到的方式设定溅射条件，将能够降低阻挡金属层的密度并提高阻挡金属层的抛光率。在该方法中，W/P的比值被设为小于或等于0.35，最好为0.3。
以下解释为什么通过适当地设定溅射条件抛光率可以被提高的原因。
抛光率取决于要被抛光的膜的密度，且膜的密度越小抛光率越高。由溅射形成的膜的密度取决于溅射功率，溅射压力及溅射进行过程中基片的温度，这是由于膜的密度根据施加在溅射粒子上加速能量而变化。
例如，如果溅射功率设的较高，溅射粒子将获得较高的加速能量，因此，将形成一个溅射粒子在其中以较高的密度结合在一起的膜。结果是，生成的膜将具有较高的密度。
作为一种替代，如果溅射压力设的较低，即使溅射功率保持不变每一个溅射粒子也将获得较高的加速能量，导致膜的密度增加。
如果基片的温度增加，阻挡金属层抛光率增加的原因并不是非常清楚。但发明者所完成的实验已经证实，较高的基片温度对减小碟状凹陷更为有效，如图9所示。
附图说明
图1A到图1C是一个半导体器件的剖面图，图示制造该半导体器件的传统方法的逐个步骤。
图2是一个半导体器件的部分剖面图，图示产生于导电膜内的碟状凹陷。
图3是一个半导体器件的透视图。
图4是显示阻挡金属层的压缩应力与用CMP将阻挡金属层抛光的抛光率之间关系的曲线图。
图5是显示阻挡金属层的压缩应力与阻挡金属层的密度之间关系的曲线图。
图6是显示用CMP将阻挡金属层抛光的抛光率与碟状凹陷系数之间关系的曲线图。
图7是显示溅射功率与阻挡金属层的压缩应力之间关系的曲线图。
图8是显示溅射压力与阻挡金属层的压缩应力之间关系的曲线图。
图9是显示溅射过程中基片的温度与阻挡金属层的压缩应力之间关系的曲线图。
图10A到图10C是一个半导体器件的剖面图，图示与本发明对应的制造该半导体器件的方法的逐个步骤。
具体实施方式
本发明用CMP方法通过增加阻挡金属层抛光的抛光率，从而降低碟状凹陷的程度。抛光率可以通过降低阻挡金属层的密度而被增加。然而，阻挡金属层密度的降低伴随着阻挡金属层压缩应力的降低。
下面解释在一个阻挡金属层由TiN构成而导电层由铜组成的例子中，阻挡金属层密度的降低与阻挡金属层压缩应力的降低之间的关系。
图4显示了阻挡金属层的压缩应力与用CMP将阻挡金属层抛光的抛光率之间的关系，图5显示了阻挡金属层的压缩应力与阻挡金属层的密度之间的关系，图6显示了用CMP将阻挡金属层抛光的抛光率与碟状凹陷系数之间的关系。表2显示了这些关系。
                                      表2
  压缩应力(×108达因/立方厘米)   膜的密度(×1022原子/立方厘米)     抛光率(×埃/分钟)     抛光率间的比(×10-2)     碟状凹陷系数
    80     5.3     0.1
    60     4.0     0.2
  3   6.0     40     2.6     0.4
  10   6.5     30     2.0     (0.7)
  15   7.0     24     1.6     (0.9)
  80   8.3     20     1.3     1
在定义为X/Y的比值小于或等于0.1的碟状凹陷程度水平上，半导体器件中不会产生实际问题。其中X代表导电膜中形成的碟状凹陷的深度，而Y代表导电膜的厚度，如图2所定义。
为了实现X/Y的比值小于或等于0.1，碟状凹陷系数必须为小于或等于0.4，好一些是0.2，最好是0.1，见表1。
见表2，为了要设计成碟状凹陷系数小于或等于0.4，至少要达到以下(a)到(d)中的一项：
(a)阻挡金属层具有小于或等于6×1022原子/立方厘米的密度；
(b)金属阻挡层的抛光率与导电层的抛光率间的比率大于或等于2.6×10-2(一个铜层具有每分钟1500埃的抛光率)；
(c)阻挡金属层具有大于或等于每分钟40埃的抛光率；
(d)阻挡金属层具有小于或等于3×108达因/平方厘米的压缩应力。
据此，通过满足至少上述(a)到(d)条件之一形成阻挡金属层，碟状凹陷系数可以被设计为小于或等于0.4，并因此，碟状凹陷程度可以被减小到一个不会在半导体器件中引起实际问题的程度。
设计碟状凹陷系数小于或等于0.2等同于设计阻挡金属层的抛光率与导电膜的抛光率间的比率大于或等于4.0×10-2，或设计阻挡金属层的抛光率大于或等于每分钟60埃。设计碟状凹陷系数小于或等于0.1等同于设计阻挡金属层的抛光率与导电膜的抛光率间的比率大于或等于5.3×10-2，或设计阻挡金属层的抛光率大于或等于每分钟80埃。
在上述例子中，阻挡金属层由TiN组成，导电层由铜组成。如果阻挡金属层由TaN组成，导电层由铜组成，会得到如上所述的同样关系。
通过增加用CMP将阻挡金属层抛光的抛光率，在本发明中碟状凹陷系数的降低得以实现。这是因为抛光率和压缩应力的主要因素是阻挡金属层的密度。
原则上阻挡金属层的密度和压缩应力没有下限，但是实际上根据溅射设备的性能有一个下限。例如，在较低的溅射功率下，压缩应力变得较低，密度变得较小。然而，如果溅射功率被设定为小于或等于0.2kW，现有的溅射设备所提供的重现性将恶化。
作为一种替代，在较高的溅射压力下，压缩应力变得较低，密度变得较小。然而，如果溅射压力定得太高，等离子体不能产生，结果是不能进行溅射。这样一个不能进行溅射的临界压力取决于设备，并因此，对于每一种溅射设备，了解其不能进行溅射的压力范围是必须的。
相似地，原则上基片温度没有上限，但是根据溅射设备的性能有实际的上限。
据此，为了得到所希望的碟状凹陷系数，尽可能多地降低阻挡金属层的密度，根据所使用溅射设备的性能选择溅射功率、溅射压力和基片温度是必要的。
由于抛光率比率和阻挡金属层的抛光率取决于阻挡金属层的密度，类似于上述参数，根据溅射设备的性能它们有上限。
如前所述，为了减少导电膜的碟状凹陷，降低阻挡金属层的密度并因此增加其抛光率是切实有效的。为了降低阻挡金属层的密度，溅射功率要被降低，或溅射条件要被优化。参照图7至图9，以下解释了降低阻挡金属层的密度的方法。图7显示溅射功率与阻挡金属层的压缩应力之间关系，图8溅射压力与阻挡金属层的压缩应力之间关系，图9溅射过程中基片的温度与阻挡金属层的压缩应力之间关系。
如图4所示，阻挡金属层的压缩应力与阻挡金属层的抛光率有负相关的关系，并且，如图6所示，阻挡金属层的抛光率与碟状凹陷系数有负相关的关系。因此，较大的压缩应力代表较大的碟状凹陷系数。如前所述，为了将碟状凹陷的程度减小到在实际使用的半导体器件中不会引起实际问题的水平，有必要将碟状凹陷系数设计为小于或等于0.4。见表2，将碟状凹陷系数设定为小于或等于0.4等同于将压缩应力设定为小于或等于3×108达因/平方厘米。因此，见图7到图9，希望选择溅射条件以使得压缩应力尽可能的小。特别是希望选择能使阻挡金属层中的压缩应力小于或等于3×108达因/平方厘米的溅射条件。
图7中，达到上述要求的溅射条件是溅射功率为小于或等于0.5kW。图7中的曲线是基于当溅射压力等于3mT且基片温度等于200摄氏度时获得的测量结果。在较高的溅射压力和/或较高的基片温度下，压缩应力变低，这是因为图8和图9显示出在较高的溅射压力和/或较高的基片温度下，压缩应力变低。因此，当溅射功率被设为等于0.5kW时，通过设定溅射压力大于或等于3mT，和/或通过设定基片温度大于或等于200摄氏度，压缩应力能被进一步降低。
见图8，当溅射压力为大于或等于12mT时，压缩应力为小于或等于3×108达因/平方厘米。图8中的曲线是基于当溅射功率等于4.5kW且基片温度等于200摄氏度时获得的测量结果。因此，通过设定溅射功率小于或等于4.5kW，和/或通过设定基片温度大于或等于200摄氏度，压缩应力能被进一步降低。
见图9，当基片温度大于或等于450摄氏度时，压缩应力为小于或等于3×108达因/平方厘米。图9中的曲线是基于当溅射功率等于4.5kW且溅射压力等于3mT时获得的测量结果。因此，通过设定溅射功率小于或等于4.5kW，和/或通过设定溅射压力大于或等于3mT，压缩应力能被进一步降低。
下面是与本发明对应的半导体器件的实际制造例的解释。
［例1]
首先如图10A所示，作为底层绝缘层的二氧化硅层2和钨布线层3按这个顺序沉积在硅基片1上，然后二氧化硅层4以600nm的厚度通过PCVD沉积于钨布线层3上。
然后，一厚度为0.6μm的光刻胶膜(图中未示出)形成于二氧化硅层4上，随后，用波长为365nm的i射线装置布图。二氧化硅层4使用上述已布图的光刻胶膜作为掩模被蚀刻，由此形成一个贯穿二氧化硅层4的触点孔5。该触点孔5宽0.5μm，深1μm，这意味着该触点孔5的深宽比为2，并延伸至钨布线层3。
然后，如图10B所示，一个作为阻挡金属层的TiN层6在下面溅射条件下通过溅射被沉积到二氧化硅层4和暴露出的钨布线层3上。
溅射功率：0.5kW
溅射压力：3mT
基片温度：200℃
然后，一铜层7形成在该TiN层6的整个表面，使得该触点孔5被铜层7填满。
然后，该铜层7和该TiN层6的不需要部分，即该铜层7和该TiN层6的位于触点孔5上的部分，被在以下条件下用CMP去除。
抛光剂：刚玉颗粒
抛光压力：2psi
每分钟转数：25
抛光时间：1到2分钟
这样，如图10C所示，一个被埋入的铜触点电极8在该处形成。
对这样形成的铜触点电极8是否产生了碟状凹陷进行了判断。结果显示在表3中。在表3中，名称为“碟状凹陷”的栏中的“否”表示没有产生碟状凹陷，或即使产生了碟状凹陷，碟状凹陷的程度也小于或等于0.1(10％)，“是”表示碟状凹陷的程度大于0.1(10％)。
[例2]
例2除TiN层6是在下面溅射条件下形成的以外，是以与例1相同的方式完成的。
溅射功率：4.5kW
溅射压力：12mT
基片温度：200℃
[例3]
例3除TiN层6是在下面溅射条件下形成的以外，是以与例1相同的方式完成的。
溅射功率：4.5kW
溅射压力：3mT
基片温度：450℃
[例4]
例4除阻挡金属层6是由TaN构成，且是在下面溅射条件下沉积的以外，是以与例1相同的方式完成的。
溅射功率：0.5kW
溅射压力：6mT
基片温度：200℃
[例5]
例5除阻挡金属层6是由TaN构成，且是在下面溅射条件下沉积的以外，是以与例1相同的方式完成的。
溅射功率：4.5kW
溅射压力：15mT
基片温度：200℃
[对照例1]
对照例1除作为阻挡金属层的TiN层6是在下面溅射条件下沉积的以外，是以与例1相同的方式完成的。
溅射功率：2.5kW
溅射压力：3mT
基片温度：200℃
[对照例2]
对照例2除阻挡金属层6是由TaN构成，且是在下面溅射条件下沉积的以外，是以与例1相同的方式完成的。
溅射功率：2.5kW
溅射压力：3mT
基片温度：200℃
对例2至例5及对照例1至对照例2是否产生了碟状凹陷也进行了判断。结果示于表3。
                                        表3
    阻挡金属层     溅射功率(kW)     溅射压力(mT)     溅射功率/溅射压力     基片温度(℃)     碟状凹陷
 例1     TiN     0.5     3     0.17     200     否
 例2     TiN     4.5     12     0.38     200     否
 例3     TiN     4.5     3     1.5     450     否
 例4     TaN     0.5     6     0.08     200     否
 例5     TaN     4.5     15     0.3     200     否
 对照例1     TiN     2.5     3     0.83     200     是
 对照例2     TaN     2.5     3     0.83     200     是
[例6]
首先如图10A所示，作为底层绝缘层的二氧化硅层2和钨布线层3按这个顺序沉积在硅基片1上，然后二氧化硅层4以600nm的厚度通过PCVD沉积于钨布线层3上。
然后，一厚度为0.6μm的光刻胶膜(图中未示出)形成于二氧化硅层4上，随后，用波长为365nm的i射线装置布图。二氧化硅层4使用上述已布图的光刻胶膜作为掩模被蚀刻，由此形成一个贯穿二氧化硅层4的触点孔5。该触点孔5宽0.18μm，长15mm，并延伸至钨布线层3。
然后，如图10B所示，一个作为阻挡金属层的TiN层6在下面溅射条件下通过溅射被沉积到二氧化硅层4和暴露出的钨布线层3上。
溅射功率：0.5kW
溅射压力：3mT
基片温度：450℃
然后，一铜层7形成在该TiN层6的整个表面，使得该触点孔5被铜层7填满。
然后，该铜层7和该TiN层6的不需要部分，即该铜层7和该TiN层6的位于触点孔5上的部分，被在以下条件下用CMP去除。
抛光剂：刚玉颗粒
抛光压力：2psi
每分钟转数：25
抛光时间：1到2分钟
这样，如图10C所示，一个被埋入的铜触点电极8在该处形成。
这样形成的铜触点电极8有一个平整的上表面，这意味着没有产生碟状凹陷。
如在实施例和各例子中已被描述的那样，本发明防止了碟状凹陷的产生，这反过来又防止了电迁移。
另外，由于本发明通过提高用CMP将阻挡金属层抛光的抛光率来防止碟状凹陷的产生，其它制造条件没受到影响。

Claims (3)

1.一种半导体器件包括：
(a)一个半导体基片(1)；
(b)一个形成于半导体基片(1)上且具有至少一个沟槽或孔(5)的绝缘层(4)；
(c)一个覆盖于上述沟槽或孔(5)的内壁的阻挡金属层(6)；和
(d)至少一层导电层(7)形成于阻挡金属层(6)上，用来填充上述沟槽或孔(5)，
其特征在于该阻挡金属层(6)被设计为密度小于或等于6×1022原子/立方厘米。
2.如权利要求1所述的半导体器件，其特征在于该导电层(7)由铜或铜的化合物构成，而该阻挡金属层(6)由耐熔金属氮化物构成。
3.如权利要求2所述的半导体器件，其特征在于该耐熔金属氮化物是WN，TiN和TaN中的一种。
CNB991007875A 1998-02-27 1999-03-01 半导体器件 Expired - Fee Related CN1144285C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP047804/1998 1998-02-27
JP04780498A JP3374901B2 (ja) 1998-02-27 1998-02-27 半導体装置

Publications (2)

Publication Number Publication Date
CN1227413A CN1227413A (zh) 1999-09-01
CN1144285C true CN1144285C (zh) 2004-03-31

Family

ID=12785565

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991007875A Expired - Fee Related CN1144285C (zh) 1998-02-27 1999-03-01 半导体器件

Country Status (5)

Country Link
EP (1) EP0939437A3 (zh)
JP (1) JP3374901B2 (zh)
KR (1) KR100403937B1 (zh)
CN (1) CN1144285C (zh)
TW (1) TW418463B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095731B2 (ja) * 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6528180B1 (en) * 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
WO2002007198A2 (en) * 2000-07-18 2002-01-24 Applied Materials, Inc. Deposition of low stress tantalum films
US20060131700A1 (en) * 2004-12-22 2006-06-22 David Moses M Flexible electronic circuit articles and methods of making thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US577095A (en) * 1897-02-16 Tor of benjamin hewitt
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP3397501B2 (ja) * 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
JP3487051B2 (ja) * 1995-12-15 2004-01-13 松下電器産業株式会社 半導体装置の製造方法
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films

Also Published As

Publication number Publication date
JPH11251431A (ja) 1999-09-17
KR100403937B1 (ko) 2003-11-01
JP3374901B2 (ja) 2003-02-10
EP0939437A2 (en) 1999-09-01
TW418463B (en) 2001-01-11
EP0939437A3 (en) 2003-03-05
CN1227413A (zh) 1999-09-01
KR19990072998A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
CN1154170C (zh) 半导体器件及其制造方法
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1231970C (zh) 半导体器件
CN1290186C (zh) 半导体器件及其制造方法
CN100346451C (zh) 有机膜的化学机械抛光及制造半导体器件的方法
CN1826687A (zh) 布线结构及其制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN101044605A (zh) 半导体器件及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1209650A (zh) 半导体装置及其制造方法
CN1165991C (zh) 半导体装置及其制造方法
CN1974636A (zh) 化学机械研磨浆料、化学机械研磨法及半导体装置的制法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1542958A (zh) 半导体器件及其制造方法
CN1135606C (zh) 干式腐蚀方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1311009C (zh) 添加剂组合物、含有该添加剂组合物的淤浆组合物及使用该淤浆组合物抛光物体的方法
CN1467812A (zh) 含绝缘体的半导体装置及其制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN1698194A (zh) 电子装置及其制造方法
CN101047126A (zh) 低介电常数膜的损伤修复方法、半导体制造装置、存储介质
CN1203533C (zh) 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法
CN1126155C (zh) 介电常数降低的改进二氧化硅绝缘膜及其形成方法
CN1650417A (zh) 半导体器件及其制造方法
CN1507662A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030705

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030705

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee