CN114551402A - 包括不同厚度的电再分布层的半导体封装体及其制造方法 - Google Patents

包括不同厚度的电再分布层的半导体封装体及其制造方法 Download PDF

Info

Publication number
CN114551402A
CN114551402A CN202111375948.1A CN202111375948A CN114551402A CN 114551402 A CN114551402 A CN 114551402A CN 202111375948 A CN202111375948 A CN 202111375948A CN 114551402 A CN114551402 A CN 114551402A
Authority
CN
China
Prior art keywords
electrical
power chip
redistribution layer
semiconductor package
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111375948.1A
Other languages
English (en)
Inventor
T·迈尔
M·格鲁贝尔
T·沙夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114551402A publication Critical patent/CN114551402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H10W72/07207—Temporary substrates, e.g. removable substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/886—Die-attach connectors and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装体包括：非功率芯片，所述非功率芯片包括布置在非功率芯片的第一主表面处的第一电接触部。所述半导体封装体还包括功率芯片，所述功率芯片包括布置在功率芯片的第二主表面处的第二电接触部。半导体封装体还包括第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合。所述半导体封装体还包括第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。

Description

包括不同厚度的电再分布层的半导体封装体及其制造方法
技术领域
本公开涉及包括不同厚度的电再分布层的半导体封装体。此外，本公开涉及用于制造这种半导体封装体的方法。
背景技术
半导体封装体可以包括不同类型的半导体芯片、例如逻辑芯片和功率芯片。在封装体中集成不同类型的半导体芯片的技术可能需要考虑各个芯片类型的特定属性。例如，逻辑芯片可能需要小的接触部、短互连结构和低电流，而功率芯片可能需要厚的金属以实现高电流和少量的互连结构。半导体封装体的制造商不断努力改进他们的产品及其制造方法。可能需要开发考虑到上述芯片要求的半导体封装体，从而与标准半导体封装体相比提供改进的电性能和热性能。此外，可能需要提供用于制造这种半导体封装体的有效方法。
文献US2018/0130732 A1涉及一种具有多厚度导体层的电子封装体及其制造方法。
发明内容
本公开的一方面涉及一种半导体封装体。所述半导体封装体包括非功率芯片，所述非功率芯片包括布置在非功率芯片的第一主表面处的第一电接触部。所述半导体封装体还包括功率芯片，所述功率芯片包括布置在功率芯片的第二主表面处的第二电接触部。所述半导体封装体还包括第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合。所述半导体封装体还包括第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合。第二电再分布层包括以下中的一个：引线框架的引线、结构化的金属片的基座、导电柱。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。
本公开的一方面涉及一种用于制造半导体封装体的方法。所述方法包括提供包括布置在非功率芯片的第一主表面处的第一电接触部的非功率芯片。所述方法还包括提供包括布置在功率芯片的第二主表面处的第二电接触部的功率芯片。所述方法还包括形成第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合。所述方法还包括形成第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。提供非功率芯片和提供功率芯片包括：提供载体；将非功率芯片和功率芯片布置在载体之上；将非功率芯片和功率芯片包封在包封材料中；移除载体，其中，第一主表面、第二主表面和包封材料的主表面形成共同的平坦表面。
本公开的一方面涉及一种用于制造半导体封装体的方法。所述方法包括提供包括布置在非功率芯片的第一主表面处的第一电接触部的非功率芯片。所述方法还包括提供包括布置在功率芯片的第二主表面处的第二电接触部的功率芯片。所述方法还包括形成第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合。所述方法还包括形成第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。所述方法还包括提供具有第一主表面和与第一主表面相反的第二主表面的金属片，其中，形成第二电再分布层包括减材地结构化金属片的第一主表面。
本公开的一方面涉及一种用于制造半导体封装体的方法。所述方法包括提供包括布置在非功率芯片的第一主表面处的第一电接触部的非功率芯片。所述方法还包括提供包括布置在功率芯片的第二主表面处的第二电接触部的功率芯片。所述方法还包括形成第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合。所述方法还包括形成第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。所述方法还包括提供包括金属涂层的载体，其中，形成第一电再分布层和第二电再分布层包括减材地结构化金属涂层。
附图说明
所包括的附图用以提供对多个方面的进一步理解。附图示出了多个方面并且与相应的描述一起用于解释多个方面的原理。其它方面和多个方面的许多预期优点将容易理解，因为它们通过参考以下详细描述而变得更好理解。附图的元件不一定相对于彼此成比例。相同或相似的附图标记可以表示对应的相同或相似部分。
图1示意性地示出了根据本公开的半导体封装体的剖视侧视图。
图2示出了根据本公开的用于制造半导体封装体的方法的流程图。
图3A至3J示意性地示出了根据本公开的用于制造半导体封装体的方法的剖视侧视图。
图4A至4E示意性地示出了根据本公开的用于制造半导体封装体的方法的剖视侧视图。
图5A至5E示意性地示出了根据本公开的用于制造半导体封装体的方法的剖视侧视图。
图6A至6F示意性地示出了根据本公开的用于制造半导体封装体的方法的剖视侧视图。
具体实施方式
在下面的详细描述中，参考了附图，其中，通过图示的方式示出了可以实践本公开的特定方面。在这点上，可以参考所描述的图的取向来使用诸如“顶”、“底”、“前”、“后”等的方向术语。由于所描述的器件的部件可以以多个不同的取向定位，所以方向术语可以用于说明的目的，而不是限制性的。在不脱离本公开的概念的情况下，可以利用其它方面并且可以进行结构或逻辑改变。
图1的半导体封装体100以概略方式示出，以便定性地指定本公开的多个方面。半导体封装体100可以包括为了简单起见未示出的另外的方面。例如，可以通过结合根据本公开的其它半导体封装体和方法描述的任何方面来扩展半导体封装体100。
半导体封装体100可以包括非功率芯片2以及功率芯片8，所述非功率芯片2包括布置在非功率芯片2的第一主表面6处的第一电接触部4，所述功率芯片8包括布置在功率芯片8的第二主表面12处的第二电接触部10。半导体封装体100还可以包括被配置为在非功率芯片2的第一电接触部4和半导体封装体100的第一外部电接触部16之间提供电耦合的第一电再分布层14以及被配置为在功率芯片8的第二电接触部10与半导体封装体100的第二外部电接触部20之间提供电耦合的第二电再分布层18。当在垂直于第一主表面6和第二主表面12中的至少一个的第一方向上(例如在z方向上)观察时，第一电再分布层14的至少一个区段的最大厚度t1可以小于第二电再分布层18的最大厚度t2。
需要注意的是，在整个说明书中，术语“芯片”、“半导体芯片”、“裸片”、“半导体裸片”可以互换使用。一般而言，本文所述的半导体芯片可由元素半导体材料(例如Si)或宽带隙半导体材料或化合物半导体材料(例如SiC、GaN、SiGe、GaAs)制造。
功率芯片8可以包括功率半导体部件。功率芯片可用于任何类型的功率应用，例如MOSFET(Metal Oxide Semiconductor Field Effect Transistors；金属氧化物半导体场效应晶体管)、半桥电路、包括栅极驱动器的功率模块等。例如，功率芯片可以包括或可以是功率器件、例如功率MOSFET、LV(低压)功率MOSFET、功率IGBT(Insulated Gate BipolarTransistor；绝缘栅双极晶体管)、功率二极管、超结功率MOSFET等的一部分。在一个示例中，功率半导体部件可以用作开关或功率电子装置中的整流器。这种部件可以称为功率部件，或者当用于集成电路时，可称为功率集成电路。功率半导体元件可以例如具有超过约20V的电源电压。功率芯片可能需要厚金属(例如夹)以载送高电流、少量互连结构、良好的隔离特性和热处理。通常，功率芯片的电接触部可以经由导电夹被电接触。
非功率芯片2可以是不属于功率芯片的任何种类的半导体芯片。例如，非功率芯片2可以包括传感器芯片、逻辑芯片、存储器芯片等中的至少一种。传感器芯片可以被配置为感测物理变量，例如压力、温度、湿度、加速度等。在一个示例中，传感器芯片可以是包括可以集成在芯片中的MEMS结构的MEMS(微机电系统)芯片。逻辑芯片可以被配置为能处理由传感器封装体100的其它电子部件提供的电信号。例如，逻辑芯片可以包括专用集成电路(ASIC)。附加地或替代地，逻辑芯片可以被配置为控制和/或驱动半导体封装体100的其它电子部件。在一个示例中，逻辑芯片可以被配置为能控制和/或驱动功率芯片8的集成电路。
第一电再分布层14的最大厚度tl可以在约2微米至约40微米、更特别地约2微米至约30微米、更特别地约2微米至约20微米、甚至更特别地约2微米至约10微米的范围内。第二电再分布层18的最大厚度t2可以在约150微米至约2000微米、更特别地约150微米至约1500微米、更特别地约150微米至约1000微米、甚至更特别地约150微米至约500微米的范围内。
外部电接触部16和20可以被布置在半导体封装体100的一个或多个外周表面处。在图1的示例中，第一外部电接触部16和第二外部电接触部20可以都布置在半导体封装体100的相同外周表面处。外部电接触部16和20中的一个或多个可以被配置为将半导体封装体100电和机械耦合到外部部件、例如印刷电路板(未图示)。半导体封装体100的外部电接触部可以包括焊球、焊料库、导电柱、导电焊盘、接合焊盘等中的至少一种。
虽然非功率芯片2和功率芯片8可以集成在相同的半导体封装体100中，但是电再分布层14和18的厚度和另外的特性可以不同。在下面描述的进一步示例中将变得更加明显的是，电再分布层14和18的不同制造方法和不同设计可以考虑不同类型的芯片2和8的特定技术特性。
在垂直电流流动的情况下，功率芯片8可能需要高的载流能力、良好的热路径和两侧互连。另一方面，功率芯片8的互连间距可以相当大，不需要紧密的线间距。例如，功率芯片8的这些要求可以通过具有较大厚度t2的第二电再分布层18来解决。稍后将变得显而易见的是，这些要求可以例如通过为功率芯片8的电接触部(例如源极和漏极)提供厚金属化块和夹设计来解决。
非功率芯片2在第一电再分布层14中可能需要紧密的线和紧密的空间。此外，非功率芯片2可能需要紧密的焊盘间距以及处于封装体内部(例如不同芯片之间)和到外部的相对大量的连接。这些要求不一定能用功率芯片8所要求的粗再分布线来实现。非功率芯片2的要求可以通过基于增材、半增材或减材工艺技术提供相对较薄的第一再分布层14来解决。
图2示出了根据本公开的用于制造半导体封装体的方法的流程图。例如，图2的方法可以用于制造图1的半导体封装体100。图2的方法以总体方式描述，以便定性地指定本公开的多个方面并且可以包括另外的方面。例如，可以通过结合根据本公开的其它示例描述的任何方面来扩展图2的方法。
在步骤22处，可以提供包括布置在非功率芯片的第一主表面处的第一电接触部的非功率芯片。在步骤24，可以提供包括布置在功率芯片的第二主表面处的第二电接触部的功率芯片。在步骤26处，可以形成第一电再分布层，其中，第一电再分布层可以被配置为在第一电接触部和半导体封装体的第一外部电接触部之间提供电耦合。在步骤28处，可以形成第二电再分布层，其中，第二电再分布层可以被配置为在第二电接触部和半导体封装体的第二外部电接触部之间提供电耦合。当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度可以小于第二电再分布层的最大厚度。
结合以下图3A至6F描述的方法可以看作是图2的方法的更详细版本。因此，结合图3A到6F所做的评论也可以适用于之前描述的图1和2的示例。结合图3A至6F讨论的各个方法操作的顺序是示例性的，而非限制性的。如果从技术角度来看是合理且可能的，则可以交换方法的操作。此外，应当注意，以下方法中的每一个都可以作为批处理来执行。换言之，可以针对任意数量的类似配置执行各个方法操作。
图3A至3J示出了用于制造图3J中所示的半导体封装体300的方法。在图3A中，可以提供功率芯片8。功率芯片8可以包括布置在功率芯片8的顶表面上的第一电接触部10A和第二电接触部10B以及布置在功率芯片8的底表面上的第三电接触部10C。在图3A的示例中，功率芯片8可以包括或可以对应于功率晶体管、例如功率MOSFET。在这种情况下，第一电接触部10A可以是功率晶体管的栅极接触部，第二电接触部10B可以是功率晶体管的源极接触部，第三电接触部10C可以是功率晶体管的漏极接触部。功率芯片8可以具有垂直结构。换言之，功率芯片8可以被制造为使得电流可以基本上在垂直于功率芯片8的主面的方向上、即在z方向上流动。垂直功率芯片的另外示例是功率HEMT、PMOS(P沟道金属氧化物半导体；P-Channel Metal Oxide semiconductor)、NMOS(N沟道金属氧化物半导体；N-Channel MetalOxide semiconductor)等。在进一步的示例中，功率芯片8可以具有侧向结构。换言之，功率芯片8可以被制造为使得电流可以基本上在x-y平面中流动。
在图3B中，功率芯片8的电接触部10A和10B可以相应地电耦合到电接触元件32A和32B。可以借助于基于焊接、烧结、扩散焊接、回流焊接等中的至少一种的连接材料34来提供电连接。在图3B的示例中，电接触元件32A、32B可以包括或可以对应于可以由金属和金属合金中的至少一种制成的导电夹。或者，连接到功率芯片8的栅极接触部的电接触元件32A可以包括导线。
在图3C中，可以提供载体30。粘合剂层36可以布置在载体36的顶表面上。例如，粘合剂层36可以包括粘合箔或粘合带、例如Revalpha带。包括电接触元件32A和32B的功率芯片8可以布置在载体30上。另外，非功率芯片2可以放置在载体30的顶表面上。非功率芯片2可以具有侧向结构，即，非功率芯片2的操作可以基于侧向电流流动。非功率芯片2可以包括可以布置在非功率芯片2的底表面上的一个或多个电接触部4。在图3C的示例中，电接触部4可以包括铜柱和导电接触焊盘中的至少一个。
在图3D中，非功率芯片2和功率芯片8可以被包封材料38包封。包封材料38可以包括层合材料、环氧树脂、被填充的环氧树脂、玻璃纤维填充环氧树脂、酰亚胺、热塑性塑料、热固性聚合物、聚合物共混物等中的至少一种。可以使用各种技术来用包封材料38包封布置在载体30上的部件，例如通过压缩成型、注射成型、粉末成型、液体成型、地图成型(mapmolding)、层合等中的至少一种。
在图3E中，载体30和粘合剂层36可以被释放和去除。非功率芯片2、功率芯片8和包封材料38的底表面可以共面并形成共同的平坦表面。介电材料40可以布置在共同的平坦表面之上。介电材料40可以被结构化成使得芯片2和8的电接触部4和10C可以未被介电材料40覆盖。例如，可以基于光刻工艺来结构化介电材料40。
在图3F中，种子层42可以被布置在该配置的底表面之上，例如借助于溅射操作。种子层42可以例如包括钛钨(TiW)和铜中的至少一种。特别地，种子层42可以基本上覆盖该配置的整个底表面。此外，结构化抗镀剂44可以布置在种子层42的多个部分之上。在一个示例中，抗镀剂44可以首先沉积在该配置的整个底表面之上并且随后被结构化。此处，可以部分地去除抗镀剂44，使得可以在电接触部4和10的位置处从抗镀剂44露出种子层42。
在图3G中，金属层46可以布置在未被覆盖的种子层44的位置处，例如基于电镀技术。在一个示例中，金属层46可以仅包括一层例如铜。在进一步的示例中，金属层46可以包括形成金属堆叠物的多个金属层。金属层46在z方向上的厚度可以在约3微米至约12微米、更特别地约5微米至约10微米的范围内。金属层46的左侧的第一部分可以电耦合到功率芯片8的电接触部10，而金属层46的右侧的第二部分可以电耦合到非功率芯片2的电接触部4。
在图3H中，抗镀剂44可以被释放和去除。
在图3I中，包括一个或多个裸片焊盘以及一个或多个引线(或引脚)50的引线框架48(例如，半蚀刻的)可以电耦合到金属层46的第一和第二部分。例如，这种电连接可以通过焊接、胶合、烧结、扩散焊接等中的至少一种来建立。就此而言，可以在引线框架48和金属层46之间形成连接材料34。需要注意的是图3I中所示的引线50的数量是示例性的并且可能特别地取决于要制造的半导体封装体的特定类型。
在图3I的示例中，第一引线(由于选择的视图而不可见)可以经由金属层36和夹32A连接到功率芯片8的栅极接触部10A。此外，第二引线50B可以经由金属层36和夹32B连接到功率芯片8的源极接触部10B，第三引线50C可以经由金属层36连接到功率芯片8的漏极接触部10C。此外，第四引线50D和第五引线50E可以相应地连接到非功率芯片2的电接触部4。
在图3J中，引线框架48的引线50之间的间隙可以填充有电绝缘填充材料58，其中，可以形成配置的基本上平坦的底表面。在一个示例中，间隙可以填充有可以随后从其背侧磨削的模制材料。在进一步的示例中，图3I的配置可以以释放箔(未示出)布置在载体(未示出)上并且可以执行模制工艺。之后，可以移除载体和释放箔。
图3A-3J的方法可以对应于批处理。在进一步的操作(未示出)中，配置可以被分成多个半导体封装体300。图3J的半导体封装体300可以被看作是图1的半导体封装体100的更详细的版本。
引线框架48的引线50可以形成要制造的半导体封装体的外部电接触部。返回参考图1，图3J的引线50可以对应于图1的外部电接触部16和20。引线50和金属层46的电连接到非功率芯片2的部分可以形成第一电再分布层。第一电再分布层可以被配置为在z方向上和x-y平面中载送电流。如结合图1所讨论的，第一电再分布层的至少一个区段可以具有最大厚度t1。在图3J的示例中，当在z方向上观察时，所述区段可以布置在非功率芯片2的覆盖区中。
以类似的方式，引线50和金属层46的电连接到功率芯片8的部分可以形成具有最大厚度t2的第二电再分布层。第二电再分布层可以被配置为在z方向上载送电流。特别地，第二电再分布层可以被配置为仅在z方向上载送电流。
图4A至4E示出了用于制造图4E中所示的半导体封装体400的方法。在图4A中，可以提供具有厚度t3的金属片52。例如，金属片52可由铜和铜合金中的至少一种制成。金属片52的上表面可以减材地结构化，其中，可以形成一个或多个具有厚度t4的基座54。比率t4/t3可以在约0.5至约0.9、更特别地约0.6至约0.8的范围内。例如，金属片52可以通过应用可以基于MPPL方法的蚀刻技术来结构化。此外，一个或多个接合焊盘56可以形成在结构化的金属片52的顶表面上。接合焊盘56可以由包括铜、镍、金等中的至少一种的金属制成。例如，接合焊盘56可以通过应用电镀、化学镀、喷墨、印刷等中的至少一种来形成。
在图4B中，非功率芯片2和功率芯片8可以布置在减法地结构化的金属片52的顶表面上。功率芯片8的电接触部10A至10C可以经由夹32A、32B和连接材料34电连接到金属片52的基座54。功率芯片8、夹32A、32B和连接材料34可以类似于结合图3A-3J描述的类似部件。此外，非功率芯片2的电接触部4可以经由连接材料34机械和电连接到接合焊盘56。例如，这种连接可以基于倒装芯片技术和回流工艺来建立。
在图4C中，非功率芯片2和功率芯片8可以被包封材料38包封。图4C的操作可以类似于图3D的操作。
在图4D中，金属片52的底表面可以减材地结构化，其中，可以形成要制造的半导体封装体的外部电接触部16和20。由于金属片52的布置在非功率芯片2下方的部分可能已经在图4A的操作中被形成为相对较薄，因此可以提供用于电再分布的细间距、细线和细空间。
在图4E中，结构化的底表面的间隙可以填充有电绝缘填充材料58，使得外部电接触部16和20可以彼此电绝缘。
图4A-4E的方法可以对应于批处理。在进一步的操作(未示出)中，配置可以被分成多个半导体封装体400。图4E的半导体封装体400可以被视为图1的半导体封装体100的更详细的版本。
金属片52的多个部分、接合焊盘56和连接到非功率芯片2的连接材料34可以形成第一电再分布层。以类似方式，基座54和连接到功率芯片8的连接材料34可以形成第二电再分布层。当在z方向上测量时，第二电再分布层的最大厚度可以大于第一电再分布层的最大厚度。
图5A至5E示出了用于制造图5E中所示的半导体封装体500的方法。在图5A中，金属片52可以减材地结构化。图5A的操作可以类似于图4A的操作。
图5B的操作可以至少部分地类似于图4B的操作。与图4B不同的是，非功率芯片2可以借助于非导电胶60机械地连接到结构化的金属片52的顶表面。例如，非功率芯片2的电接触部4可以包括铜柱和导电接触焊盘中的至少一种。
在图5C中，非功率芯片2和功率芯片8可以被包封材料38包封。图5C的操作可以类似于图4C的操作。
在图5D中，可以从金属片52的底表面去除材料。可以去除材料直到基座54和非功率芯片2的电接触部4暴露。例如，去除金属片52的背面材料可以包括磨削和蚀刻中的至少一种。
在图5E中，通过沉积导电材料62和介电材料64，可以在配置的底表面上附加地形成电再分布结构。导电材料62的第一部分可以电连接到非功率芯片2的电接触部4，导电材料62的第二部分可以经由基座54电连接到功率芯片8。介电材料64可以被配置为使导电材料62的不同部分彼此电隔离。
图5A-5E的方法可以对应于批处理。在进一步的操作(未示出)中，配置可以被分成多个半导体封装体500。图5E的半导体封装体500可以被视为图1的半导体封装体100的更详细版本。与前述示例类似，半导体封装体500可以包括在z方向上具有不同厚度的两个电再分布层。
图6A至6F示出了用于制造图6F中所示的半导体封装体600的方法。在图6A中，可以提供载体66。例如，载体66可以由铝和预浸材料中的至少一种制成。载体66可以包括布置在载体66的顶表面之上的金属涂层68。金属涂层68可以例如包括铜和铜合金中的至少一种。金属涂层68在z方向上的厚度可以小于约14微米、更特别地小于约12微米、甚至更特别地小于约10微米。
在图6B中，金属涂层68可以减材地结构化，例如借助于蚀刻工艺。金属涂层68的其余部分可以随后电耦合到非功率芯片和功率芯片的电接触部。
在图6C中，导电柱70可以借助于连接材料34机械和电连接到结构化的金属涂层68的一个或多个部分。例如，导电柱70可以基于焊接、烧结、扩散焊接等中的至少一种附接。导电柱70在z方向上的厚度可以在约180微米至约220微米、更特别地约190微米至约210微米的范围内。
在图6D中，功率芯片8可以附接到配置的顶表面。类似于图4B，功率芯片8的电接触部可以经由夹32A、32B和连接材料34电连接到导电柱70。在图6D的示例中，功率芯片8的栅极接触部10A可以通过夹32A被电接触。在进一步的示例中，栅极接触部10A可以通过基于导线连接工艺的连接导线来被电接触。
在图6E中，非功率芯片2可以附接到配置的顶表面。类似于图4B，非功率芯片2的多个电接触部4可以连接到结构化的金属涂层68的剩余部分。在图6E的示例中，电接触部4可以包括铜柱和导电接触焊盘中的至少一个。
在图6F中，非功率芯片2和功率芯片8可以被包封材料38包封，例如类似于图3D的操作。之后，可以移除载体66。对于铝载体66的情况，可以通过执行对铜有选择性的蚀刻工艺来去除载体66。在移除载体66之后，包封材料38的底表面和结构化的金属涂层68的多个部分可以形成共同的平坦表面。在进一步的可选操作中，钝化材料(未示出)可以布置在配置的底表面之上。
图6A-6F的方法可以对应于批处理。在进一步的操作(未示出)中，配置可以被分成多个半导体封装体600。图6F的半导体封装体600可以被视为图1的半导体封装体100的更详细的版本。与前述示例相似，制造的半导体封装体600可以包括在z方向上具有不同厚度的两个电再分布层。
示例
在下文中，将借助于示例来解释半导体封装体和用于制造半导体封装体的方法。
示例1是一种半导体封装体，其包括：非功率芯片，其包括布置在非功率芯片的第一主表面处的第一电接触部；功率芯片，其包括布置在功率芯片的第二主表面处的第二电接触部；第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合；和第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合，其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。
示例2是根据示例1的半导体封装体，其中，当在第一方向上观察时，第一电再分布层的所述区段被布置在非功率芯片的覆盖区中。
示例3是根据示例1或2的半导体封装体，其中，第一电再分布层的最大厚度在2微米至40微米的范围内。
示例4是根据前述示例中任一个的半导体封装体，其中，第二电再分布层的最大厚度在150微米至2000微米的范围内。
示例5是根据前述示例中任一个的半导体封装体，其中，非功率芯片包括逻辑芯片、存储器芯片、传感器芯片中的至少一种。
示例6是根据前述示例中任一个的半导体封装体，其中，第一外部电接触部和第二外部电接触部被布置在半导体封装体的相同外周表面处。
示例7是根据前述示例中任一个的半导体封装体，其中：第一电再分布层的所述至少一个区段被配置为在平行于非功率芯片的第一主表面的第二方向上载送电流，第二电再分布层被配置为在第一方向上载送电流。
示例8是根据前述示例中任一个的半导体封装体，其中：非功率芯片的操作基于水平电流流动，功率芯片的操作基于垂直电流流动。
示例9是根据前述示例中任一个的半导体封装体，所述半导体封装体还包括：包封材料，其中，非功率芯片和功率芯片都包封在相同的包封材料中。
示例10是一种用于制造半导体封装体的方法，其中，所述方法包括：提供包括布置在非功率芯片的第一主表面处的第一电接触部的非功率芯片；提供包括布置在功率芯片的第二主表面处的第二电接触部的功率芯片；形成第一电再分布层，其中，第一电再分布层被配置为在第一电接触部与半导体封装体的第一外部电接触部之间提供电耦合；和形成第二电再分布层，其中，第二电再分布层被配置为在第二电接触部与半导体封装体的第二外部电接触部之间提供电耦合，其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向测量时，第一电再分布层的至少一个区段的最大厚度小于第二电再分布层的最大厚度。
示例11是根据示例10的方法，其中，提供非功率芯片和提供功率芯片包括：提供载体；将非功率芯片和功率芯片布置在载体之上；将非功率芯片和功率芯片包封在包封材料中；移除载体，其中，第一主表面、第二主表面和包封材料的主表面形成共同的平坦表面。
示例12是根据示例11的方法，其中，形成第一电再分布层和形成第二电再分布层包括：在共同的平坦表面之上布置至少一个第一金属层，其中，所述至少一个第一金属层电耦合到第一电接触部；和在共同的平坦表面之上布置至少一个第二金属层，其中，所述至少一个第二金属层电耦合到第二电接触部，其中，所述至少一个第一金属层和至少一个第二金属层以相同的方法操作同时布置。
示例13是根据示例12的方法，其中，形成第一电再分布层和形成第二电再分布层还包括：将引线框架电耦合到所述至少一个第一金属层和所述至少一个第二金属层。
示例14是根据示例10的方法，所述方法还包括：提供具有第一主表面和与第一主表面相反的第二主表面的金属片，其中，形成第二电再分布层包括减材地结构化金属片的第一主表面。
示例15是根据示例14的方法，其中，减材地结构化金属片的第一主表面包括蚀刻金属片的第一主表面。
示例16是根据示例14或15的方法，所述方法还包括：将非功率芯片和功率芯片附接到金属片的减材地结构化的第一主表面上，其中，形成第一电再分布层包括在附接非功率芯片与功率芯片之后减材地结构化金属片的第二主表面。
示例17是根据示例14或15的方法，所述方法还包括：将非功率芯片和功率芯片附接到金属片的结构化的第一主表面；和从金属片的第二主表面去除材料，其中，形成第一电再分布层包括在去除材料之后在金属片的第二主表面之上增材地形成第一电再分布层。
示例18是根据示例17的方法，其中，去除材料包括磨削和/或蚀刻第二主表面。
示例19是根据示例10的方法，所述方法还包括：提供包括金属涂层的载体，其中，形成第一电再分布层和第二电再分布层包括减材地结构化金属涂层。
示例20是根据示例19的方法，其中，载体包括铝和预浸料材料中的至少一种，和/或金属涂层包括铜。
示例21是根据示例19或20的方法，其中，形成第二电再分布层包括在减材地结构化的金属涂层之上布置导电柱。
如本说明书中所采用的，术语“连接”、“耦合”、“电连接”和/或“电耦合”不一定意味着元件必须直接连接或耦合在一起。可以在“连接”、“耦合”、“电连接”或“电耦合”的元件之间提供居间元件。
此外，关于例如在物体的表面“之上”形成或定位材料层中使用的词语“之上”在本文中可以用于表示材料层可以直接定位(例如，形成、沉积等)在所述表面上，例如与所述表面直接接触。关于例如在表面“之上”形成或定位材料层中使用的词语“之上”在本文中也可以用于表示材料层可以间接定位(例如，形成、沉积等)在所述表面上而有例如一个或多个附加层布置在所述表面和材料层之间。
此外，就在详细说明或权利要求中使用的术语“具有”、“包含”、“包括”、“带有”或其变体而言，这些术语旨在以类似于术语“含有”的方式表示包括。即，如本文所使用，术语“具有”、“包含”、“包括”、“带有”、“含有”等是开放式术语，表示存在所述元件或特征，但不排除附加的元件或特征。冠词“一个”、“一种”和“所述”旨在包括复数和单数，除非上下文另有明确说明。
此外，本文使用的词语“示例性”表示用作示例、实例或说明。本文描述为“示例性”的任何方面或设计不一定被解释为优于其它方面或设计。相反，示例性一词的使用旨在以具体的方式呈现概念。本申请中使用的术语“或”旨在表示包含的“或”而不是排他的“或”。也就是说，除非另有说明或从上下文中清楚，否则“X采用A或B”旨在表示任何自然包容性排列。也就是说，如果X采用A；X采用B；或X采用A和B，则在上述任何一种情况下都满足“X采用A或B”。此外，除非另有说明或从上下文明确指向单数形式，否则本申请和所附权利要求中使用的冠词“一个”和“一种”通常可被解释为表示“一个或多个”。此外，A和B等中的至少一个通常表示A或B或者A和B两者。
本文描述了器件和用于制造器件的方法。与所描述的器件相关的评论也适用于相应的方法，反之亦然。例如，如果描述了器件的特定部件，则用于制造所述器件的相应方法可以包括以合适的方式提供所述部件的操作，即使这种操作没有在附图中明确描述或示出。
尽管已经结合一个或多个实施方式示出和描述了本公开，但是本领域技术人员将至少部分地基于对本说明书和附图的阅读和理解而想到等效的改变和修改。特别是关于由上述部件(例如，元件、资源等)执行的各种功能，除非另有说明，否则用于描述这些部件的术语旨在对应于执行所描述的部件的特定功能(例如，在功能上等效)的任何部件，即使在结构上与在此处示出的本公开的示例性实施方式中执行所述功能的所公开的结构不等效。此外，虽然本公开的特定特征可能仅结合若干实施方式中的一个而被公开，但是当对于任何给定或特定应用可能是期望的和有利的时，这种特征可以与其它实施方式的一个或多个其它特征组合。

Claims (20)

1.一种半导体封装体，包括：
非功率芯片(2)，其包括布置在非功率芯片(2)的第一主表面处的第一电接触部(4)；
功率芯片(8)，其包括布置在功率芯片(8)的第二主表面处的第二电接触部(10)；
第一电再分布层(14)，其中，第一电再分布层(14)被配置为在第一电接触部(4)与半导体封装体的第一外部电接触部(16)之间提供电耦合；和
第二电再分布层(18)，其中，第二电再分布层(18)被配置为在第二电接触部(10)与半导体封装体的第二外部电接触部(20)之间提供电耦合，
其中，第二电再分布层(18)包括以下中的一个：引线框架(50)的引线、结构化的金属片(52)的基座(54)、导电柱(70)，
其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层(14)的至少一个区段的最大厚度小于第二电再分布层(18)的最大厚度。
2.根据权利要求1所述的半导体封装体，其中，当在第一方向上观察时，第一电再分布层(14)的所述区段被布置在非功率芯片(2)的覆盖区中。
3.根据权利要求1或2所述的半导体封装体，其中，第一电再分布层(14)的最大厚度在2微米至40微米的范围内。
4.根据前述权利要求中任一项所述的半导体封装体，其中，第二电再分布层(18)的最大厚度在150微米到2000微米的范围内。
5.根据前述权利要求中任一项所述的半导体封装体，其中，非功率芯片(2)包括逻辑芯片、存储器芯片、传感器芯片中的至少一种。
6.根据前述权利要求中任一项所述的半导体封装体，其中，所述第一外部电接触部(16)和第二外部电接触部(20)被布置在所述半导体封装体的相同的外周表面处。
7.根据前述权利要求中任一项所述的半导体封装体，其中：
第一电再分布层(14)的至少所述区段被配置为在平行于非功率芯片(2)的第一主表面的第二方向上载送电流，并且
第二电再分布层(18)被配置为在第一方向上载送电流。
8.根据前述权利要求中任一项所述的半导体封装体，其中：
非功率芯片(2)的操作基于水平电流流动，并且
功率芯片(8)的操作基于垂直电流流动。
9.根据前述权利要求中任一项所述的半导体封装体，所述半导体封装体还包括：
包封材料(38)，其中，非功率芯片(2)和功率芯片(8)都包封在相同的包封材料(38)中。
10.一种用于制造半导体封装体的方法，其中，所述方法包括：
提供非功率芯片(2)，所述非功率芯片(2)包括布置在非功率芯片(2)的第一主表面处的第一电接触部(4)；
提供功率芯片(8)，所述功率芯片(8)包括布置在功率芯片(8)的第二主表面处的第二电接触部(10)；
形成第一电再分布层(14)，其中，第一电再分布层(14)被配置为在第一电接触部(4)与半导体封装体的第一外部电接触部(16)之间提供电耦合；和
形成第二电再分布层(18)，其中，第二电再分布层(18)被配置为在第二电接触部(10)与半导体封装体的第二外部电接触部(20)之间提供电耦合，
其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层(14)的至少一个区段的最大厚度小于第二电再分布层(18)的最大厚度，
其中，提供非功率芯片(2)和提供功率芯片(8)包括：
提供载体(30)；
将非功率芯片(2)和功率芯片(8)布置在载体(30)之上；
将非功率芯片(2)和功率芯片(8)包封在包封材料(38)中；和
移除载体(30)，其中，第一主表面、第二主表面和包封材料(38)的主表面形成共同的平坦表面。
11.根据权利要求10所述的方法，其中，形成所述第一电再分布层(14)和形成所述第二电再分布层(18)包括：
在共同的平坦表面之上布置至少一个第一金属层，其中，所述至少一个第一金属层电耦合到第一电接触部(4)；和
在共同的平坦表面之上布置至少一个第二金属层，其中，所述至少一个第二金属层电耦合到第二电接触部(10)，
其中，所述至少一个第一金属层和至少一个第二金属层以相同的方法操作同时布置。
12.根据权利要求11所述的方法，其中，形成所述第一电再分布层(14)和形成所述第二电再分布层(18)还包括：
将引线框架(48)电耦合到所述至少一个第一金属层和所述至少一个第二金属层。
13.一种用于制造半导体封装体的方法，其中，所述方法包括：
提供非功率芯片(2)，所述非功率芯片(2)包括布置在非功率芯片(2)的第一主表面处的第一电接触部(4)；
提供功率芯片(8)，所述功率芯片(8)包括布置在功率芯片(8)的第二主表面处的第二电接触部(10)；
形成第一电再分布层(14)，其中，第一电再分布层(14)被配置为在第一电接触部(4)与半导体封装体的第一外部电接触部(16)之间提供电耦合；和
形成第二电再分布层(18)，其中，第二电再分布层(18)被配置为在第二电接触部(10)与半导体封装体的第二外部电接触部(20)之间提供电耦合，
其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层(14)的至少一个区段的最大厚度小于第二电再分布层(18)的最大厚度；和
提供具有第一主表面和与第一主表面相反的第二主表面的金属片(52)，
其中，形成第二电再分布层(18)包括减材地结构化金属片(52)的第一主表面。
14.根据权利要求13所述的方法，其中，减材地结构化金属片(52)的第一主表面包括蚀刻金属片(52)的第一主表面。
15.根据权利要求13或14所述的方法，所述方法还包括：
将非功率芯片(2)和功率芯片(8)附接到金属片(52)的减材地结构化的第一主表面上，
其中，形成第一电再分布层(14)包括在附接非功率芯片(2)和功率芯片(8)之后减材地结构化金属片(52)的第二主表面。
16.根据权利要求13或14所述的方法，所述方法还包括：
将非功率芯片(2)和功率芯片(8)附接到金属片(52)的结构化的第一主表面上；和
从金属片(52)的第二主表面去除材料，
其中，形成第一电再分布层(14)包括在去除材料之后在金属片(52)的第二主表面之上增材地形成第一电再分布层(14)。
17.根据权利要求16所述的方法，其中，去除所述材料包括磨削和/或蚀刻所述第二主表面。
18.一种用于制造半导体封装体的方法，其中，所述方法包括：
提供非功率芯片(2)，所述非功率芯片(2)包括布置在非功率芯片(2)的第一主表面处的第一电接触部(4)；
提供功率芯片(8)，所述功率芯片(8)包括布置在功率芯片(8)的第二主表面处的第二电接触部(10)；
形成第一电再分布层(14)，其中，第一电再分布层(14)被配置为在第一电接触部(4)与半导体封装体的第一外部电接触部(16)之间提供电耦合；和
形成第二电再分布层(18)，其中，第二电再分布层(18)被配置为在第二电接触部(10)与半导体封装体的第二外部电接触部(20)之间提供电耦合，
其中，当在垂直于第一主表面和第二主表面中的至少一个的第一方向上测量时，第一电再分布层(14)的至少一个区段的最大厚度小于第二电再分布层(18)的最大厚度；和
提供包括金属涂层(68)的载体(66)，
其中，形成第一电再分布层(14)和第二电再分布层(18)包括减材地结构化金属涂层(68)。
19.根据权利要求18所述的方法，其中，
载体(66)包括铝和预浸材料中的至少一种，和/或
金属涂层(68)包括铜。
20.根据权利要求18或19所述的方法，其中，形成所述第二电再分布层(18)包括在减材地结构化的金属涂层(68)之上布置导电柱(70)。
CN202111375948.1A 2020-11-19 2021-11-19 包括不同厚度的电再分布层的半导体封装体及其制造方法 Pending CN114551402A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020130617.2A DE102020130617B4 (de) 2020-11-19 2020-11-19 Halbleiterpackages mit elektrischen Umverteilungsschichten unterschiedlicher Dicken und Verfahren zu deren Herstellung
DE102020130617.2 2020-11-19

Publications (1)

Publication Number Publication Date
CN114551402A true CN114551402A (zh) 2022-05-27

Family

ID=81345827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111375948.1A Pending CN114551402A (zh) 2020-11-19 2021-11-19 包括不同厚度的电再分布层的半导体封装体及其制造方法

Country Status (3)

Country Link
US (1) US12154886B2 (zh)
CN (1) CN114551402A (zh)
DE (1) DE102020130617B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799170B (zh) * 2022-12-14 2026-02-24 华天科技(南京)有限公司 避免fc封装因应力产生芯片层裂纹的解决方法及其结构

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516721A (en) * 1993-12-23 1996-05-14 International Business Machines Corporation Isolation structure using liquid phase oxide deposition
CN1342035A (zh) * 2000-09-04 2002-03-27 三洋电机株式会社 电路装置及其制造方法
US20060024910A1 (en) * 2004-07-27 2006-02-02 Amitava Chatterjee Method to engineer the inverse narrow width effect (INWE) in CMOS technology using shallow trench isolation (STI)
US20120208324A1 (en) * 2011-02-14 2012-08-16 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2012164900A (ja) * 2011-02-09 2012-08-30 Sanken Electric Co Ltd 化合物半導体装置及び化合物半導体装置の製造方法
CN102842595A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 半导体器件及其制造方法
TW201523791A (zh) * 2013-10-02 2015-06-16 應用材料股份有限公司 用於三維結構塡充的方法與系統
US20160118365A1 (en) * 2014-10-22 2016-04-28 Freescale Semiconductor, Inc. Die attachment for packaged semiconductor device
CN107611080A (zh) * 2017-08-24 2018-01-19 上海华虹宏力半导体制造有限公司 沟槽的外延填充方法
CN107919318A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9966371B1 (en) * 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180130732A1 (en) * 2016-11-04 2018-05-10 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN111863706A (zh) * 2020-08-28 2020-10-30 上海华力微电子有限公司 闪存存储器及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6545364B2 (en) 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US20080157340A1 (en) 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF module package
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN103907165B (zh) * 2011-11-04 2017-04-12 丰田自动车株式会社 功率模块、电力转换装置及电动车辆
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
DE112014001487B4 (de) * 2013-10-03 2021-03-04 Fuji Electric Co., Ltd. Halbleitermodul
US9640521B2 (en) 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
US9601410B2 (en) 2015-01-07 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516721A (en) * 1993-12-23 1996-05-14 International Business Machines Corporation Isolation structure using liquid phase oxide deposition
CN1342035A (zh) * 2000-09-04 2002-03-27 三洋电机株式会社 电路装置及其制造方法
US20060024910A1 (en) * 2004-07-27 2006-02-02 Amitava Chatterjee Method to engineer the inverse narrow width effect (INWE) in CMOS technology using shallow trench isolation (STI)
JP2012164900A (ja) * 2011-02-09 2012-08-30 Sanken Electric Co Ltd 化合物半導体装置及び化合物半導体装置の製造方法
US20120208324A1 (en) * 2011-02-14 2012-08-16 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN102842595A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 半导体器件及其制造方法
TW201523791A (zh) * 2013-10-02 2015-06-16 應用材料股份有限公司 用於三維結構塡充的方法與系統
US20160118365A1 (en) * 2014-10-22 2016-04-28 Freescale Semiconductor, Inc. Die attachment for packaged semiconductor device
CN107919318A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9966371B1 (en) * 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180130732A1 (en) * 2016-11-04 2018-05-10 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN107611080A (zh) * 2017-08-24 2018-01-19 上海华虹宏力半导体制造有限公司 沟槽的外延填充方法
CN111863706A (zh) * 2020-08-28 2020-10-30 上海华力微电子有限公司 闪存存储器及其制造方法

Also Published As

Publication number Publication date
DE102020130617A1 (de) 2022-05-19
DE102020130617B4 (de) 2025-03-06
US20220157774A1 (en) 2022-05-19
US12154886B2 (en) 2024-11-26

Similar Documents

Publication Publication Date Title
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
CN101213663B (zh) 半导体管芯封装及其制作方法
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
US7675146B2 (en) Semiconductor device with leadframe including a diffusion barrier
US10707158B2 (en) Package with vertical interconnect between carrier and clip
WO2008065896A1 (en) Method for manufacturing semiconductor device having dual-face electrode structure and semiconductor device manufactured by the method
US8236613B2 (en) Wafer level chip scale package method using clip array
CN108122898B (zh) 包括双向开关的半导体器件
US20080251938A1 (en) Semiconductor chip package and method of manufacture
US20240096725A1 (en) Electronic devices and methods of manufacturing electronic devices
US11538742B2 (en) Packaged multichip module with conductive connectors
US9935030B2 (en) Resin-encapsulated semiconductor device
US11710686B2 (en) Semiconductor package structures and methods of manufacture
US12154886B2 (en) Semiconductor packages including electrical redistribution layers of different thicknesses and methods for manufacturing thereof
US20100038759A1 (en) Leadless Package with Internally Extended Package Leads
CN103367338A (zh) 芯片装置和形成其的方法、芯片封装和形成其的方法
CN103021980A (zh) 芯片模块和用于制造芯片模块的方法
WO2003083908A2 (en) Packaging system for semiconductor devices
US20240266237A1 (en) A semiconductor transistor package having electrical contact layers and a method for fabricating the same
TW201603201A (zh) 嵌入式封裝及封裝方法
JP4881369B2 (ja) 半導体装置の製造方法
US20250336775A1 (en) Semiconductor packages and associated manufacturing methods
JP5352639B2 (ja) 半導体装置の製造方法
JP5271402B2 (ja) 半導体装置の製造方法
CN121237760A (zh) 在引线框上具有电镀夹片和倒装芯片互连的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination