CN114709234B - 一种显示面板及显示装置 - Google Patents

一种显示面板及显示装置

Info

Publication number
CN114709234B
CN114709234B CN202210330447.XA CN202210330447A CN114709234B CN 114709234 B CN114709234 B CN 114709234B CN 202210330447 A CN202210330447 A CN 202210330447A CN 114709234 B CN114709234 B CN 114709234B
Authority
CN
China
Prior art keywords
pixel
display panel
circuit
layer
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210330447.XA
Other languages
English (en)
Other versions
CN114709234A (zh
Inventor
刘操
陈营营
刘晓莉
霍思涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202210330447.XA priority Critical patent/CN114709234B/zh
Priority to US17/835,365 priority patent/US11817441B2/en
Publication of CN114709234A publication Critical patent/CN114709234A/zh
Application granted granted Critical
Publication of CN114709234B publication Critical patent/CN114709234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示面板及显示装置，本申请的显示面板中，第一像素与第一像素电路电连接，第二像素与第二像素电路电连接，第一像素电路在显示面板所在平面的正投影面积小于第二像素电路在显示面板所在平面的正投影面积；第一像素的发光层与第二像素电路至少部分交叠，且第二像素的发光层与第二像素电路至少部分交叠。在本申请中采用两种在像素单元中占用面积不同的第一像素电路和第二像素电路实现对不同像素的驱动，提升显示面板的显示效果并降低每个像素单元的尺寸，进而可提高显示面板的像素排布密度。

Description

一种显示面板及显示装置
技术领域
本发明涉及显示技术领域，更具体地说，涉及一种显示面板及显示装置。
背景技术
随着科学技术的不断发展，现代社会已经进入信息化并向智能化方向发展，显示是实现信息交换和智能化的关键环节。在目前众多显示技术中，Micro-LED显示技术被认为是具有颠覆性的下一代显示技术。Micro-LED显示技术是一种自发光显示技术，通过将阵列化的微米级LED发光器件集成在有源驱动基板上，以实现单独控制和点亮从而输出显示图像。Micro-LED具有低功耗、高亮度、高色彩饱和度、高响应速度、长寿命和高效率的优势，且体积小、灵活性高，能够应用于现有从小尺寸到大尺寸的任何显示应用场合中。
为了使Micro-LED发光器件的发光效率以及色偏等性能都能达到最佳状态，需要使用电路结构较为复杂的像素电路对其进行驱动，显然电路结构较为复杂的像素电路在像素单元中所需要占用的面积就会较多，进而使得显示面板的PPI(Pixels Per Inch，像素排布密度)很低。
发明内容
有鉴于此，为解决上述问题，本发明提供一种显示面板及显示装置，技术方案如下：
一种显示面板，包括多个像素，所述像素包括发光层；所述像素包括第一像素和第二像素，所述第一像素与第一像素电路电连接，所述第二像素与第二像素电路电连接，所述第一像素电路在所述显示面板所在平面的正投影面积小于所述第二像素电路在所述显示面板所在平面的正投影面积；
其中，在垂直于所述显示面板所在平面的方向上，所述第一像素的发光层与所述第二像素电路至少部分交叠，且所述第二像素的发光层与所述第二像素电路至少部分交叠。
一种显示装置，所述显示装置包括上述所述的显示面板。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种显示面板包括第一像素电路和第二像素电路，第一像素电路在显示面板所在平面的正投影面积小于第二像素电路在显示面板所在平面的正投影面积，也就是说第二像素电路在像素单元中所需要占用的面积较多，第一像素电路在像素单元中所需要占用的面积较小，因此在本申请中采用两种在像素单元中占用面积不同的第一像素电路和第二像素电路实现对不同像素的驱动，相比较全部采用第二像素电路对像素进行驱动的方式而言，可极大程度的降低每个像素单元的尺寸，进而可提高显示面板的像素排布密度。
并且，在垂直于显示面板所在平面的方向上，第一像素的发光层与第二像素电路至少部分交叠，且第二像素的发光层与第二像素电路至少部分交叠，也就是说在垂直于显示面板所在平面的方向上，第二像素电路和第一像素以及第二像素电路和第二像素分别会共用像素单元的一部分区域，以此进一步降低每个像素单元的尺寸，进一步提高显示面板的像素排布密度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明提供的一种显示面板的俯视示意图；
图2为图1中所示的一个像素单元的示意图；
图3为本发明提供的一种显示面板的截面示意图；
图4为本发明提供的一种第一像素电路的电路结构示意图；
图5为本发明提供的一种第二像素电路的电路结构示意图；
图6为本发明提供的另一种显示面板中一个像素单元的示意图；
图7为本发明提供的又一种显示面板中一个像素单元的示意图；
图8为本发明提供的又一种显示面板中一个像素单元的示意图；
图9为本发明提供的又一种显示面板中一个像素单元的示意图；
图10为本发明提供的又一种显示面板中一个像素单元的示意图；
图11为本发明提供的另一种第一像素电路的结构示意图；
图12为本发明提供的另一种显示面板中一个像素单元的排布示意图；
图13为本发明提供的一种显示面板的示意图；
图14为本发明提供的又一种显示面板中一个像素单元的排布示意图；
图15为本发明提供的一种显示面板的截面示意图；
图16为本发明提供的又一种显示面板的截面示意图；
图17为本发明提供的一种像素亮度色偏的示意图；
图18为本发明提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明提供的一种显示面板的俯视示意图，图1中多个像素单元10阵列排布，其中M表示阵列排布的行方向，N表示阵列排布的列方向，每个像素单元10中至少包括两个像素；参考图2，图2为图1中所示的一个像素单元的示意图。
显示面板包括多个像素，像素包括发光层；像素包括第一像素11和第二像素12，第一像素11与第一像素电路13电连接，第二像素12与第二像素电路14电连接，第一像素电路13在显示面板所在平面的正投影面积小于第二像素电路14在显示面板所在平面的正投影面积。
其中，在垂直于显示面板所在平面的方向上，第一像素11的发光层与第二像素电路14至少部分交叠，且第二像素12的发光层与第二像素电路14至少部分交叠。
如图2所示，显示面板中的像素单元10包括第一像素电路13和第二像素电路14，第一像素电路13在显示面板所在平面的正投影面积小于第二像素电路14在显示面板所在平面的正投影面积，也就是说第二像素电路14在像素单元10中所需要占用的面积较多，第一像素电路13在像素单元10中所需要占用的面积较小，因此在本申请中采用两种在像素单元10中占用面积不同的第一像素电路13和第二像素电路14实现对不同像素的驱动，相比较全部采用第二像素电路14对像素进行驱动的方式而言，可极大程度的降低每个像素单元10的尺寸，进而可提高显示面板的像素排布密度。
并且，在垂直于显示面板所在平面的方向上，第一像素11的发光层与第二像素电路14至少部分交叠，且第二像素12的发光层与第二像素电路14至少部分交叠，也就是说在垂直于显示面板所在平面的方向上，第二像素电路14和第一像素11以及第二像素电路14和第二像素12分别会共用像素单元10的一部分区域，以此进一步降低每个像素单元10的尺寸，进一步提高显示面板的像素排布密度。
可选的，在本发明另一实施例中，第一像素11为量子点发光单元；第二像素12为LED(Light Emitting Diode，发光二极管)发光单元，可选的第二像素12为Micro-LED发光单元。
第一像素11包括第一发光层，第一发光层用于发出红光或绿光。
第二像素12包括第二发光层，第二发光层用于发出蓝光。
具体的，参考图3，图3为图2所示结构沿剖切线AA’的截面示意图，第一像素11(量子点发光单元)至少包括：叠层设置的阳极11a、发光层11b和阴极11c；其中，第一像素11位于像素开口内，在垂直于显示面板的方向上，发光层11b的正投影完全覆盖像素开口暴露出的阳极的正投影，阳极11a与像素电路中相对应的薄膜晶体管T的一个电极端耦接，阴极11c与其它电压端连接，量子点发光单元在电场的作用下，阳极11a产生的空穴和阴极11c产生的电子就会发生移动，并迁移至发光层11b；当空穴和电子在发光层11b相遇时会产生能量激子，能量激子通过辐射跃迁进行发光。
第二像素12(LED发光单元或Micro-LED发光单元)至少包括N电极12a、P电极12b以及外延层12c；其中N电极12a和P电极12b与像素电路中相对应的薄膜晶体管T的一个电极端耦接，外延层12c至少包括叠层设置的N型半导体层、有源层、P型半导体层，其中第二像素12的第二发光层可以理解为该有源层。
需要说明的是，图3中以五个薄膜晶体管T1-T5为例进行说明，在图3所示的五个薄膜晶体管T1-T5中，第一个薄膜晶体管T1至第四个薄膜晶体管T4用于形成控制第二像素12进行工作的第二像素电路14中的部分电路结构，第五个薄膜晶体管T5用于形成控制第一像素11进行工作的第一像素电路13的部分电路结构，如图3所示，在垂直于显示面板所在平面的方向上，第一像素11的发光层与第二像素电路14至少部分交叠，且第二像素12的发光层与第二像素电路14至少部分交叠。其中，QQ为第一像素11的发光层在显示面板上的正投影区域，EE为第二像素12的发光层在显示面板上的正投影区域，WW为第二像素电路14在显示面板上的正投影区域，RR为第一像素电路13在显示面板上的正投影区域。
目前的LED显示器件中或Micro-LED显示器件中红光和绿光存在显示问题，具体的红光的发光单元其发光效率很低，且在工作过程中随着温度的升高发光效率会急剧下降，且功耗最高；绿光的发光单元在低亮度下发光峰位会发生偏移；并且LED发光单元或Micro-LED发光单元的显示功耗均会高出量子点发光单元的显示功耗。
目前量子点发光单元的显示器件中已解决了目前LED显示器件或Micro-LED显示器件中红光和绿光存在显示问题的技术问题，红光LED的发光效率低且随着温度升高，红光LED的效率下降明显，绿光LED在低亮度下会出现光峰位的偏移；由于量子点发光单元自身无机发光层的特征，其工作寿命甚至比OLED(Organic Light-Emitting Diode，有机发光二极管)发光单元的工作寿命更高，但是用于发出蓝光的量子点发光单元寿命较短。
因此，在本申请中采用量子点发光单元作为第一像素11用于发出红光或绿光；采用LED发光单元或Micro-LED发光单元作为第二像素12用于发出蓝光，即实现量子点发光单元和LED发光单元或Micro-LED发光单元的组合显示。
无机发光二极管(LED)之间的正向电压的偏差或者驱动电流的大小偏差所导致的色移问题比较严重，为了使发出蓝光的LED发光单元或Micro-LED发光单元的发光效率以及视角色偏等性能都能达到最佳状态，需要使用PWM(Pulse Width Modulation，脉冲宽度调制)控制和PAM(Pulse Amplitude Modulation，脉冲幅度调制)控制等控制功能集成的第二像素电路14对第二像素12进行驱动；而发出红光或绿光的量子点发光单元只需要使用PWM控制或PAM控制的第一像素电路13对第一像素11进行驱动即可。
例如，第一像素电路13为PWM控制或PAM控制的7T1C像素电路，那么第二像素电路14可以为一套PWM控制的7T1C电路和一套PAM控制的7T1C像素电路的组合，第一像素电路13需要7个薄膜晶体管配合其它器件组成，那么第二像素电路14则需要7个以上甚至更多的薄膜晶体管配合其它器件组成。
参考图4，图4为本发明提供的一种第一像素电路的电路结构示意图，该第一像素电路13包括7个薄膜晶体管(M1-M7)和一个电容(Cst)；参考图5，图5为本发明提供的一种第二像素电路的电路结构示意图，该第二像素电路14包括12个薄膜晶体管(T1-T12)和两个电容(C1和C2)。
需要说明的是，图4所示的第一像素电路13仅仅以一种示例的形式进行说明，其还可以是其它的电路结构；同理图5所示的第二像素电路14仅仅以一种示例的形式进行说明，其也可以是其它的电路结构；相比较图4和图5可知，由于第二像素电路14相比较第一像素电路13至少需要更多的薄膜晶体管，因此第二像素电路14在显示面板所在平面的正投影面积会大于第一像素电路在显示面板所在平面的正投影面积。
由此可知，在本申请中像素单元10中的像素并非都采用占用面积较大的第二像素电路14进行驱动显示，而是采用两种在像素单元10中占用面积不同的第一像素电路13和第二像素电路14实现对相对应像素的驱动，相比较全部采用第二像素电路14对像素进行驱动的方式而言，可极大程度的降低每个像素单元10的尺寸，进而可提高显示面板的像素排布密度。
并且，对于不同类型的像素采用不同的像素电路进行驱动显示，实现对不同类型的像素采用自身最适应的驱动方式进行驱动显示，可以保证每一个像素的发光效率以及视角色偏等性能都能达到最佳状态，以最大程度的提高显示面板的显示效果。将microLED发光单元与量子点发光单元结合在同一个面板中显示，与纯micro LED显示对比，改善红光和绿光的光色和效率表现，同时功耗降低为原来的1/10；与纯量子点发光单元显示对比，蓝光寿命大幅度提高。
可选的，在本发明另一实施例中，参考图6，图6为本发明提供的另一种显示面板中一个像素单元的示意图，显示面板还包括第三像素15，第一像素11和第三像素15的出光颜色不同。
第三像素15与第三像素电路16电连接，第三像素电路16在显示面板所在平面的正投影面积小于第二像素电路14在显示面板所在平面的正投影面积。
具体的，第一像素11为量子点发光单元；第二像素12为LED(Light EmittingDiode，发光二极管)发光单元，可选的第二像素12为Micro-LED发光单元；第三像素15为量子点发光单元。
第三像素15包括第三发光层，第一发光层和第三发光层的出光颜色不同；假设第一像素11用于发出红光，第三像素15用于发出绿光，则第一发光层用于发出红光，第三发光层用于发出绿光，第二发光层用于发出蓝光，基于三基色保证显示面板实现全彩显示。
目前量子点发光单元的显示器件中已解决了LED显示器件或Micro-LED显示器件中红光和绿光存在显示问题的技术问题，红光LED的发光效率低且随着温度升高，红光LED的效率下降明显，绿光LED在低亮度下会出现光峰位的偏移；而量子点发光单元自身无机发光层的特征，其工作寿命甚至比OLED发光单元的工作寿命更高，但是用于发出蓝光的量子点发光单元寿命较短。
因此，在本申请中采用量子点发光单元作为第一像素11用于发出红光；采用LED发光单元或Micro-LED发光单元作为第二像素12用于发出蓝光；采用量子点发光单元作为第三像素15用于发出绿光，即实现量子点发光单元和LED发光单元或Micro-LED发光单元的组合显示。
发出红光或绿光的量子点发光单元不存在显示问题，只需要使用PWM控制或PAM控制的第三像素电路16对第三像素15进行驱动即可。
例如，第三像素电路16可以为PWM控制或PAM控制的7T1C像素电路，即第三像素电路16需要7个薄膜晶体管配合其它器件组成。
可选的，第一像素电路13和第三像素电路16可以相同，也可以是不同电路结构的7T1C像素电路，在第一像素电路13和第三像素电路16相同的情况下，可以简化显示面板中像素电路的制作工序。
由此可知，本申请中像素单元10中的像素并非都采用占用面积较大的第二像素电路14进行驱动显示，而是采用三种在像素单元中占用面积不同的第一像素电路13、第二像素电路14和第三像素电路16实现对相对应像素的驱动，相比较全部采用第二像素电路14对像素进行驱动的方式而言，可极大程度的降低每个像素单元的尺寸，进而可提高显示面板的像素排布密度。
并且，对于不同类型的像素采用不同的像素电路进行驱动显示，实现对不同类型的像素采用自身最适应的驱动方式进行驱动显示，可以保证每一个像素的发光效率以及视角色偏等性能都能达到最佳状态，以最大程度的提高显示面板的显示效果。
可选的，在本发明另一实施例中，如图6所示，在垂直于显示面板所在平面的方向上，第三像素15的发光层与第二像素电路14至少部分交叠。
具体的，在垂直于显示面板所在平面的方向上，第一像素11的发光层与第二像素电路14至少部分交叠，且第二像素12的发光层与第二像素电路14至少部分交叠，且第三像素15的发光层与第二像素电路14至少部分交叠。
也就是说在垂直于显示面板所在平面的方向上，第二像素电路14和第一像素11、第二像素电路14和第二像素12以及第二像素电路14和第三像素15分别会共用像素单元10的一部分区域，以此进一步降低每个像素单元10的尺寸，进一步提高显示面板的像素排布密度。
可选的，在本发明另一实施例中，如图1所示，显示面板包括多个像素单元10，可选的多个像素单元10阵列排布，以11行9列为例进行说明。
如图6所述，一个像素单元10中包括一个第一像素11、一个第二像素12和一个第三像素25。
沿第一方向X，第一像素11和第三像素25相对设置，第二像素12位于第一像素11和第三像素25之间；第一方向X平行于显示面板所在平面。
在垂直于显示面板所在平面的方向上，第一像素11的正投影面积和第三像素25的正投影面积大于第二像素12的正投影面积。
具体的，由于第一像素11为量子点发光单元；第二像素12为LED(Light EmittingDiode，发光二极管)发光单元，可选的第二像素12为Micro-LED发光单元；第三像素15为量子点发光单元；当第二像素12为Micro-LED发光单元时，由于Micro-LED发光单元的发光效率较高，自身尺寸无需做的很大就能实现需要的发光亮度，目前Micro-LED发光单元的自身尺寸一般在50μm以下，在Micro-LED发光单元自身尺寸较小的情况下显然第二像素12的发光面积也会比较小，也可以理解为第二像素12在像素单元10中的占用面积会比较小，那么就可以基于像素单元10的尺寸适当性的增大第一像素11和第三像素15的发光面积，以提高第一像素11和第三像素15的发光效率，且减小相同发光亮度下施加在第一像素11和第三像素15的驱动电流，进而增大第一像素11和第三像素15的显示寿命。并且由于蓝光LED的面积小，可以在本该一个像素内的排布实现多种像素排布方式，提高显示分辨率。
可选的，在本发明另一实施例中，参考图7，图7为本发明提供的又一种显示面板中一个像素单元的示意图。
在第一方向X上，第二像素12与第一像素11至少部分交叠，第二像素12与第三像素15至少部分交叠。
在第二方向Y上，第二像素12与第一像素11至少部分交叠，第二像素12与第三像素15至少部分交叠。
第一方向X与第二方向Y交叉，且第二方向Y与显示面板所在平面平行。
具体的，如图7所示，以第一方向X和第二方向Y垂直为例进行说明，基于图6所示的第一像素11和第三像素15的结构，对第一像素11和第三像素15再次进行改进，以进一步增大第一像素11和第三像素15的发光面积，最大程度的提高第一像素11和第三像素15的发光效率，且可以再次减小相同发光亮度下施加在第一像素11和第三像素15的驱动电流，进而增大第一像素11和第三像素15的显示寿命，提高显示面板的显示效果。
可选的，在本发明另一实施例中，参考图8，图8为本发明提供的又一种显示面板中一个像素单元的示意图。
如图1所示，显示面板包括多个像素单元10，可选的多个像素单元10阵列排布。
如图8所示，像素单元10包括两个第一像素11、一个第二像素12和两个第三像素25。
两个第一像素11的中心和两个第三像素25的中心构成一个虚拟四边形W。
第二像素12位于虚拟四边形W内，且第二像素12覆盖虚拟四边形W的几何中心。
具体的，第一像素11的中心为第一像素11的几何中心，以外形为矩形的第一像素11而言，其第一像素11的中心为矩形对角线的交点，同理第二像素12和第三像素25的中心分别为第二像素12和第三像素25的几何中心。
由于第一像素11为量子点发光单元；第二像素12为LED(Light Emitting Diode，发光二极管)发光单元，可选的第二像素12为Micro-LED发光单元；第三像素25为量子点发光单元；当第二像素12为Micro-LED发光单元时，其自身尺寸一般在50μm以下，显然第二像素12的发光面积也会比较小，也可以理解为第二像素12在像素单元10中的占用面积会比较小，进而可以在像素单元10除第二像素12以外的区域实现多种其它像素的排布，进而提高显示面板的显示分辨率以及显示效果。
并且通过将第二像素12设置在虚拟四边形W内且覆盖虚拟四边形W的几何中心，可选的第二像素12的中心与虚拟四边形W的几何中心重合；那么基于一个第二像素12，在与任意一个第一像素11和任意一个第三像素15组成一个全彩显示单元时都不会存在蓝光弱的问题，进而可提高显示面板的显示效果。
可选的，如图8所示，两个第一像素11中心的连线构成虚拟四边形W的一条边。
或，参考图9，图9为本发明提供的又一种显示面板中一个像素单元的示意图，两个第一像素11中心的连线构成所述虚拟四边形W的一条对角线。
可选的，在本发明另一实施例中，参考图10，图10为本发明提供的又一种显示面板中一个像素单元的示意图，当一个像素单元10中存在两个第一像素11和两个第三像素15时，则可以每一个第一像素11均配套设置一个第一像素电路13，每一个第三像素15均配套设置一个第三像素电路16，以保证每一个第一像素11和每一个第三像素15的工作性能。
可选的，在本发明另一实施例中，参考图11，图11为本发明提供的另一种第一像素电路的结构示意图。
第一像素电路13包括：驱动模块131，驱动模块131用于为第一像素11提供驱动电流。
第一像素电路13还包括第一开关模块132和第二开关模块133。
第一开关模块132的第一端与驱动模块131的输出端电连接，和第二开关模块133的第一端与驱动模块131的输出端电连接。
第一开关模块132的第二端与第一个第一像素11A连接，第二开关模块133的第二端与第二个第一像素11B连接。
其中，驱动模块131为第一像素11提供驱动电流，第一像素11响应该驱动电流进行显示。
具体的，在本申请另一实施例中使两个第一像素11共用一个第一像素电路13的驱动模块131，并结合第一开关模块132和第二开关模块133分别控制驱动电流流向两个第一像素11。
例如，当第一开关模块132处于导通状态，第二开关模块133处于关闭状态时，驱动模块131产生的驱动电流流向第一个第一像素11A，不会流向第二个第一像素11B，此时第一个第一像素11A基于驱动电流进行显示，第二个第一像素11B不进行显示；当第一开关模块132处于关闭状态，第二开关模块133处于导通状态时，驱动模块131产生的驱动电流流向第二个第一像素11B，不会流向第一个第一像素11A，此时第一个第一像素11A不进行显示，第二个第一像素11B基于驱动电流进行显示；当第一开关模块132和第二开关模块133均处于导通状态时，驱动模块131产生的驱动电流分别流向第一个第一像素11A和第二个第一像素11B，此时第一个第一像素11A和第二个第一像素11B分别基于驱动电流进行显示；当第一开关模块132和第二开关模块133均处于关闭状态时，驱动模块131产生的驱动电流均不会流向第一个第一像素11A和第二个第一像素11B，此时第一个第一像素11A和第二个第一像素11B均不进行显示。
由此可知，在本申请中使两个第一像素11共用一个第一像素电路13的驱动模块131，并结合第一开关模块132和第二开关模块133，在实现控制两个第一像素11均可以正常工作的情况下，可极大程度的简化控制两个第一像素11进行显示的电路结构，进而可极大程度的降低每个像素单元10的尺寸，进而可提高显示面板的像素排布密度。
需要说明的是，当需要增加第一像素11的个数时，例如第一像素11的个数为三个时，则可以基于实际电路的负载情况再增设一个开关模块，用于控制驱动电流流向第三个第一像素。
需要说明的是，图11所示的驱动模块的具体电路形式仅仅以一种示例的形式进行说明，其还可以是其它的电路结构，只要能提供像素进行显示的驱动电流即可。
需要说明的是，第一开关模块132可以为晶体管，晶体管的第一端与驱动模块131的输出端电连接，晶体管的第二端与第一个第一像素11A连接，晶体管的控制端接收开关控制信号Sweep1，该开关控制信号Sweep1用于控制晶体管处于导通状态或关闭状态。
同理，第二开关模块133也可以为晶体管，晶体管的第一端与驱动模块131的输出端电连接，晶体管的第二端与第二个第一像素11B连接，晶体管的控制端接收开关控制信号Sweep2，该开关控制信号Sweep2用于控制晶体管处于导通状态或关闭状态。
当一个像素单元10中设置有两个第三像素15时，则其第三像素电路16的设计可以与存在两个第一像素11的第一像素电路13的设计相同；具体的，第三像素电路16也包括：驱动模块，驱动模块用于为第三像素15提供驱动电流，那么两个第三像素15可以共用一个第三像素电路16的驱动模块，结合开关模块实现对两个第三像素15的控制。
由此可知，在本申请中使两个第三像素15共用一个第三像素电路16的驱动模块，并结合开关模块在实现控制两个第三像素15均可以正常工作的情况下，可极大程度的简化控制两个第三像素15进行显示的电路结构，进而可极大程度的降低每个像素单元10的尺寸，进而可提高显示面板的像素排布密度。
需要说明的是，当需要增加第三像素15的个数时，例如第三像素15的个数为三个时，则可以基于实际电路的负载情况再增设一个开关模块，用于控制驱动电流流向第三个第三像素的电路状态。
可选的，在本发明另一实施例中，参考图12，图12为本发明提供的另一种显示面板中一个像素单元的排布示意图。
如图1所示，多个像素单元10阵列排布；如图12所示，在阵列排布的列方向N上，像素单元10包括相对设置的第一区域AA和第二区域BB，第一区域AA和第二区域BB之间具有间隔。
第一区域AA设置第一像素电路13和第三像素电路16，第二区域BB设置第二像素电路14。
具体的，在阵列排布的列方向N上通过将第二像素电路14设置在像素单元10的一侧，将第一像素电路13和第三像素电路16设置在像素单元10相对应的另一侧，那么就可以在第二像素电路14所在像素单元10的一侧对第二像素电路14进行布线，在第一像素电路13和第三像素电路16所在像素单元10的另一侧对第一像素电路13和第三像素电路16进行布线。
也就是说，基于第一像素电路13、第二像素电路14以及第三像素电路16在像素单元10中的分布，可以实现在不同区域对第一像素电路13、第二像素电路14以及第三像素电路16进行布线，进而极大程度的简化布线难度。
可选的，如图12所示，在阵列排布的行方向M上，第一像素电路13和第三像素电路16位于第二像素电路14的两侧，即将第一像素电路13和第三像素电路16的排布区域尽可能的远离，在简化布线难度的情况下，还可以避免第一像素电路13和第三像素电路16发生串扰的问题，进而提高信号的稳定性，以此提高显示面板的显示效果。
参考图13，图13为本发明提供的一种显示面板的示意图，所述显示面板还包括第一栅极驱动电路17和第二栅极驱动电路18。
显示面板包括在阵列排布的行方向M上相对设置的第一侧和第二侧。
第一栅极驱动电路17位于第一侧，与第二像素电路14电连接；
第二栅极驱动电路18位于所述第二侧，分别与第一像素电路13和第三像素电路16电连接。
具体的，基于第一像素电路13、第二像素电路14以及第三像素电路16在像素单元10中的分布，第一栅极驱动电路17可以在第二像素电路14所在像素单元10的一侧对第二像素电路14进行布线实现电连接，第二栅极驱动电路18可以在第一像素电路13和第三像素电路16所在像素单元10的另一侧对第一像素电路13和第三像素电路16进行布线实现电连接。
由此可知，基于第一像素电路13、第二像素电路14以及第三像素电路16在像素单元10中的分布，也可以极大程度的降低第一栅极驱动电路17和第二栅极驱动电路18的布线难度。
可选的，在本发明另一实施例中，参考图14，图14为本发明提供的又一种显示面板中一个像素单元的排布示意图，第一像素电路13、第二像素电路14和第三像素电路16还可以均设置在第二区域BB，且在阵列排布的行方向M上第一像素电路13和第三像素电路16位于第二像素电路14的两侧。
需要说明的是，在显示面板的实际设计过程中可以基于实际需求来合理排布第一像素电路13、第二像素电路14和第三像素电路16在像素单元10中的分布情况，在本发明实施例中并不做限定。
可选的，在本发明另一实施例中，参考图15，图15为本发明提供的一种显示面板的截面示意图，所述显示面板包括：
衬底19；位于衬底19一侧的阵列层20。
位于阵列层20背离衬底19一侧的第一像素11和第二像素12。
位于阵列层20背离衬底19一侧的封装结构23，封装结构23用于封装第二像素12。
具体的，如图15所示，显示面板还包括位于阵列层20背离衬底19一侧的第三像素15，第一像素11为量子点发光单元、第二像素12为Micro-LED发光单元、第三像素15为量子点发光单元，以第一像素11出射红光、第二像素12出射蓝光和第三像素15出射绿光为例进行说明，基于三基色保证显示面板实现全彩显示。
具体的，该阵列层20又称为TFT(Thin Film Transistor，薄膜晶体管)层，用于控制第一像素11、第二像素12和第三像素15的工作状态。
如图15所示，阵列层20包括多个薄膜晶体管201；其中，薄膜晶体管201包括有源层201a、栅极201b、源极201c、漏极201d，阵列层20还包括设置在有源层201a和栅极201b之间的栅极绝缘层202、设置在栅极201b与源极201c和漏极201d之间的层间绝缘层203，设置在源极201c和漏极201d背离层间绝缘层203一侧的钝化层204，设置在钝化层204背离层间绝缘层203一侧的平坦化层205，其中，平坦化层205背离衬底19的一侧设置有多组由第一电极焊盘21和第二电极焊盘22构成的电极焊盘组，第一电极焊盘21和第二电极焊盘22与薄膜晶体管201对应的电极端电连接。
需要说明的是，源极201c和漏极201d位于同一层。
需要说明的是，在本发明实施例中薄膜晶体管201可以为P型薄膜晶体管也可以为N型薄膜晶体管，在本发明实施例中以P型薄膜晶体管为例说明。
其具体的连接方式如图15所示，通过对平坦化层205和钝化层204进行刻蚀处理形成通孔，以暴露出薄膜晶体管201相对应的电极端，进而使第一电极焊盘21和第二电极焊盘22与薄膜晶体管201相对应的电极端接触电连接。
可选的，如图15所示，显示面板还可以包括位于衬底19和阵列层20之间的基础缓冲层24。
基础缓冲层24包括但不限定于无机材料层或有机材料层，其中，无机材料层的材料包括但不限定于氧化硅、氮化硅、氮氧化硅、氧化铝或氮化铝等，有机材料层的材料包括但不限定于亚克力或PI等。
由于第一像素11为量子点发光单元、第二像素12为Micro-LED发光单元、第三像素15为量子点发光单元，因此为了解决第二像素12在阵列层20上排布的局限性，在阵列层20背离衬底19的一侧设置多组由第一电极焊盘21和第二电极焊盘22构成的电极焊盘组，第二像素12包括第一电极121和第二电极122，第一电极焊盘21与第一电极121电连接，第二电极焊盘22与第二电极122电连接；也就是说该阵列层20可以与全Micro-LED显示面板的阵列层相同。
需要说明的是，第二像素12对应的第一电极焊盘21与第二电极焊盘22之间的距离为D1，第一像素11对应的第一电极焊盘21与第二电极焊盘22之间的距离为D2，第三像素15对应的第一电极焊盘21与第二电极焊盘22之间的距离为D3，其中D1＝D2＝D3。
进一步的，如图15所示，在第二像素12转移到阵列层20上之后，需要对第二像素12单独进行封装，避免在后续膜层的制作过程中第二像素12被破坏。
可选的，封装结构23的最小尺寸需超出第二像素12最大尺寸10μm以上，以防止封装结构23对第二像素12造成损坏。
进一步的，如图15所示，显示面板还包括依次位于平坦化层205背离衬底19一侧的第一缓冲层25、第二缓冲层26和像素定义层27。
可选的，在对第二像素12进行封装完成后，首先制备第一缓冲层25、并对其进行光刻处理暴露出第一电极焊盘21和第二电极焊盘22，并在第一缓冲层25背离衬底19的一侧形成图案化的辅助阴极28，辅助阴极28通过贯穿第一缓冲层25的通孔与第二电极焊盘22连接；之后在第一缓冲层25背离衬底19的一侧制备第二缓冲层26，在第二缓冲层26背离衬底19的一侧制备第一像素11和第三像素15的阳极层，阳极层通过贯穿第一缓冲层25和第二缓冲层26的通孔与第一电极焊盘21连接；最后制备像素定义层27，像素定义层27暴露出第二像素12的封装结构23，且具有多个开口，开口用于暴露出第一像素11和第三像素15的阳极层。
需要说明的是，在垂直于显示面板所在平面的方向上，开口的正投影与辅助阴极28的正投影部分交叠。
进一步的，在开口内形成第一像素11和第三像素15对应的发光层，在像素定义层27背离衬底19的一侧形成阴极层29，阴极层29通过贯穿像素定义层27和第二缓冲层26的通孔与辅助阴极28连接，实现了阴极层29与第二电极焊盘22的连接，进而实现了阴极层29与薄膜晶体管201的连接。
由于第一像素11和第三像素15为量子点发光单元，为了提高第一像素11和第三像素15的发光效率，其发光层的覆盖面积相对较大，在垂直于显示面板所在平面的方向上，发光层的正投影会至少部分覆盖第一电极焊盘21的正投影和第二电极焊盘22的正投影，如图15所示，第二电极焊盘22的正投影会被发光层的正投影完全覆盖，因此在本申请中为了实现第二电极焊盘22与阴极层29的连接设置辅助阴极28，在垂直于显示面板所在平面的方向上，阳极层29的正投影与辅助阴极28的正投影部分交叠，即辅助阴极28延伸至开口区域以外实现与阴极层29的连接。
需要说明的是，如图15所示，在垂直于显示面板所在平面的方向上，第二像素12在显示面板上的正投影与阴极层29在显示面板上的正投影不存在交叠区域，以保证第二像素12的出光效率，防止阴极层29对第二像素12的出光进行遮挡。其中，CC为第二像素12在显示面板上的正投影区域，DD为阴极层29在显示面板上没有正投影的区域，即未被阴极层29所覆盖的区域。
可选的，在本发明另一实施例中，参考图16，图16为本发明提供的又一种显示面板的截面示意图。
相比较图15所示的显示面板结构而言，其阵列层20部分完全相同，在阵列层20背离衬底19一侧的膜层结构有所不同，下面进行详细描述：
如图16所示，显示面板还包括：位于阵列层20背离所述衬底19一侧的缓冲层30。
缓冲层30具有第一凹槽31，第二像素12和封装结构23位于第一凹槽31内。
第一凹槽31的侧壁的坡度角β为15°-75°。
具体的，在第二像素12转移到阵列层20上之后，在平坦化层205背离衬底19的一侧形成图案化的辅助阴极28，辅助阴极28与第二电极焊盘22连接，之后形成高折射率材料的缓冲层30，包括但不限定于采用halftone光刻工艺对缓冲层30进行处理形成第一凹槽31和用于形成第一像素11和第三像素15的凹坑结构，并且高折射率材料的缓冲层30在高温后烘过程中，高折射率材料会在第二像素12处形成用于封装第二像素12的封装结构23。
可选的，缓冲层30的材料为有机材料。
可选的，如图16所示，封装结构23背离所述衬底19的一端为弧面，该弧面朝向背离衬底19的方向凸起，即形成一种透镜类型的封装结构23，实现对第二像素12出射光线光路的调整，进而提高第二像素12的出光效率。
并且，高折射率材料的缓冲层30在高温后烘过程中，通过控制工艺参数使第一凹槽31的侧壁的坡度角β为15°-75°，优选的通过控制工艺参数使第一凹槽31的侧壁的坡度角β为55°。
参考图17，图17为本发明提供的一种像素亮度色偏的示意图，其中横坐标为视角，纵坐标为亮度，K1表示第一像素的变化曲线，K2表示第三像素的变化，K3表示第二像素加上第一凹槽之后的变化曲线，K4表示第二像素的变化曲线；如图17所示，第一像素11的发光亮度、第二像素12的发光亮度和第三像素15的发光亮度在0°视角的情况下三者的发光亮度趋近相同，但是在没有形成第一凹槽31的情况下随着视角的变化，第二像素12的发光亮度会增大，而第一像素11和第三像素15的发光亮度会减小；那么为了平衡第一像素11、第二像素12和第三像素15在不同视角下的发光亮度，在本申请中设置第一凹槽31且使第一凹槽31的侧壁的坡度角β为55°，实现对第二像素12的出光进行调整，保证在视角变化的情况下，第一像素11、第二像素12和第三像素15的发光亮度的变化趋势相同，即如图17所示的在视角变化的情况下，第一像素11、第二像素12和第三像素15的发光亮度都会减小，以此平衡显示面板上不同像素的亮度色偏，进而提高显示面板的显示性能。
在凹坑结构内形成第一像素11和第三像素15对应的阳极层，之后制备像素定义层27，像素定义层27具有多个开口，开口用于暴露出第一像素11和第三像素15的阳极层。
进一步的，在开口内形成第一像素11和第三像素15对应的发光层，在像素定义层27背离衬底19的一侧形成阴极层29，阳极层通过贯穿缓冲层30的通孔与第一电极焊盘21连接，阴极层29通过贯穿像素定义层27和缓冲层30的通孔与辅助阴极28连接，实现了阴极层29与第二电极焊盘22的连接，进而实现了阴极层29与薄膜晶体管201的连接。
同理，由于所述第一像素11和所述第三像素15为量子点发光单元，为了提高第一像素11和第三像素15的发光效率，其发光层的覆盖面积相对较大，在垂直于显示面板所在平面的方向上，发光层的正投影会至少部分覆盖第一电极焊盘21的正投影和第二电极焊盘22的正投影，如图16所示，第二电极焊盘22的正投影会被发光层的正投影完全覆盖，因此在本申请中为了实现第二电极焊盘22与阴极层29的连接设置辅助阴极28，在垂直于显示面板所在平面的方向上，阳极层的正投影与辅助阴极28的正投影部分交叠，即辅助阴极28延伸至开口区域以外实现与阴极层29的连接。
需要说明的是，如图16所示，在垂直于显示面板所在平面的方向上，第二像素12在显示面板上的正投影与阴极层29在显示面板上的正投影不存在交叠区域，以保证第二像素12的出光效率，防止阴极层29对第二像素12的出光进行遮挡。其中，CC为第二像素12在显示面板上的正投影区域，DD为阴极层29在显示面板上没有正投影的区域，即未被阴极层29所覆盖的区域。
可选的，在本发明另一实施例中，封装结构23的材料折射率大于像素定义层27的材料折射率。
具体的，封装结构23的材料折射率可以大于1.67，像素定义层27的材料折射率可以在1.5左右，通过不同折射率的膜层结构，实现对第二像素12出射光线光路的调整，进而提高第二像素12的出光效率。
可选的，在本发明另一实施例中，如图16所示，第一凹槽31的侧壁上覆盖有反射层32，该反射层32的材料包括但不限定于金属反射层。
当反射层32为金属反射层时，其可以与阳极层在同一道工序中制备完成。
该反射层32用于对第二像素12入射至反射层32上的光进行反射处理，实现对第二像素12出射光线光路的调整，进而提高第二像素12的出光效率。
可选的，在本发明另一实施例中，在垂直于显示面板所在平面的方向上，第一像素11的发光层与衬底19之间的距离为D1，第二像素12的发光层与衬底19之间的距离为D2。
其中，D1＝D2。
其中，在垂直于显示面板所在平面的方向上，第三像素15的发光层与衬底19之间的距离为D3，则D1＝D2＝D3。
通过使第一像素11、第二像素12和第三像素15的发光层处于同一水平面上，可以保证各个像素出光的均一性，避免出现色差，进而提高显示面板的显示效果。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示装置，参考图18，图18为本发明提供的一种显示装置的结构示意图。
所述显示装置100包括本申请上述实施例所述的显示面板。
该显示装置100包括但不限定于手机、平板等显示装置，该显示装置至少具有与显示面板相同的技术效果。
以上对本发明所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种显示面板，其特征在于，包括多个像素，所述像素包括发光层；所述像素包括第一像素和第二像素，所述第一像素与第一像素电路电连接，所述第二像素与第二像素电路电连接，所述第一像素电路在所述显示面板所在平面的正投影面积小于所述第二像素电路在所述显示面板所在平面的正投影面积；
其中，在垂直于所述显示面板所在平面的方向上，所述第一像素的发光层与所述第二像素电路至少部分交叠，且所述第二像素的发光层与所述第二像素电路至少部分交叠；
所述显示面板还包括衬底，以及位于所述衬底一侧的阵列层，以及位于所述阵列层背离所述衬底一侧的封装结构，所述封装结构用于封装所述第二像素；所述第一像素和所述第二像素位于所述阵列层背离所述衬底的一侧；
在垂直于所述显示面板所在平面的方向上，所述第一像素的发光层与所述衬底之间的距离为D1，所述第二像素的发光层与所述衬底之间的距离为D2；其中，D1=D2；和/或，
所述显示面板还包括：位于所述阵列层背离所述衬底一侧的缓冲层；所述缓冲层具有第一凹槽，所述第二像素和所述封装结构位于所述第一凹槽内；所述第一凹槽的侧壁的坡度角为15°-75°。
2.根据权利要求1所述的显示面板，其特征在于，所述第一像素包括第一发光层，所述第一发光层用于发出红光或绿光；
所述第二像素包括第二发光层，所述第二发光层用于发出蓝光。
3.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括第三像素，所述第一像素和所述第三像素的出光颜色不同；
所述第三像素与第三像素电路电连接，所述第三像素电路在所述显示面板所在平面的正投影面积小于所述第二像素电路在所述显示面板所在平面的正投影面积。
4.根据权利要求3所述的显示面板，其特征在于，在垂直于所述显示面板所在平面的方向上，所述第三像素的发光层与所述第二像素电路至少部分交叠。
5.根据权利要求3所述的显示面板，其特征在于，所述第一像素和所述第三像素为量子点发光单元；
所述第二像素为LED发光单元。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第三像素，所述第三像素与第三像素电路电连接，所述第三像素电路在所述显示面板所在平面的正投影面积小于所述第二像素电路在所述显示面板所在平面的正投影面积；
所述显示面板包括多个像素单元，所述像素单元包括一个所述第一像素、一个所述第二像素和一个所述第三像素；
沿第一方向，所述第一像素和所述第三像素相对设置，所述第二像素位于所述第一像素和所述第三像素之间；所述第一方向平行于所述显示面板所在平面；
在垂直于所述显示面板所在平面的方向上，所述第一像素的正投影面积和所述第三像素的正投影面积大于所述第二像素的正投影面积。
7.根据权利要求6所述的显示面板，其特征在于，在所述第一方向上，所述第二像素与所述第一像素至少部分交叠，所述第二像素与所述第三像素至少部分交叠；
在第二方向上，所述第二像素与所述第一像素至少部分交叠，所述第二像素与所述第三像素至少部分交叠；
所述第一方向与所述第二方向交叉，且所述第二方向与所述显示面板所在平面平行。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第三像素，所述第三像素与第三像素电路电连接，所述第三像素电路在所述显示面板所在平面的正投影面积小于所述第二像素电路在所述显示面板所在平面的正投影面积；
所述显示面板包括多个像素单元，所述像素单元包括两个所述第一像素、一个所述第二像素和两个所述第三像素；
两个所述第一像素的中心和两个所述第三像素的中心构成一个虚拟四边形；
所述第二像素位于所述虚拟四边形内，且所述第二像素覆盖所述虚拟四边形的几何中心。
9.根据权利要求8所述的显示面板，其特征在于，两个所述第一像素中心的连线构成所述虚拟四边形的一条边；
或，两个所述第一像素中心的连线构成所述虚拟四边形的一条对角线。
10.根据权利要求8所述的显示面板，其特征在于，所述第一像素电路包括：驱动模块，所述驱动模块用于为所述第一像素提供驱动电流；
所述第一像素电路还包括第一开关模块和第二开关模块；
所述第一开关模块的第一端与所述驱动模块的输出端电连接，和所述第二开关模块的第一端与所述驱动模块的输出端电连接；
所述第一开关模块的第二端与第一个所述第一像素连接，所述第二开关模块的第二端与第二个所述第一像素连接。
11.根据权利要求6或8所述的显示面板，其特征在于，多个所述像素单元阵列排布；
在所述阵列排布的列方向上，所述像素单元包括相对设置的第一区域和第二区域，所述第一区域和所述第二区域之间具有间隔；
所述第一区域设置所述第一像素电路和所述第三像素电路，所述第二区域设置所述第二像素电路。
12.根据权利要求11所述的显示面板，其特征在于，所述显示面板还包括第一栅极驱动电路和第二栅极驱动电路；
所述显示面板包括在所述阵列排布的行方向上相对设置的第一侧和第二侧；
所述第一栅极驱动电路位于所述第一侧，与所述第二像素电路电连接；
所述第二栅极驱动电路位于所述第二侧，分别与所述第一像素电路和所述第三像素电路电连接。
13.根据权利要求1所述的显示面板，其特征在于，所述封装结构背离所述衬底的一端为弧面，所述弧面朝向背离所述衬底的方向凸起。
14.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：位于所述缓冲层背离所述衬底一侧的像素定义层；
沿垂直于所述显示面板所在平面的方向上，所述像素定义层覆盖所述封装结构，所述封装结构的材料折射率大于所述像素定义层的材料折射率。
15.根据权利要求1所述的显示面板，其特征在于，所述第一像素包括：阳极层，以及位于所述阳极层背离所述衬底一侧的阴极层；
所述显示面板还包括：位于所述阳极层和所述衬底之间的辅助阴极，所述辅助阴极至少与所述阴极层连接；
在垂直于所述显示面板所在平面的方向上，所述阳极层的正投影与所述辅助阴极的正投影部分交叠。
16.根据权利要求15所述的显示面板，其特征在于，在垂直于所述显示面板所在平面的方向上，所述阴极层与所述第二像素不交叠。
17.一种显示装置，其特征在于，所述显示装置包括权利要求1-16任一项所述的显示面板。
CN202210330447.XA 2022-03-31 2022-03-31 一种显示面板及显示装置 Active CN114709234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210330447.XA CN114709234B (zh) 2022-03-31 2022-03-31 一种显示面板及显示装置
US17/835,365 US11817441B2 (en) 2022-03-31 2022-06-08 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210330447.XA CN114709234B (zh) 2022-03-31 2022-03-31 一种显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114709234A CN114709234A (zh) 2022-07-05
CN114709234B true CN114709234B (zh) 2025-12-19

Family

ID=82169904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210330447.XA Active CN114709234B (zh) 2022-03-31 2022-03-31 一种显示面板及显示装置

Country Status (2)

Country Link
US (1) US11817441B2 (zh)
CN (1) CN114709234B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424566B (zh) * 2022-09-30 2026-03-20 上海天马微电子有限公司 一种显示面板及显示装置
CN119108407B (zh) * 2023-06-08 2025-10-03 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
KR20250060677A (ko) * 2023-10-26 2025-05-07 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
CN119300646A (zh) * 2024-09-27 2025-01-10 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113994419A (zh) * 2020-05-27 2022-01-28 京东方科技集团股份有限公司 显示面板及显示装置
CN114038887A (zh) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 显示器件及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613829A (zh) * 2019-01-15 2022-06-10 武汉天马微电子有限公司 显示面板以及显示装置
CN112349232B (zh) * 2019-08-06 2025-04-08 群创光电股份有限公司 显示设备及电子设备
US12101973B2 (en) * 2020-04-26 2024-09-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN111584595B (zh) * 2020-05-26 2023-04-18 京东方科技集团股份有限公司 显示面板、显示装置
CN112151666B (zh) * 2020-09-28 2021-11-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US12238985B2 (en) * 2020-10-19 2025-02-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
CN113161404B (zh) * 2021-04-23 2023-04-18 武汉天马微电子有限公司 一种显示面板和显示装置
CN114397975B (zh) * 2022-01-24 2024-04-09 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113994419A (zh) * 2020-05-27 2022-01-28 京东方科技集团股份有限公司 显示面板及显示装置
CN114038887A (zh) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 显示器件及其制作方法

Also Published As

Publication number Publication date
US20230317695A1 (en) 2023-10-05
CN114709234A (zh) 2022-07-05
US11817441B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
CN114709234B (zh) 一种显示面板及显示装置
US11049919B2 (en) Organic light emitting display device
CN113991041B (zh) 一种显示基板及显示装置
US6831298B2 (en) Dual panel-type organic electroluminescent display device
CN108933153A (zh) 显示面板及其制作方法、显示装置
US12469832B2 (en) Light-emitting panel and display device
US12040346B2 (en) Full-color display module with ultra-wide color gamut
US11289012B2 (en) Micro light emitting diode display panel and driving method thereof
KR20130137985A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN1893743B (zh) 有机发光器件
WO2021259123A1 (zh) 显示面板、显示装置
CN110265531B (zh) 微型发光二极管及显示面板
JP2023029249A (ja) マイクロ発光ダイオード表示デバイス
WO2021217780A1 (zh) 显示器及其驱动方法
US20250221126A1 (en) Display backplane and display device
KR102811766B1 (ko) 표시 장치
CN113193140A (zh) 显示面板及其制作方法
JP2026502401A (ja) マイクロｌｅｄディスプレイパネル
CN113540302A (zh) 发光微元件以及显示装置
CN115274646B (zh) 显示面板及其制作方法、显示装置
CN100364135C (zh) 高亮度有机发光显示面板的像素结构
TWI902376B (zh) 顯示裝置
US20240290920A1 (en) Display apparatus
CN119816014A (zh) 微型发光器件及显示装置
JP2025102662A (ja) 発光表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant