CN114709259B - 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 - Google Patents
一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN114709259B CN114709259B CN202210313758.5A CN202210313758A CN114709259B CN 114709259 B CN114709259 B CN 114709259B CN 202210313758 A CN202210313758 A CN 202210313758A CN 114709259 B CN114709259 B CN 114709259B
- Authority
- CN
- China
- Prior art keywords
- region
- schottky
- anode
- auxiliary gate
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区；本发明在阳极侧集成肖特基势垒栅，并延申到器件内部的N缓冲区形成肖特基接触。当器件从导通态转变至关断态时，阳极加在辅助栅上的电压使得阳极侧打开一条额外的电子提取通路，过剩载流子的复合时间大大缩短，从而提升器件关断时的速度，降低关断损耗。正向导通时，通过调整阳极结构，使得阳极侧的电子提取通路在阳极P+开始向N区注入空穴后开启，可以解决正向导通时的负阻效应，从而实现无正向折回现象。
Description
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管。
背景技术
随着智能功率集成电路的发展，功率半导体器件与集成电路的融合也在不断推进，横向的功率半导体器件应运而生。横向的功率半导体器件能够与控制电路和保护电路部分共同形成智能功率集成电路，由此减少了芯片面积、简化了工艺步骤，节约了大量的成本。
LDMOS是横向的功率半导体器件的代表，但是高压LDMOS的电流密度被自身的导通电阻与击穿电压的矛盾关系所制约，限制了其在高压大电流领域的应用。相对比LDMOS，横向绝缘栅双极晶体管(LIGBT)因具有高阻断电压、低导通损耗等优点，成为了目前业界研究的热点。
LIGBT作为一种双极型器件，由于引入了电导调制效应在漂移区产生了大量的载流子，使得其导电能力很强；但同时也正是由于这些过剩载流子的存在，使得其相比于单极型器件，开关速度减慢，产生较长的拖尾电流，从而导致关断损耗也更高。为了解决这一问题，在阳极添加了一个N+区与P+区短路得以提供一个关断时的电子流通路径，降低关断损耗，但是该结构的引入会降低导通态下阳极的空穴注入效率，从而增大了导通压降。更严重的问题是，该结构存在的正向导通特性存在负阻效应，从而出现正向折回现象，进而会在电路系统中引入电磁振荡，并严重影响系统稳定性。现有自驱动阳极辅助栅LIGBT，如图1和图2所示，在抑制负阻效应方面起到了较好的作用，但其依然存在关断损耗较大的问题。
发明内容
本发明的目的是提供一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区。
所述有源区覆盖于衬底区之上。
所述表面功能区位于有源区部分区域之上。
所述表面功能区包括位于两端的阴极结构和阳极结构，以及位于中间的栅极结构。
所述阳极结构包括N缓冲区、P+阳极区、阳极接触区和肖特基超势垒辅助栅结构。
所述N缓冲区位于有源区部分之上。
所述P+阳极区和肖特基超势垒辅助栅结构分别位于N缓冲区之上。所述P+阳极区位于栅极结构和肖特基超势垒辅助栅结构之间。
所述阳极接触区位于P+阳极区之上。
优选的，所述N缓冲区位于有源区部分区域之上。
所述P+阳极区和肖特基超势垒辅助栅结构分别位于N缓冲区部分区域之上。
所述阳极接触区位于P+阳极区部分区域之上。
优选的，所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区、肖特基超势垒辅助栅多晶硅层和肖特基超势垒辅助栅绝缘介质层。
所述肖特基超势垒辅助栅绝缘介质层覆盖于N缓冲区部分区域之上。
所述肖特基超势垒辅助栅多晶硅层覆盖于肖特基超势垒辅助栅绝缘介质层之上。
所述肖特基超势垒辅助栅接触区覆盖于肖特基超势垒辅助栅多晶硅层之上。所述肖特基超势垒辅助栅接触区还覆盖于N缓冲区部分区域之上。所述肖特基超势垒辅助栅接触区还与肖特基超势垒辅助栅多晶硅层和肖特基超势垒辅助栅绝缘介质层的一边侧壁接触。
优选的，所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区和肖特基超势垒辅助栅绝缘介质层。
所述肖特基超势垒辅助栅绝缘介质层覆盖于N缓冲区部分区域之上。所述肖特基超势垒辅助栅接触区覆盖于肖特基超势垒辅助栅绝缘介质层之上。所述肖特基超势垒辅助栅接触区还覆盖于N缓冲区部分区域之上。所述肖特基超势垒辅助栅接触区还与肖特基超势垒辅助栅绝缘介质层的一边侧壁接触。
优选的，所述阳极接触区和肖特基超势垒辅助栅接触区共同引出阳极结构。
优选的，衬底区包括P衬底。
优选的，衬底区包括P衬底和埋氧层。所述埋氧层覆盖于P衬底之上。
优选的，所述阴极结构包括P基区、P+阴极区、N+阴极区和阴极接触区。
所述P基区位于N漂移区部分区域之上。
所述P+阴极区和N+阴极区相互接触并列位于P基区部分区域之上。
所述阴极接触区位于P+阴极区之上。所述阴极接触区位于N+阴极区部分区域之上。
优选的，所述栅极结构包括栅极绝缘介质和栅多晶硅层。所述栅极绝缘介质覆盖于P基区部分区域之上。所述栅极绝缘介质还覆盖于N+阴极区部分区域之上。所述栅极绝缘介质还覆盖于有源区部分区域之上。
优选的，所述有源区包括N漂移区。
本发明的技术效果是毋庸置疑的，相比于现有自驱动阳极辅助栅LIGBT，在相同的正向压降下，本发明技术方案给出的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具有更快的关断速度和更小的关断损耗，而且同时在器件正向导通时避免了回跳现象。
本发明在阳极侧集成肖特基势垒栅，并延申到器件内部的N缓冲区形成肖特基接触。当器件从导通态转变至关断态时，阳极加在辅助栅上的电压使得阳极侧打开一条额外的电子提取通路，过剩载流子的复合时间大大缩短，从而提升器件关断时的速度，降低关断损耗。正向导通时，通过调整阳极结构，使得阳极侧的电子提取通路在阳极P+开始向N区注入空穴后开启，可以解决正向导通时的负阻效应，从而实现无正向折回现象.
附图说明
图1为现有技术中自驱动阳极辅助栅LIGBT的结构示意图；
图2为现有技术中肖特基接触短路阳极LIGBT的结构示意图；
图3为本发明实施例3结构示意图；
图4为本发明实施例4结构示意图；
图5为本发明实施例5结构示意图；
图6为本发明实施例6结构示意图；
图中：P衬底1、埋氧层2、N漂移区3、P基区4、P+阴极区5、N+阴极区6、栅极多晶硅层7、栅极绝缘介质8、阴极接触区12、N缓冲区9、P+阳极区10、阳极接触区11、肖特基超势垒辅助栅接触区13、阴极结构14、阳极结构15、栅极结构16、肖特基超势垒辅助栅多晶硅层91、肖特基超势垒辅助栅绝缘介质层92、阳极N+区93、阳极P基区94。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区。
所述有源区覆盖于衬底区之上。
所述表面功能区位于有源区部分区域之上。
所述表面功能区包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16。
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构。
所述N缓冲区9位于有源区部分之上。
所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9之上。所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间。
所述阳极接触区11位于P+阳极区10之上。
所述N缓冲区9位于有源区部分区域之上。
所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上。
所述阳极接触区11位于P+阳极区10部分区域之上。
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13、肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92。
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上。
所述肖特基超势垒辅助栅多晶硅层91覆盖于肖特基超势垒辅助栅绝缘介质层92之上。
所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅多晶硅层91之上。所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上。所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触。
所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极结构15，即引出阳极电极。
衬底区包括P衬底1。
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12。
所述P基区4位于N漂移区3部分区域之上。
所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上。
所述阴极接触区12位于P+阴极区5之上。所述阴极接触区12位于N+阴极区6部分区域之上。
所述栅极结构16包括栅极绝缘介质8和栅多晶硅层7。所述栅极绝缘介质8覆盖于P基区4部分区域之上。所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上。所述栅极绝缘介质8还覆盖于有源区部分区域之上。
所述有源区包括N漂移区3。
实施例2：
一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区。
所述有源区覆盖于衬底区之上。
所述表面功能区位于有源区部分区域之上。
所述表面功能区包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16。
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构。
所述N缓冲区9位于有源区部分之上。
所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9之上。所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间。
所述阳极接触区11位于P+阳极区10之上。
所述N缓冲区9位于有源区部分区域之上。
所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上。
所述阳极接触区11位于P+阳极区10部分区域之上。
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13和肖特基超势垒辅助栅绝缘介质层92。
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上。所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅绝缘介质层92之上。所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上。所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触。
所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极结构15。
衬底区包括P衬底1和埋氧层2。所述埋氧层2覆盖于P衬底1之上。
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12。
所述P基区4位于N漂移区3部分区域之上。
所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上。
所述阴极接触区12位于P+阴极区5之上。所述阴极接触区12位于N+阴极区6部分区域之上。
所述栅极结构16包括栅极绝缘介质8和栅多晶硅层7。所述栅极绝缘介质8覆盖于P基区4部分区域之上。所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上。所述栅极绝缘介质8还覆盖于有源区部分区域之上。
所述有源区包括N漂移区3。
实施例3：
如图3所示，一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上，由N漂移区3构成；
所述表面功能区位于N漂移区3部分区域之上，包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16；
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构；所述N缓冲区9位于有源区部分区域之上；所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上；所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间；所述阳极接触区11位于P+阳极区10部分区域之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13、肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92；
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅多晶硅层91覆盖于肖特基超势垒辅助栅绝缘介质层92之上；所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅多晶硅层91之上；所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触；所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极电极；
衬底区由P衬底1和埋氧层2组成；所述埋氧层2覆盖于P衬底1之上；
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12；所述P基区4位于N漂移区3部分区域之上；所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上；所述阴极接触区12位于P+阴极区5之上；所述阴极接触区12位于N+阴极区6部分区域之上；
所述栅极结构16包括栅极绝缘介质8和栅极多晶硅层7；所述栅极绝缘介质8覆盖于P基区4部分区域之上；所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上；所述栅极绝缘介质8还覆盖于N漂移区3部分区域之上。
本实施例的有益效果是，相比于现有自驱动阳极辅助栅LIGBT，在相同的正向压降下，本发明技术方案给出的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具有更快的关断速度和更小的关断损耗，而且同时在器件正向导通时避免了回跳现象。
实施例4：
如图4所示，一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上，由N漂移区3构成；
所述表面功能区位于N漂移区3部分区域之上，包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16；
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构；所述N缓冲区9位于有源区部分区域之上；所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上；所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间；所述阳极接触区11位于P+阳极区10部分区域之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13和肖特基超势垒辅助栅绝缘介质层92；
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅绝缘介质层92之上；所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触；所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极电极；
衬底区由P衬底1和埋氧层2组成；所述埋氧层2覆盖于P衬底1之上；
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12；所述P基区4位于N漂移区3部分区域之上；所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上；所述阴极接触区12位于P+阴极区5之上；所述阴极接触区12位于N+阴极区6部分区域之上；
所述栅极结构16包括栅极绝缘介质8和栅极多晶硅层7；所述栅极绝缘介质8覆盖于P基区4部分区域之上；所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上；所述栅极绝缘介质8还覆盖于N漂移区3部分区域之上。
本实施例的有益效果是，相比于现有自驱动阳极辅助栅LIGBT，在相同的正向压降下，本发明技术方案给出的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具有更快的关断速度和更小的关断损耗，而且同时在器件正向导通时避免了回跳现象。
实施例5：
如图5所示，一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上，由N漂移区3构成；
所述表面功能区位于N漂移区3部分区域之上，包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16；
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构；所述N缓冲区9位于有源区部分区域之上；所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上；所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间；所述阳极接触区11位于P+阳极区10部分区域之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13、肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92；
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅多晶硅层91覆盖于肖特基超势垒辅助栅绝缘介质层92之上；所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅多晶硅层91之上；所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅多晶硅层91和肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触；所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极电极；
衬底区由P衬底1组成；
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12；所述P基区4位于N漂移区3部分区域之上；所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上；所述阴极接触区12位于P+阴极区5之上；所述阴极接触区12位于N+阴极区6部分区域之上；
所述栅极结构16包括栅极绝缘介质8和栅极多晶硅层7；所述栅极绝缘介质8覆盖于P基区4部分区域之上；所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上；所述栅极绝缘介质8还覆盖于N漂移区3部分区域之上。
本实施例的有益效果是，相比于现有自驱动阳极辅助栅LIGBT，在相同的正向压降下，本发明技术方案给出的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具有更快的关断速度和更小的关断损耗，而且同时在器件正向导通时避免了回跳现象。
实施例6：
如图6所示，一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上，由N漂移区3构成；
所述表面功能区位于N漂移区3部分区域之上，包括位于两端的阴极结构14和阳极结构15，以及位于中间的栅极结构16；
所述阳极结构15包括N缓冲区9、P+阳极区10、阳极接触区11和肖特基超势垒辅助栅结构；所述N缓冲区9位于有源区部分区域之上；所述P+阳极区10和肖特基超势垒辅助栅结构分别位于N缓冲区9部分区域之上；所述P+阳极区10位于栅极结构16和肖特基超势垒辅助栅结构之间；所述阳极接触区11位于P+阳极区10部分区域之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区13和肖特基超势垒辅助栅绝缘介质层92；
所述肖特基超势垒辅助栅绝缘介质层92覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13覆盖于肖特基超势垒辅助栅绝缘介质层92之上；所述肖特基超势垒辅助栅接触区13还覆盖于N缓冲区9部分区域之上；所述肖特基超势垒辅助栅接触区13还与肖特基超势垒辅助栅绝缘介质层92的一边侧壁接触；所述阳极接触区11和肖特基超势垒辅助栅接触区13共同引出阳极电极；
衬底区由P衬底1组成；
所述阴极结构14包括P基区4、P+阴极区5、N+阴极区6和阴极接触区12；所述P基区4位于N漂移区3部分区域之上；所述P+阴极区5和N+阴极区6相互接触并列位于P基区4部分区域之上；所述阴极接触区12位于P+阴极区5之上；所述阴极接触区12位于N+阴极区6部分区域之上；
所述栅极结构16包括栅极绝缘介质8和栅极多晶硅层7；所述栅极绝缘介质8覆盖于P基区4部分区域之上；所述栅极绝缘介质8还覆盖于N+阴极区6部分区域之上；所述栅极绝缘介质8还覆盖于N漂移区3部分区域之上。
本实施例的有益效果是，相比于现有自驱动阳极辅助栅LIGBT，在相同的正向压降下，本发明技术方案给出的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具有更快的关断速度和更小的关断损耗，而且同时在器件正向导通时避免了回跳现象。
实施例7：
实施例1-6所述阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管的基本工作原理为：
阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管具体由阳极集成自启动栅和阳极直接肖特基接触两个结构结合而成，可以消除折回现象降低关断损耗。当器件正向导通时，通过调整阳极结构15，使得阳极侧的电子提取通路在阳极P+开始向N区注入空穴后开启，可以解决正向导通时的负阻效应，实现无正向折回现象。当器件从导通态转变至关断态时，阳极加在辅助栅上的电压使得阳极侧打开一条额外的电子提取通路，过剩载流子的复合时间大大缩短，从而提升器件关断时的速度，降低关断损耗。
Claims (8)
1.一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上；
所述表面功能区位于有源区部分区域之上；
所述表面功能区包括位于两端的阴极结构(14)和阳极结构(15)，以及位于中间的栅极结构(16)；
所述阳极结构(15)包括N缓冲区(9)、P+阳极区(10)、阳极接触区(11)和肖特基超势垒辅助栅结构；
所述N缓冲区(9)位于有源区部分之上；
所述P+阳极区(10)和肖特基超势垒辅助栅结构分别位于N缓冲区(9)之上；所述P+阳极区(10)位于栅极结构(16)和肖特基超势垒辅助栅结构之间；
所述阳极接触区(11)位于P+阳极区(10)之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区(13)、肖特基超势垒辅助栅多晶硅层(91)和肖特基超势垒辅助栅绝缘介质层(92)；
所述肖特基超势垒辅助栅绝缘介质层(92)覆盖于N缓冲区(9)部分区域之上；
所述肖特基超势垒辅助栅多晶硅层(91)覆盖于肖特基超势垒辅助栅绝缘介质层(92)之上；
所述肖特基超势垒辅助栅接触区(13)覆盖于肖特基超势垒辅助栅多晶硅层(91)之上；所述肖特基超势垒辅助栅接触区(13)还覆盖于N缓冲区(9)部分区域之上；所述肖特基超势垒辅助栅接触区(13)还与肖特基超势垒辅助栅多晶硅层(91)和肖特基超势垒辅助栅绝缘介质层(92)的一边侧壁接触；
所述阳极接触区(11)和肖特基超势垒辅助栅接触区(13)共同引出阳极结构(15)。
2.一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：包括自下而上依次层叠设置的衬底区、有源区和表面功能区；
所述有源区覆盖于衬底区之上；
所述表面功能区位于有源区部分区域之上；
所述表面功能区包括位于两端的阴极结构(14)和阳极结构(15)，以及位于中间的栅极结构(16)；
所述阳极结构(15)包括N缓冲区(9)、P+阳极区(10)、阳极接触区(11)和肖特基超势垒辅助栅结构；
所述N缓冲区(9)位于有源区部分之上；
所述P+阳极区(10)和肖特基超势垒辅助栅结构分别位于N缓冲区(9)之上；所述P+阳极区(10)位于栅极结构(16)和肖特基超势垒辅助栅结构之间；
所述阳极接触区(11)位于P+阳极区(10)之上；
所述肖特基超势垒辅助栅结构包括肖特基超势垒辅助栅接触区(13)和肖特基超势垒辅助栅绝缘介质层(92)；
所述肖特基超势垒辅助栅绝缘介质层(92)覆盖于N缓冲区(9)部分区域之上；所述肖特基超势垒辅助栅接触区(13)覆盖于肖特基超势垒辅助栅绝缘介质层(92)之上；所述肖特基超势垒辅助栅接触区(13)还覆盖于N缓冲区(9)部分区域之上；所述肖特基超势垒辅助栅接触区(13)还与肖特基超势垒辅助栅绝缘介质层(92)的一边侧壁接触；
所述阳极接触区(11)和肖特基超势垒辅助栅接触区(13)共同引出阳极结构(15)。
3.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：所述N缓冲区(9)位于有源区部分区域之上；
所述P+阳极区(10)和肖特基超势垒辅助栅结构分别位于N缓冲区(9)部分区域之上；
所述阳极接触区(11)位于P+阳极区(10)部分区域之上。
4.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：衬底区包括P衬底(1)。
5.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：衬底区包括P衬底(1)和埋氧层(2)；所述埋氧层(2)覆盖于P衬底(1)之上。
6.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：所述阴极结构(14)包括P基区(4)、P+阴极区(5)、N+阴极区(6)和阴极接触区(12)；
所述P基区(4)位于N漂移区(3)部分区域之上；
所述P+阴极区(5)和N+阴极区(6)相互接触并列位于P基区(4)部分区域之上；
所述阴极接触区(12)位于P+阴极区(5)之上；所述阴极接触区(12)位于N+阴极区(6)部分区域之上。
7.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：所述栅极结构(16)包括栅极绝缘介质(8)和栅多晶硅层(7)；所述栅极绝缘介质(8)覆盖于P基区(4)部分区域之上；所述栅极绝缘介质(8)还覆盖于N+阴极区(6)部分区域之上；所述栅极绝缘介质(8)还覆盖于有源区部分区域之上。
8.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管，其特征在于：所述有源区包括N漂移区(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210313758.5A CN114709259B (zh) | 2022-03-28 | 2022-03-28 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210313758.5A CN114709259B (zh) | 2022-03-28 | 2022-03-28 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114709259A CN114709259A (zh) | 2022-07-05 |
| CN114709259B true CN114709259B (zh) | 2024-06-18 |
Family
ID=82170731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210313758.5A Active CN114709259B (zh) | 2022-03-28 | 2022-03-28 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709259B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590960A (zh) * | 2015-12-28 | 2016-05-18 | 电子科技大学 | 超高速大电流横向绝缘栅双极型晶体管 |
| CN106941115A (zh) * | 2017-02-20 | 2017-07-11 | 重庆大学 | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964609B2 (ja) * | 1990-02-15 | 1999-10-18 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
| KR0152345B1 (ko) * | 1995-06-14 | 1998-10-01 | 김광호 | 혼성 쇼트키 주입 전계 효과 트랜지스터 |
| JP4935037B2 (ja) * | 2005-02-28 | 2012-05-23 | 富士電機株式会社 | 半導体装置 |
| KR20130004707A (ko) * | 2011-07-04 | 2013-01-14 | 삼성전기주식회사 | 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자 |
| US9070735B2 (en) * | 2013-07-02 | 2015-06-30 | Cambridge Microelectronics Ltd. | Lateral power semiconductor transistors |
| CN109192772B (zh) * | 2018-08-29 | 2020-10-02 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN113270476A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 |
| CN113270475B (zh) * | 2021-04-08 | 2023-03-14 | 西安电子科技大学 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113555424B (zh) * | 2021-07-21 | 2023-05-26 | 电子科技大学 | 一种自适应低损耗功率器件 |
-
2022
- 2022-03-28 CN CN202210313758.5A patent/CN114709259B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590960A (zh) * | 2015-12-28 | 2016-05-18 | 电子科技大学 | 超高速大电流横向绝缘栅双极型晶体管 |
| CN106941115A (zh) * | 2017-02-20 | 2017-07-11 | 重庆大学 | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114709259A (zh) | 2022-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148240B (zh) | 一种具有分裂阳极结构的soi-ligbt器件 | |
| CN101771073B (zh) | 一种高速横向soi绝缘栅双极性晶体管 | |
| CN110400840B (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN110190113A (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN110491937A (zh) | 一种具有自偏置分离栅结构igbt | |
| CN111816698A (zh) | 一种集成有齐纳二极管和集电极pmos结构的功率器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN114823863A (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN107482058A (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN110416294A (zh) | 一种高耐压低损耗超结功率器件 | |
| CN102064192B (zh) | 一种soi横向绝缘栅双极型晶体管器件 | |
| CN113066862B (zh) | 一种集成mos自适应控制soi ligbt | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN115832036A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN114709259B (zh) | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN111834450A (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN111900202A (zh) | 一种沟槽栅igbt器件 | |
| US20230246095A1 (en) | Semiconductor device and three-phase inverter comprising the same | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 | |
| CN117558743A (zh) | 一种集成低损耗软恢复二极管的逆导型绝缘栅双极晶体管器件新结构 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN116387356A (zh) | 一种具有p型漂移区的soi ligbt | |
| CN115832035A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN108258041A (zh) | 一种具有载流子存储层的三栅薄soi ligbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |