CN116960102A - 芯片封装结构和芯片封装结构的制备方法 - Google Patents

芯片封装结构和芯片封装结构的制备方法 Download PDF

Info

Publication number
CN116960102A
CN116960102A CN202310937318.1A CN202310937318A CN116960102A CN 116960102 A CN116960102 A CN 116960102A CN 202310937318 A CN202310937318 A CN 202310937318A CN 116960102 A CN116960102 A CN 116960102A
Authority
CN
China
Prior art keywords
layer
dielectric layer
chip
carrier cover
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310937318.1A
Other languages
English (en)
Inventor
徐玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202310937318.1A priority Critical patent/CN116960102A/zh
Publication of CN116960102A publication Critical patent/CN116960102A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种芯片封装结构和芯片封装结构的制备方法,涉及芯片封装技术领域,芯片封装结构包括载具盖板、固定胶层、感应芯片、第一介质层、布线层、第二介质层和焊球,在第一介质层上开孔形成图形定位开孔,然后在图形定位开孔内的感应芯片上开槽形成导电通孔,导电通孔贯通至焊盘。相较于现有技术,本发明通过额外设置第一介质层,并且在第一介质层上设置图形定位开口,通过图形定位开口来确定导电通孔的开孔位置,一方面能够实现精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,另一方面通过设置第一介质层,能够避免直接在感应芯片上布线,且第一介质层能够起到缓冲作用,减缓布线分层现象,保证产品性能。

Description

芯片封装结构和芯片封装结构的制备方法
技术领域
本发明涉及芯片封装技术领域,具体而言,涉及一种芯片封装结构和芯片封装结构的制备方法。
背景技术
现有技术中,针对感应芯片的封装,通常是将晶圆贴装在玻璃衬底上,然后利用硅穿孔技术直接从感应芯片背面进行穿孔连接芯片正面焊盘,常规的硅穿孔技术,容易出现背面开孔偏移现象,从而导致芯片焊盘周围线路层以及芯片焊盘内部晶体管损坏,进而损坏产品。并且,封装结构内部各种材料热膨胀系数以及杨氏模量不一致容易导致芯片凹槽上的布线层产生分层现象,影响产品性能。
发明内容
本发明的目的包括,例如,提供了一种芯片封装结构和芯片封装结构的制备方法,其能够精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,同时能够减缓布线分层现象,保证产品性能。
本发明的实施例可以这样实现:
第一方面,本发明提供一种芯片封装结构,包括:
载具盖板;
固定胶层,所述固定胶层设置在所述载具盖板的一侧;
感应芯片,所述感应芯片设置在所述固定胶层远离所述载具盖板的一侧;
第一介质层,所述第一介质层设置在所述感应芯片远离所述载具盖板的一侧表面;
布线层,所述布线层设置在所述第一介质层远离所述载具盖板的一侧;
第二介质层,所述第二介质层设置在所述第一介质层远离所述载具盖板的一侧,并包覆在所述布线层外;
焊球,所述焊球设置在所述第二介质层远离所述载具盖板的一侧,并与所述布线层电连接;
其中,所述感应芯片与所述固定胶层接合的一侧设置有焊盘,所述第一介质层上设置有图形定位开口,与所述焊盘对应,且所述图形定位开口内的所述感应芯片上设置有导电通孔,所述导电通孔贯通至所述焊盘,所述布线层延伸至所述图形定位开口和所述导电通孔,并通过所述导电通孔与所述焊盘电连接,所述导电通孔的孔径小于所述图形定位开口的孔径,所述图形定位开口用于定位开孔所述导电通孔。
在可选的实施方式中,所述固定胶层设置有光学槽,所述感应芯片的中心区域覆盖在所述光学槽上,且所述感应芯片的中心区域设置有感应器件,所述感应器件对应于所述光学槽。
在可选的实施方式中,所述导电通孔的侧壁设置有结合层,所述结合层的一端与所述焊盘连接,另一端延伸至所述图形定位开口,所述布线层与所述结合层接合。
在可选的实施方式中,所述图形定位开口的孔径小于或等于所述焊盘的直径。
在可选的实施方式中,所述感应芯片的边缘设置有缓冲槽,以使所述感应芯片的中心区域凸起形成凸台部,所述第一介质层、所述布线层和所述第二介质层均延伸至所述缓冲槽。
在可选的实施方式中,所述缓冲槽内填充形成有第一缓冲层,所述第一缓冲层设置在所述第二介质层远离所述载具盖板的一侧。
在可选的实施方式中,所述感应芯片的边缘侧壁还设置有第二缓冲层,所述第二缓冲层延伸至所述固定胶层的边缘侧壁,并嵌设在所述载具盖板和所述第一介质层之间。
在可选的实施方式中,所述凸台部远离所述载具盖板的一侧还设置有第三介质层,所述第三介质层设置在所述凸台部和所述第一介质层之间。
在可选的实施方式中,所述固定胶层中还设置有金属柱,所述金属柱的一端接合至所述载具盖板,另一端与所述焊盘连接。
在可选的实施方式中,所述载具盖板靠近所述固定胶层的一侧表面设置有容纳凹槽,所述金属柱延伸至所述容纳凹槽。
第二方面,本发明提供一种芯片封装结构的制备方法,用于制备如前述实施方式所述的芯片封装结构,所述制备方法包括:
在载具盖板上形成固定胶层;
在所述固定胶层上贴装感应芯片;
在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层;
在所述第一介质层的表面开槽形成图形定位开口;
在所述图形定位开口内的所述感应芯片的表面开槽形成导电通孔;
在所述第一介质层远离所述载具盖板的一侧设置布线层;
在所述第一介质层远离所述载具盖板的一侧设置第二介质层,所述第二介质层包覆在所述布线层外;
在所述第二介质层远离所述载具盖板的一侧植球形成焊球,所述焊球与所述布线层电连接;
其中,所述感应芯片与所述固定胶层接合的一侧设置有焊盘,所述图形定位开口与所述焊盘对应,所述导电通孔贯通至所述焊盘,所述布线层延伸至所述图形定位开口和所述导电通孔,并通过所述导电通孔与所述焊盘电连接,所述导电通孔的孔径小于所述图形定位开口的孔径。
在可选的实施方式中,在所述固定胶层上贴装感应芯片的步骤之前,所述制备方法还包括:
在所述固定胶层上挖槽形成光学槽;
其中,所述感应芯片的中心区域覆盖在所述光学槽上,且所述感应芯片的中心区域设置有感应器件,所述感应器件对应于所述光学槽。
在可选的实施方式中,在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层的步骤之前,所述制备方法还包括:
将所述感应芯片的边缘区域减薄形成缓冲槽,以使所述感应芯片的中心区域凸起形成凸台部。
在可选的实施方式中,在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层的步骤之前,所述制备方法还包括:
在所述感应芯片远离所述载具盖板的一侧表面形成第三介质层;
在所述第三介质层上开槽形成缓冲开口,所述缓冲开口位于所述感应芯片的边缘区域;
以所述缓冲开口为切割道切割所述感应芯片和所述固定胶层,并形成切割槽口;
在所述切割槽口内填充缓冲材料以形成第二缓冲层。
在可选的实施方式中,在所述切割槽口内填充缓冲材料以形成第二缓冲层的步骤之后,所述制备方法还包括:
研磨去除所述第三介质层。
在可选的实施方式中,在所述第二介质层远离所述载具盖板的一侧植球形成焊球的步骤之后,所述制备方法还包括:
以所述第二缓冲层为切割道切割所述感应芯片。
本发明实施例的有益效果包括,例如:
本发明实施例提供的芯片封装结构及其制备方法,在载具盖板上设置固定胶层,并将感应芯片粘接在固定胶层上,然后再在感应芯片的表面设置第一介质层,在第一介质层上首先开孔形成图形定位开孔,该图形定位开孔与焊盘位置对应,然后在图形定位开孔内的感应芯片上开槽形成导电通孔,导电通孔贯通至焊盘,然后依次设置布线层、第二介质层和焊球,布线层延伸至图形定位开孔与导电通孔,并通过到导电通孔与焊盘电连接,其中导电通孔的孔径小于图形定位开口,图形定位开口用于定位开孔导电通孔。相较于现有技术,本发明通过额外设置第一介质层,并且在第一介质层上设置图形定位开口,通过图形定位开口来确定导电通孔的开孔位置,一方面能够实现精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,另一方面通过设置第一介质层,能够避免直接在感应芯片上布线,且第一介质层能够起到缓冲作用,减缓布线分层现象,保证产品性能。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的芯片封装结构的示意图;
图2为图1中第一介质层与导电通孔的位置关系示意图;
图3至图10为本发明第一实施例提供的芯片封装结构的制备方法的工艺流程图;
图11为本发明第二实施例提供的芯片封装结构的示意图;
图12为本发明第三实施例提供的芯片封装结构的示意图;
图13至图15为本发明第三实施例提供的芯片封装结构的制备方法的工艺流程图;
图16为本发明第四实施例提供的芯片封装结构的示意图;
图17为本发明第五实施例提供的芯片封装结构的示意图。
图标:100-芯片封装结构;110-载具盖板;111-容纳凹槽;120-固定胶层;121-光学槽;130-感应芯片;131-焊盘;133-导电通孔;135-感应器件;137-结合层;139-凸台部;140-第一介质层;141-图形定位开口;150-布线层;160-第二介质层;170-焊球;180-缓冲槽;181-第一缓冲层;183-第二缓冲层;185-第三介质层;186-缓冲开口;187-金属柱。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的,现有技术中针对感应芯片,通常采用硅穿孔技术直接从感应芯片背面进行穿孔连接芯片正面焊盘,然后进行布线。
这种穿孔布线方式,存在以下问题:
1、直接在芯片背面开孔的工艺容易存在偏移现象,从而导致芯片焊盘周围线路层以及芯片焊盘内部的晶体管(P/N结)损坏,从而导致其产品性能损坏。
2、现有技术中通常在穿孔后直接进行布线工艺,而封装结构内部各种材料热膨胀系数以及杨氏模量不一致容易导致芯片凹槽上的布线层产生分层现象,影响产品性能。
3、现有技术中的TSV金属柱与线路层边缘无绝缘层,容易产生漏电流现象,从而产生寄生效应以及电容效应,导致传输效率下降以及硅侧壁裂纹等现象。
4、进一步地,出现了芯片减薄工艺,以降低穿孔难度,但是芯片减薄后其结构强度大幅降低,感光区内的光波容易穿透芯片本体,从而导致其产生衍射以及折射等显影,进而导致感光区出现重影以及鬼影现象,影响感光性能。
为了解决上述问题,本发明提供了新型的芯片封装结构,需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图2,本实施例提供了一种芯片封装结构100,其能够精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,同时能够减缓布线分层现象,保证产品性能。并且能够避免穿孔处出现漏电流现象,从而避免了寄生效应以及电容效应,进而保证了传输效率,且能够保证穿孔结构的稳定性。
本实施例提供的一种芯片封装结构100,包括载具盖板110、固定胶层120、感应芯片130、第一介质层140、布线层150、第二介质层160和焊球170,固定胶层120设置在载具盖板110的一侧;感应芯片130设置在固定胶层120远离载具盖板110的一侧;第一介质层140设置在感应芯片130远离载具盖板110的一侧表面;布线层150设置在第一介质层140远离载具盖板110的一侧;第二介质层160设置在第一介质层140远离载具盖板110的一侧,并包覆在布线层150外;焊球170设置在第二介质层160远离载具盖板110的一侧,并与布线层150电连接;其中,感应芯片130与固定胶层120接合的一侧设置有焊盘131,第一介质层140上设置有图形定位开口141,与焊盘131对应,且图形定位开口141内的感应芯片130上设置有导电通孔133,导电通孔133贯通至焊盘131,布线层150延伸至图形定位开口141和导电通孔133,并通过导电通孔133与焊盘131电连接,导电通孔133的孔径小于图形定位开口141的孔径,图形定位开口141用于定位开孔导电通孔133。
在本实施例中,固定胶层120可以采用旋涂机在载具盖板110上涂布胶层固化后形成,感应芯片130可以粘接固定在涂布胶层上,其焊盘131与固定胶层120相接合。在实际制备时,可以首先在在载具盖板110上设置固定胶层120,并将感应芯片130粘接在固定胶层120上,然后再在感应芯片130的表面设置第一介质层140,在第一介质层140上首先开孔形成图形定位开孔,该图形定位开孔与焊盘131位置对应,然后在图形定位开孔内的感应芯片130上开槽形成导电通孔133,导电通孔133贯通至焊盘131,然后依次设置布线层150、第二介质层160和焊球170,布线层150延伸至图形定位开孔与导电通孔133,并通过到导电通孔133与焊盘131电连接,其中导电通孔133的孔径小于图形定位开口141,图形定位开口141用于定位开孔导电通孔133。由于图形定位开口141的孔径略大,并且能够起到定位开槽的作用,因此可以由图形定位开口141定位后再进行硅穿孔工艺,一方面能够实现精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,另一方面通过设置第一介质层140,能够避免直接在感应芯片130上布线,且第一介质层140能够起到缓冲作用,减缓布线分层现象,保证产品性能。
需要说明的是,本实施例中感光芯片具有相对的正面和背面,其正面贴合在固定胶层120上,背面设置有第一介质层140,第一介质层140覆盖在感光芯片的背面,并且可以通过IR红外激光探测头进行感光芯片的正面焊盘131扫描,确定焊盘131为孩子后形成图像,然后再次获取预设的第一介质层140的掩膜图像,两次图像进行精准匹配后对预设位置进行等离子蚀刻或激光开槽形成图形定位开口141,便于后续在图形定位开口141中开槽形成导电通孔133,保证导电通孔133与焊盘131对应,避免蚀刻时穿孔偏移问题。
值得注意的是,传统技术中仅仅利用IR扫描难以实现对焊盘131的精准定位,主要由于:1、传统芯片焊盘131底部周围晶体管或金属层较薄;2、芯片焊盘131贴装底部胶层存在空洞;3、芯片材质导致IR透过性太强,因而在IR扫描后其图像容易出现层次不清和模糊的问题,而本申请中结合掩膜图像,能够精准定位,实现开槽形成图形定位开口141。
在本实施例中,固定胶层120设置有光学槽121,感应芯片130的中心区域覆盖在光学槽121上,且感应芯片130的中心区域设置有感应器件135,感应器件135对应于光学槽121。具体地,本实施例中的载具盖板110可以是透明盖板,其具有透光性,例如可以是玻璃、硅基衬底或透明高分子复合材料,且此处感应芯片130可以是感光芯片,例如可以是图像传感器或滤波器,其中心区域设置有感应器件135,该感应器件135对应于光学槽121,能够实现良好的光学性能。当然,此处载具盖板110也可以采用不透光材料,例如金属材料,此时的感应芯片130可以是传感芯片,例如可以是陀螺仪或电容感应器等。
需要说明的是,本实施例中焊盘131接合于载具盖板110的表面,并且焊盘131位于光学槽121外侧,与光学槽121相间隔,能够避免焊盘131接合至光学槽121而影响感光性能。
在本实施例中,导电通孔133的侧壁设置有结合层137,结合层137的一端与焊盘131连接,另一端延伸至图形定位开口141,布线层150与结合层137接合。具体地,结合层137可以是环氧树脂、聚酰亚胺等有机材料,也可以是氧化硅、氮化硅等误解绝缘材料,其能够配合第一介质层140作为绝缘层,避免布线层150出现漏电现象。并且,本实施例中焊盘131与布线层150之间的接触面积较小,从而能够减少寄生效应和电容效应,提升器件性能。
在本实施例中,图形定位开口141的孔径小于或等于焊盘131的直径。具体地,图形定位开口141的孔径小于焊盘131的直径,且大于导电通孔133的孔径,因此能够保证导电通孔133不会贯穿至焊盘131的周围,进一步避免蚀刻时硅穿孔偏移问题。
值得注意的是,本实施例中,第二介质层160包覆在布线层150外,能够起到缓冲作用,可以有效避免应力缓冲问题,并且可以阻挡外部水汽进入布线层150或第一介质层140,避免水汽侵蚀导致的分层问题,对布线层150的侧壁起到良好的保护作用。此处第一介质层140和第二介质层160均可以是介质材料,能够起到良好的缓冲、保护作用,并且第一介质层140和第二介质层160可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
本实施例还提供了一种芯片封装结构100的制备方法,用于制备前述的芯片封装结构100,该制备方法包括以下步骤:
S1:在载具盖板110上形成固定胶层120。
参加图3,具体而言,首先可以提供一载具盖板110,该载具盖板110可以是玻璃、硅基衬底、透明高分子复合材料等透明材料,适用于光学芯片贴装,同时该载具盖板110也可以是不透明高分子复合材料或金属材料等不透明材料,适用于传感器的贴装。
进一步地,本实施例中在形成固定胶层120后,还需要在固定胶层120上开槽形成光学槽121,具体地,在载具盖板110上,利用旋涂机旋涂形成一层胶层,固化后以形成固定胶层120,然后在固定胶层120上开槽形成光学槽121,其中开槽工艺可以是蚀刻也可以以激光开槽。而固定胶层120可以是热固性胶层,例如环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
S2:在固定胶层120上贴装感应芯片130。
具体地,参见图4,将具有多个感应芯片130的晶圆贴装在固定胶层120上,此时晶圆已经完成芯片制程,后续切割后即可形成多个感应芯片130。在贴装时,可以使得感应芯片130的中心区域覆盖在光学槽121上,感光芯片与固定胶层120接合的一侧还设置有焊盘131,在贴装晶圆时,可以利用烘烤工艺实现晶圆固化。
在本实施例中,感应芯片130的背面设置有焊垫并贴合在固定胶层120上,并且,感应芯片130的中心区域还设置有感应器件135,感应器件135与光学槽121对应,以实现感光功能。
S3:在感应芯片130远离载具盖板110的一侧表面设置第一介质层140。
具体地,参见图5,可以通过旋涂、沉积等方式在晶圆表面涂布介质材料,并形成第一介质层140。其中,第一介质层140可以是光阻材料,能够避免光波从感光芯片层中穿透,并姐姐产生的衍射以及折射问题,避免后续开口出现水波纹现象而导致布线层150结合不好等问题。
S4:在第一介质层140的表面开槽形成图形定位开口141。
具体地,参见图6,在形成第一介质层140之前,即可以通过IR红外激光探测头进行感光芯片的正面的焊盘131的扫描,确定焊盘131的位置后可以形成图像,然后获取焊盘131掩膜图形层后形成图像,两次图像精准配对后,可以在第一介质层140上进行曝光显影工艺形成图形定位开口141,并露出感光芯片的表面。通过扫描方式,可以确保图形定位开口141的位置与焊盘131位置对应,并且,此处需要保证图形定位开口141的孔径小于焊盘131的直径。
S5:在图形定位开口141内的感应芯片130的表面开槽形成导电通孔133。
具体地,参见图7,在形成图形定位开口141后,以图形定位开口141为定位点,在该开口内激光开槽或等离子蚀刻形成导电通孔133,其中开孔工艺可以参考常规的硅穿孔工艺,该导电通孔133延伸至焊盘131,并且导电通孔133的孔径小于图形定位开口141的孔径,也小于焊盘131的直径。其中,等离子干法蚀刻可以用02和SF6的混合等离子气体进行蚀刻开孔。
在形成导电通孔133后,可以在导电通孔133中形成结合层137,并且通过结合层137填充图形定位开口141,从而形成TSV表面焊盘131结构,其中第一介质层140的高度为H1,可以利用第一介质层140和结合层137作为绝缘层,以避免布线层150发生漏电现象。
S6:在第一介质层140远离载具盖板110的一侧设置布线层150。
具体地,参见图8,可以首先在导电通孔133中电镀形成一层金属层,然后再在第一介质层140的表面电镀或溅射形成布线层150,布线层150延伸至图形定位开口141和导电通孔133,并通过导电通孔133与焊盘131电连接。
S7:在第一介质层140远离载具盖板110的一侧设置第二介质层160,第二介质层160包覆在布线层150外。
具体地,参见图9,在形成布线层150后,可以在布线层150和第一介质层140的表面再次旋涂介质材料,固化后形成第二介质层160,第二介质层160可以包覆在布线层150外,起到良好的保护作用。其中第二介质层160可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等材料。
在形成第二介质层160后,可以将光罩掩膜板覆盖在第二介质层160上,利用曝光显影工序形成图形层开口,然后利用电镀工艺在开口内电镀金属形成金属层,方便后续植球。
S8:在第二介质层160远离载具盖板110的一侧植球形成焊球170,焊球170与布线层150电连接。
具体地,参见图10,通过钢网印刷方式或者电镀锡球方式,在图形层开口的金属层上进行植球工艺,从而形成焊球170,焊球170与布线层150电连接。最后可以进行切割工艺,从而得到单颗产品。
综上所述,本实施例提供了一种芯片封装结构100及其制备方法,在载具盖板110上设置固定胶层120,并将感应芯片130粘接在固定胶层120上,然后再在感应芯片130的表面设置第一介质层140,在第一介质层140上首先开孔形成图形定位开孔,该图形定位开孔与焊盘131位置对应,然后在图形定位开孔内的感应芯片130上开槽形成导电通孔133,导电通孔133贯通至焊盘131,然后依次设置布线层150、第二介质层160和焊球170,布线层150延伸至图形定位开孔与导电通孔133,并通过到导电通孔133与焊盘131电连接,其中导电通孔133的孔径小于图形定位开口141,图形定位开口141用于定位开孔导电通孔133。相较于现有技术,本实施例通过额外设置第一介质层140,并且在第一介质层140上设置图形定位开口141,通过图形定位开口141来确定导电通孔133的开孔位置,一方面能够实现精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,另一方面通过设置第一介质层140,能够避免直接在感应芯片130上布线,且第一介质层140能够起到缓冲作用,减缓布线分层现象,保证产品性能。
第二实施例
参见图11,本实施例提供了一种芯片封装结构100,其基本结构和原理及产生的技术效果和第一实施例相同,为简要描述,本实施例部分未提及之处,可参考第一实施例中相应内容。
在本实施例中,感应芯片130的边缘设置有缓冲槽180,以使感应芯片130的中心区域凸起形成凸台部139,第一介质层140、布线层150和第二介质层160均延伸至缓冲槽180,缓冲槽180内填充形成有第一缓冲层181,第一缓冲层181设置在第二介质层160远离载具盖板110的一侧。
值得注意的是,本实施例中通过在感应芯片130的边缘设置缓冲槽180,能够有效地对感应芯片130的边缘进行减薄,在减薄后再进行第一介质层140、布线层150和第二介质层160的制备,且图形定位开口141位于缓冲槽180内,可以使得穿孔形成贯穿通孔时穿孔深度降低,从而有效降低穿孔难度。并且,本实施例中通过额外设置的第一介质层140,也能够弥补设置缓冲槽180减薄感应芯片130带来的结构强度降低的问题。此外,通过减薄感应芯片130,也能够提升IR激光穿透芯体的透视率,从而进一步提升开槽精准度。
需要说明的是,此处第一缓冲层181可以与第二介质层160一体成型,或者可以省去第二介质层160的制备而直接形成第一缓冲层181。
在本实施例中,通过设置第一缓冲层181,能够有效避免感应芯片130边缘减薄后由于结构强度较小带来的应力缓冲问题,同时,第一缓冲层181还能够有效地阻挡水汽进入到第二介质层160。并且,第一缓冲层181也能够增强侧壁结构强度,从而进一步避免线路内部应力导致的分层以及水汽导致的分层问题,有效实现了侧壁保护。其中,第一缓冲层181的材料可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
本实施例还提供了一种芯片封装结构100的制备方法,其基本步骤与第一实施例相同,该制备方法所不同的是,在步骤S3之前,还包括开槽形成缓冲槽180的步骤。
具体地,在设置第一介质层140之前,可以在感应芯片130的边缘区域通过蚀刻、激光开槽或研磨工艺形成缓冲槽180,实现对感应芯片130的局部减薄。并且可以通过填充或沉积的方式,再在缓冲槽180内填充缓冲材料,形成第一缓冲层181。
第三实施例
参见图12,本实施例提供了一种芯片封装结构100,其基本结构和原理及产生的技术效果和第二实施例相同,为简要描述,本实施例部分未提及之处,可参考第二实施例中相应内容。
在本实施例中,感应芯片130的边缘侧壁还设置有第二缓冲层183,第二缓冲层183延伸至固定胶层120的边缘侧壁,并嵌设在载具盖板110和第一介质层140之间。具体地,第二缓冲层183能够对固定胶层120和感应芯片130的侧壁进行包覆,从而避免感应芯片130的侧壁外露,对感应芯片130的侧壁起到良好的保护作用。
本实施例还提供了一种芯片封装结构100的制备方法,其基本步骤可以参考第一实施例或第二实施例,其中步骤S1和步骤S2与第一实施例相同,与第一实施例不同的是,本实施例在步骤S2后还包括形成第二缓冲层183的步骤:
首先,参见图13,在感应芯片130远离载具盖板110的一侧表面形成第三介质层185,其次在第三介质层185上开槽形成缓冲开口186。具体地,可以通过旋涂工艺,在感应芯片130的表面涂覆介质材料,固化后即形成第三介质层185。然后可以通过激光开槽或蚀刻工艺,在第三介质层185上开槽形成缓冲开口186,该缓冲开口186位于感应芯片130的边缘区域,并对应于焊盘131外围,以避免影响感应芯片130的有效区域。
再以缓冲开口186为切割道切割感应芯片130和固定胶层120,并形成切割槽口。具体地,可以利用切刀切割感应芯片130和固定胶层120,从而释放晶圆应力,并形成切割槽口。
参见图14,然后在切割槽口内填充缓冲材料已形成第二缓冲层183。具体地,在切割槽口内填充缓冲材料,如环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料,形成第二缓冲层183。
参见图15,最后研磨去除第三介质层185。具体地,此处可以通过研磨工艺,去除第三介质层185,从而露出感应芯片130。
在完成第二缓冲层183的制备后,可以在感应芯片130的边缘区域通过蚀刻、激光开槽或研磨工艺形成缓冲槽180,实现对感应芯片130的局部减薄。然后执行如第一实施例中的步骤S3-步骤S7的步骤,再通过填充或沉积的方式,再在缓冲槽180内填充缓冲材料,形成第一缓冲层181。然后执行如第一实施例中的步骤S8,完成植球。
在植球完成后,可以以第二缓冲层183为切割道切割感应芯片130。切割时,可以局部切除第二缓冲层183,即保留部分第二缓冲层183,构成本实施例提供的芯片封装结构100,也可以全部切除第二缓冲层183,从而构成如第二实施例提供的芯片封装结构100。需要说明的是,此处以第二缓冲层183作为切割道,避免了直接切除第一介质层140和布线层150,能够有效地避免线路拉扯,保证切割的准确性和封装结构的稳定性。
第四实施例
参见图16,本实施例提供了一种芯片封装结构100,其基本结构和原理及产生的技术效果和第三实施例相同,为简要描述,本实施例部分未提及之处,可参考第三实施例中相应内容。
在本实施例中,凸台部139远离载具盖板110的一侧还设置有第三介质层185,第三介质层185设置在凸台部139和第一介质层140之间。具体地,在形成第二缓冲层183时,可以不研磨第三介质层185,而在开槽形成缓冲槽180时,可以将边缘部分的第三介质层185去除,保留凸台部139上的第三介质层185。通过设置第三介质层185,能够作为光阻层,从而避免光线穿透,防止IR探测时穿透,提升扫描准确性。
第五实施例
参见图17,本实施例提供了一种芯片封装结构100,其基本结构和原理及产生的技术效果和第二实施例相同,为简要描述,本实施例部分未提及之处,可参考第二实施例中相应内容。
在本实施例中,固定胶层120中还设置有金属柱187,金属柱187的一端接合至载具盖板110,另一端与焊盘131连接。具体地金属柱187可以是铜层,其尺寸与焊盘131尺寸相同,通过设置金属柱187,能够提升IR探测时检测图像的厚度,从而提升图像成像清晰度。并且,金属柱187可以提升焊盘131焊接结合力,使得载具盖板110、固定胶层120和感应芯片130之间结合力得以提升,避免出现分层。而散热柱也可以提升散热性能,并防止焊盘131击穿,保证电性传导率。
在本实施例中,载具盖板110靠近固定胶层120的一侧表面设置有容纳凹槽111,金属柱187延伸至容纳凹槽111。具体地,容纳凹槽111尺寸与焊盘131尺寸相同,可以预先在载具盖板110上开槽形成容纳凹槽111,然后制备金属柱187时可以由容纳凹槽111开始向上生长,直至露出固定胶层120,方便与焊盘131连接。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种芯片封装结构,其特征在于,包括:
载具盖板;
固定胶层,所述固定胶层设置在所述载具盖板的一侧;
感应芯片,所述感应芯片设置在所述固定胶层远离所述载具盖板的一侧;
第一介质层,所述第一介质层设置在所述感应芯片远离所述载具盖板的一侧表面;
布线层,所述布线层设置在所述第一介质层远离所述载具盖板的一侧;
第二介质层,所述第二介质层设置在所述第一介质层远离所述载具盖板的一侧,并包覆在所述布线层外;
焊球,所述焊球设置在所述第二介质层远离所述载具盖板的一侧,并与所述布线层电连接;
其中,所述感应芯片与所述固定胶层接合的一侧设置有焊盘,所述第一介质层上设置有图形定位开口,与所述焊盘对应,且所述图形定位开口内的所述感应芯片上设置有导电通孔,所述导电通孔贯通至所述焊盘,所述布线层延伸至所述图形定位开口和所述导电通孔,并通过所述导电通孔与所述焊盘电连接,所述导电通孔的孔径小于所述图形定位开口的孔径,所述图形定位开口用于定位开孔所述导电通孔。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述固定胶层设置有光学槽,所述感应芯片的中心区域覆盖在所述光学槽上,且所述感应芯片的中心区域设置有感应器件,所述感应器件对应于所述光学槽。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述导电通孔的侧壁设置有结合层,所述结合层的一端与所述焊盘连接,另一端延伸至所述图形定位开口,所述布线层与所述结合层接合。
4.根据权利要求1所述的芯片封装结构,其特征在于,所述图形定位开口的孔径小于或等于所述焊盘的直径。
5.根据权利要求1所述的芯片封装结构,其特征在于,所述感应芯片的边缘设置有缓冲槽,以使所述感应芯片的中心区域凸起形成凸台部,所述第一介质层、所述布线层和所述第二介质层均延伸至所述缓冲槽。
6.根据权利要求5所述的芯片封装结构,其特征在于,所述缓冲槽内填充形成有第一缓冲层,所述第一缓冲层设置在所述第二介质层远离所述载具盖板的一侧。
7.根据权利要求5所述的芯片封装结构,其特征在于,所述感应芯片的边缘侧壁还设置有第二缓冲层,所述第二缓冲层延伸至所述固定胶层的边缘侧壁,并嵌设在所述载具盖板和所述第一介质层之间。
8.根据权利要求5所述的芯片封装结构,其特征在于,所述凸台部远离所述载具盖板的一侧还设置有第三介质层,所述第三介质层设置在所述凸台部和所述第一介质层之间。
9.根据权利要求5所述的芯片封装结构,其特征在于,所述固定胶层中还设置有金属柱,所述金属柱的一端接合至所述载具盖板,另一端与所述焊盘连接。
10.根据权利要求9所述的芯片封装结构,其特征在于,所述载具盖板靠近所述固定胶层的一侧表面设置有容纳凹槽,所述金属柱延伸至所述容纳凹槽。
11.一种芯片封装结构的制备方法,其特征在于,用于制备如权利要求1所述的芯片封装结构,所述制备方法包括:
在载具盖板上形成固定胶层;
在所述固定胶层上贴装感应芯片;
在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层;
在所述第一介质层的表面开槽形成图形定位开口;
在所述图形定位开口内的所述感应芯片的表面开槽形成导电通孔;
在所述第一介质层远离所述载具盖板的一侧设置布线层;
在所述第一介质层远离所述载具盖板的一侧设置第二介质层,所述第二介质层包覆在所述布线层外;
在所述第二介质层远离所述载具盖板的一侧植球形成焊球,所述焊球与所述布线层电连接;
其中,所述感应芯片与所述固定胶层接合的一侧设置有焊盘,所述图形定位开口与所述焊盘对应,所述导电通孔贯通至所述焊盘,所述布线层延伸至所述图形定位开口和所述导电通孔,并通过所述导电通孔与所述焊盘电连接,所述导电通孔的孔径小于所述图形定位开口的孔径。
12.根据权利要求11所述的芯片封装结构的制备方法,其特征在于,在所述固定胶层上贴装感应芯片的步骤之前,所述制备方法还包括:
在所述固定胶层上挖槽形成光学槽;
其中,所述感应芯片的中心区域覆盖在所述光学槽上,且所述感应芯片的中心区域设置有感应器件,所述感应器件对应于所述光学槽。
13.根据权利要求11所述的芯片封装结构的制备方法,其特征在于,在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层的步骤之前,所述制备方法还包括:
将所述感应芯片的边缘区域减薄形成缓冲槽,以使所述感应芯片的中心区域凸起形成凸台部。
14.根据权利要求13所述的芯片封装结构的制备方法,其特征在于,在所述感应芯片远离所述载具盖板的一侧表面设置第一介质层的步骤之前,所述制备方法还包括:
在所述感应芯片远离所述载具盖板的一侧表面形成第三介质层;
在所述第三介质层上开槽形成缓冲开口,所述缓冲开口位于所述感应芯片的边缘区域;
以所述缓冲开口为切割道切割所述感应芯片和所述固定胶层,并形成切割槽口;
在所述切割槽口内填充缓冲材料以形成第二缓冲层。
15.根据权利要求14所述的芯片封装结构的制备方法,其特征在于,在所述切割槽口内填充缓冲材料以形成第二缓冲层的步骤之后,所述制备方法还包括:
研磨去除所述第三介质层。
16.根据权利要求14所述的芯片封装结构的制备方法,其特征在于,在所述第二介质层远离所述载具盖板的一侧植球形成焊球的步骤之后,所述制备方法还包括:
以所述第二缓冲层为切割道切割所述感应芯片。
CN202310937318.1A 2023-07-28 2023-07-28 芯片封装结构和芯片封装结构的制备方法 Pending CN116960102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310937318.1A CN116960102A (zh) 2023-07-28 2023-07-28 芯片封装结构和芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310937318.1A CN116960102A (zh) 2023-07-28 2023-07-28 芯片封装结构和芯片封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN116960102A true CN116960102A (zh) 2023-10-27

Family

ID=88444300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310937318.1A Pending CN116960102A (zh) 2023-07-28 2023-07-28 芯片封装结构和芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN116960102A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160142A (ja) * 2008-01-23 2008-07-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20080246136A1 (en) * 2007-03-05 2008-10-09 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
CN107154387A (zh) * 2016-03-04 2017-09-12 力成科技股份有限公司 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
CN217009176U (zh) * 2022-03-10 2022-07-19 苏州晶方半导体科技股份有限公司 封装结构
CN116705816B (zh) * 2023-07-28 2023-10-20 甬矽半导体(宁波)有限公司 芯片封装结构和芯片封装结构的制备方法
CN220400532U (zh) * 2023-07-28 2024-01-26 甬矽半导体(宁波)有限公司 芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246136A1 (en) * 2007-03-05 2008-10-09 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP2008160142A (ja) * 2008-01-23 2008-07-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN107154387A (zh) * 2016-03-04 2017-09-12 力成科技股份有限公司 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
CN217009176U (zh) * 2022-03-10 2022-07-19 苏州晶方半导体科技股份有限公司 封装结构
CN116705816B (zh) * 2023-07-28 2023-10-20 甬矽半导体(宁波)有限公司 芯片封装结构和芯片封装结构的制备方法
CN220400532U (zh) * 2023-07-28 2024-01-26 甬矽半导体(宁波)有限公司 芯片封装结构

Similar Documents

Publication Publication Date Title
CN103021983B (zh) 一种晶圆级芯片尺寸封装及其制造方法
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
US8319347B2 (en) Electronic device package and fabrication method thereof
TWI493634B (zh) 晶片封裝體及其形成方法
CN105226036B (zh) 影像传感芯片的封装方法以及封装结构
JP5423572B2 (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
TWI500132B (zh) 半導體裝置之製法、基材穿孔製程及其結構
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
CN114256170B (zh) 扇出型封装结构及其制备方法
CN116705816B (zh) 芯片封装结构和芯片封装结构的制备方法
CN114242667B (zh) 扇出型芯片封装方法和扇出型芯片封装结构
KR102082714B1 (ko) 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
CN104867865B (zh) 一种晶圆三维集成引线工艺
US20210202781A1 (en) Optical transmission/reception circuit
CN101369591B (zh) 影像感测元件封装体及其制作方法
CN220400532U (zh) 芯片封装结构
CN106409771A (zh) 半导体芯片的封装方法以及封装结构
WO2017059781A1 (zh) 影像传感芯片的封装方法以及封装结构
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
CN105244339B (zh) 影像传感芯片的封装方法以及封装结构
US20190356390A1 (en) Optical transmission/reception circuit
CN206116374U (zh) 半导体芯片封装结构
CN116960102A (zh) 芯片封装结构和芯片封装结构的制备方法
CN105226074A (zh) 影像传感芯片封装结构及封装方法
CN205159327U (zh) 影像传感芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination