CN118837726A - Mems芯片的测试方法及系统、存储介质 - Google Patents
Mems芯片的测试方法及系统、存储介质 Download PDFInfo
- Publication number
- CN118837726A CN118837726A CN202411310362.0A CN202411310362A CN118837726A CN 118837726 A CN118837726 A CN 118837726A CN 202411310362 A CN202411310362 A CN 202411310362A CN 118837726 A CN118837726 A CN 118837726A
- Authority
- CN
- China
- Prior art keywords
- mems chip
- fpga board
- mems
- mcu
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000004458 analytical method Methods 0.000 claims abstract description 11
- 238000010998 test method Methods 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 11
- 238000013480 data collection Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提出一种MEMS芯片的测试方法及系统、存储介质。该方法包括：FPGA板连接MCU，并通过自身的多个接口连接若干MEMS芯片，每一接口连接一MEMS芯片，MCU还连接上位机；FPGA板将接收自上位机的控制指令并行传输给各个MEMS芯片；FPGA板接收各个MEMS芯片并行传输的测试数据；FPGA板将测试数据发送给MCU，以由MCU对测试数据进行分析并将分析结果发送给上位机，或者，FPGA板对测试数据进行分析，并将分析结果发送给MCU以由MCU发送给上位机。本申请可以降低芯片测试时间，提高测试效率，还可以根据各个MEMS芯片的差异实现针对性自动校准。
Description
技术领域
本申请涉及芯片测试领域，具体涉及一种MEMS（Micro Electro MechanicalSystem，微机电系统）芯片的测试方法及系统、存储介质。
背景技术
目前，用于控制IMU（Inertial Measurement Unit，惯性测量单元）或陀螺仪等的MEMS芯片在出厂前需要做测试，以确保最终上市的MEMS芯片具有的良好性能。现有技术通常是基于测试机台的MCU（Micro-controller Unit，微控制单元）采集MEMS芯片产生的数据，该数据可称为“测试数据”，并根据该测试数据来判断MEMS芯片是否符合出厂要求。MCU与各个MEMS芯片之间采用串行传输方式进行测试数据的传输，但串行传输方式的效率较慢，一般而言在做惯性角度测试和校准过程中每个MEMS芯片需要花费20分钟左右的时间，如果待测试的MEMS芯片数量较多，则需要花费的时间更长，这无疑会严重影响MEMS芯片的测试效率及出厂效率。
发明内容
鉴于此，本申请提供一种MEMS芯片的测试方法及系统、存储介质，可以至少改善MEMS芯片的现有测试效率较慢的问题。
本申请提供的一种MEMS芯片的测试方法，所述MEMS芯片用于控制IMU或陀螺仪的多个轴，所述方法包括：
FPGA（Field Programmable Gate Array，现场可编程门阵列）板连接MCU，并通过自身的多个接口连接若干MEMS芯片，每一接口连接一MEMS芯片，所述MCU还连接上位机；
所述FPGA板将接收自上位机的控制指令并行传输给各个MEMS芯片；
所述FPGA板接收各个MEMS芯片并行传输的测试数据；
所述FPGA板将所述测试数据发送给MCU，以由所述MCU对所述测试数据进行分析并将分析结果发送给上位机，或者，所述FPGA板对所述测试数据进行分析，并将分析结果发送给MCU以由所述MCU发送给上位机。
可选的，各个MEMS芯片设置于所述FPGA板上；所述方法还包括：
所述FPGA板设置温度传感器以检测各个MEMS芯片的当前温度；
所述FPGA板将所述当前温度发送给MCU，以由所述MCU判断是否达到预设温度、并在确定所述当前温度达到所述预设温度时产生触发指令；
所述FPGA板响应于从所述MCU接收到所述触发指令，执行所述将从上位机接收的控制指令并行传输给各个MEMS芯片的步骤。
可选的，所述方法还包括：
所述FPGA板采集各个MEMS芯片上电时并行传输的模拟信号；
所述FPGA板将采集的模拟信号模数转换为数字信号；
所述FPGA板根据所述数字信号对各个MEMS芯片进行校准。
可选的，测试数据为对IMU或陀螺仪的各个轴在若干参数位点进行测试得到；所述FPGA板根据所述数字信号对各个MEMS芯片进行校准，包括：
对于相邻两个所述参数位点，在对后一参数位点输出模拟信号之前，根据前一参数位点产生的数字信号完成对应MEMS芯片的校准。
可选的，所述测试数据表现为封装包，所述封装包包括数据头、数据类型、来源编号、数据长度及数据内容，所述来源编号表示所述测试数据来自的MEMS芯片；所述方法还包括：
所述FPGA板从所述测试数据中获取各轴的数据；
对获取到数据的每一轴创建一存储队列，并存储对应的数据；
根据所述来源编号和所述存储队列的数量，判断是否接收到全部MEMS芯片的测试数据；以及，若是，则确定完成所述测试数据的采集；若否，则继续接收各个MEMS芯片并行传输的测试数据。
可选的，所述方法还包括：
S11：将所述多个接口相连，选取其中一MEMS芯片发出包含自身标识和存储队列数量的一询问包，其中，所述存储队列为从所述测试数据中获取到对应各轴的数据时创建，且每一轴创建一存储队列；
S12：剩余MEMS芯片接收到所述询问包后，将各自当前的存储队列数量与所述其中一MEMS芯片的存储队列数量相比较；
S13：对于剩余MEMS芯片中的任一者，若所述当前的存储队列数量小于所述其中一MEMS芯片的存储队列数量，则发出询问包；
S14：对于剩余MEMS芯片中的任一者，若所述当前的存储队列数量大于或等于所述其中一MEMS芯片的存储队列数量，则不发出询问包；
重复执行所述S11至S14，直至剩余MEMS芯片仅为一个；
响应于接收到最后一个剩余MEMS芯片传输的封装包，则判定接收到全部MEMS芯片的测试数据，确定完成所述测试数据的采集。
可选的，所述封装包包括数据头、数据类型、来源编号、数据长度及数据内容，所述来源编号表示所述测试数据来自的MEMS芯片以及标识最后一个剩余MEMS芯片；所述方法还包括：
所述FPGA板根据所述来源编号确定剩余MEMS芯片仅为一个。
可选的，所述方法还包括：
获取询问包从一MEMS芯片发出至另一MEMS芯片接收到的最大时长；
在距离前次检测到所述询问包超过所述最大时长时，未接收到任一所述询问包，则确定剩余MEMS芯片仅为一个。
本申请提供的一种MEMS芯片的测试系统，包括上位机、MCU以及FPGA板，所述FPGA板与所述MCU连接，所述FPGA板设置有多个接口，用于与若干MEMS芯片连接，每一所述接口连接一所述MEMS芯片，所述MCU与所述上位机连接；其中，所述FPGA板、所述上位机和所述MCU之间通过如上任一项所述的方法执行MEMS芯片的测试。
本申请提供的一种存储介质，存储有测试程序，所述测试程序被处理器执行时实现如上任一项所述的MEMS芯片的测试方法的对应步骤。
如上所述，本申请通过FPGA板接收各个MEMS芯片产生的测试数据，FPGA板和各个MEMS芯片之间通过并行传输方式来传输测试数据，并行传输方式使得测试数据通过多条线路同时传输，在相同时间内可以传输较多的测试数据，从而可以降低对MEMS芯片的测试时间，提高测试效率。
另外，本申请可以通过FPGA板采集各个MEMS芯片上电时并行传输的模拟信号，据此对各个MEMS芯片进行校准，于此，可以根据各个MEMS芯片的差异实现针对性自动校准，保证各个MEMS芯片的最佳性能。
进一步的，本申请可以通过FPGA板从测试数据中获取IMU或陀螺仪的各轴的数据，并在每获取到一轴的数据时创建一存储队列，并存储对应的数据，继而根据测试数据中携带的来源编号和存储队列的数量，判断是否接收到全部MEMS芯片的测试数据，从而自动实现测试数据是否完成采集的确定。
本申请也可以通过FPGA板将多个接口相连，以此将多个MEMS芯片互联，这些MEMS芯片之间通过比较存储队列数量来确定是否发出询问包，据此确定是否为最后一个发出询问包的MEMS芯片，基于此，本申请可以通过这些MEMS芯片之间的互联来自动确定测试数据是否完成采集，而无需FPGA板、MCU及上位机中任一者来执行，可以减少FPGA板、MCU及上位机中任一者的计算量。
附图说明
图1为本申请一实施例的MEMS芯片的测试方法的流程示意图；
图2为本申请一实施例的MEMS芯片的测试系统的结构示意图；
图3为本申请实施例提供的一种MEMS芯片、FPGA板、MCU及上位机在测试过程中的交互示意图；
图4为本申请实施例提供的另一种MEMS芯片、FPGA板、MCU及上位机在测试过程中的交互示意图；
图5为本申请一实施例的检测是否完成测试数据采集的流程示意图。
具体实施方式
为了解决现有技术中存在的上述问题，本申请提供一种MEMS芯片的测试方法及系统、存储介质。这几个保护主题基于同一构思，解决问题的原理基本相同或相似，各保护主题的实施方式可相互参阅，重复之处不予赘述。
为使本申请的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图，对本申请的技术方案进行清楚地描述。显然，下文所描述实施例仅是本申请的一部分实施例，而非全部的实施例。在不冲突的情况下，下述各个实施例及其技术特征可相互组合，且亦属于本申请的技术方案。
图1为本申请一实施例的MEMS芯片的测试方法的流程示意图。该MEMS芯片的测试方法可简称为“方法”或者“测试方法”，其执行主体可以为FPGA板，该FPGA板即为集成有FPGA的测试板。所述MEMS芯片用于控制IMU或陀螺仪的多个轴，以IMU为例，MEMS芯片用于控制三个轴的加速度计和三个轴的陀螺仪执行相应操作，本申请方法即是对MEMS芯片控制这六个轴进行相应操作时的结果进行测试，以此确保MEMS芯片的性能。
如图1所示，该方法至少包括以下步骤S1至S4。
S1：FPGA板连接MCU，并通过自身的多个接口连接若干MEMS芯片，每一接口连接一MEMS芯片，MCU还连接上位机。
结合图2所示的场景，上位机连接MCU，例如两者之间通过滑环建立连接，MCU通过单个FPGA板连接多个MEMS芯片；单个FPGA板设置有多个接口，因此单个FPGA板可以实现与相同数量或者少于该数量的若干MEMS芯片之间的连接，图中仅示例性的显示六个MEMS芯片，并分别标号为1~n，对应的八个接口可以分别标号为1~n，相同标号的MEMS芯片与接口一一对应连接。应理解，其他示例可以设置单个或者两个以上的其他数量的FPGA板连接一MCU，以此适应其他数量的MEMS芯片的测试场景需求，各个FPGA板的结构可以完全相同，也可以不同，本申请并不予以限定。各个FPGA板之间互联，并据此实现数据互传和同步控制。
本申请将与MEMS芯片连接的接口称为第一接口、与MCU连接的接口称为第二接口。在图2所示的一示例中，FPGA板为具有独立数据处理与运算能力的测试板，其第一接口可以是LPT接口等接口，具有广泛的使用场景，第二接口包括但不限于为TCP/UDP端口，TCP为传输控制协议，UDP为用户数据报协议，于此FPGA板和MCU之间也可以并行传输相应的数据，例如同时传输日志数据及指令数据，提高传输效率。
与FPGA板建立连接的MEMS芯片，可称为待测试芯片，于此，上位机、MCU和各个待测试芯片之间通过FPGA板即建立测试连接。
S2：FPGA板将接收自上位机的控制指令并行传输给各个MEMS芯片。
S3：FPGA板接收各个MEMS芯片并行传输的测试数据。
S4：FPGA板将测试数据发送给MCU，以由MCU对测试数据进行分析并将分析结果发送给上位机，或者，FPGA板对测试数据进行分析，并将分析结果发送给MCU以由MCU发送给上位机。
在步骤S1之后、步骤S2之前，一并参阅图3和图4所示，上位机（例如通过其测试管理程序）下发控制指令给MCU，MCU转发给FPGA板，该控制指令用于对FPGA板所连接的MEMS芯片中的一个或多个进行测试，具体可以根据携带的各个第一接口的标识来区分，该控制指令是下发给哪一或哪些MEMS芯片。该控制指令可以包含指令数据，而不包含日志数据。
各个MEMS芯片根据其接收到的控制指令执行对应的测试，并产生对应的测试数据，该测试数据包括但不限于IMU的各个轴的加速度值和角速度值；该测试数据可以表现为日志数据，然后各个MEMS芯片通过对应的第一接口将所述测试数据传输给FPGA板。步骤S2可视为FPGA板采集测试数据的步骤。在一示例中，各个第一接口可以具有缓存功能，以将对应MEMS芯片传输的测试数据进行缓存，第一接口在形成有缓存数据时向FPGA板发出提醒，FPGA板在检测到该提醒后读取所述缓存数据，以此实现各个MEMS芯片与FPGA板之间的并行传输。FPGA板可以通过第一接口的标号，来区分对应的MEMS芯片，以图2所示的场景为例，通过标号3的第一接口传输的即为标号3的MEMS芯片所产生及传输的测试数据。
在步骤S4的一示例中，在全部MEMS芯片的测试数据传输至FPGA板之后，FPGA板再将这些测试数据一并打包发送给MCU；在另一示例中，FPGA板可以每接收完成一个MEMS芯片的测试数据之后，就发送给MCU。
如上所述，本申请通过FPGA板接收各个MEMS芯片产生的测试数据，FPGA板和各个MEMS芯片之间通过并行传输方式来传输测试数据，每一MEMS芯片及对应接入的第一接口可视为并行传输中的一数据通道，并行传输方式使得测试数据通过多条通道同时传输，在相同时间内可以传输较多的测试数据，从而可以降低对MEMS芯片的测试时间，提高测试效率。
本申请既可以如图3所示，由FPGA板将测试数据发送给MCU以由MCU进行分析，也可以如图4所示，通过FPGA板对测试数据进行分析。MCU或者FPGA板对测试数据进行分析的具体过程及原理，可参阅现有技术，此处不再赘述。例如，将采集到的测试数据与理论计算得到的数据进行比较，当两者差值超过预设阈值后，则认为当前轴的测试不合格，上位机可以记录测试数据以及分析结果，以形成测试相关的日志数据。
MEMS芯片所处环境的温度对测试结果的影响较为敏感，因此对MEMS芯片进行测试，可以理解为确认IMU的每个轴在不同温度下的运行数据是否符合预设要求，于此，本申请在采集测试数据之前需要检测当前温度达到预设温度。一并参阅图3和图4所示，所述方法还包括：
S101：FPGA板设置温度传感器，各个MEMS芯片设置于FPGA板上，通过温度传感器检测各个MEMS芯片的当前温度。
S102：FPGA板将当前温度发送给MCU，以由MCU判断是否达到预设温度、并在确定当前温度达到预设温度时产生触发指令。
MCU可实时读取FPGA板的温度，在达到测试需求的预设温度后，可以进行测试。在当前温度未达到预设温度时，不产生触发指令，并继续执行S101。
S103：FPGA板检测是否从MCU接收到触发指令。
FPGA板响应于从MCU接收到触发指令，执行所述步骤S2，即，将从上位机接收的控制指令并行传输给各个MEMS芯片。
现有技术中的温度传感器设置于MCU所处平台，实际测试得到的温度相对于MEMS芯片实际所处位置的温度有所差异，从而会对测试结果产生不利影响。本申请示例将温度传感器放置于FPGA板上，FPGA板可以直接实时读取最接近各个MEMS芯片的实时温度，据此可以对实时温度进行较为准确的补偿以达到理论的预设温度，从而确保测试数据的准确性。
请继续参阅图3和图4所示，所述方法还包括：
S104：FPGA板采集各个MEMS芯片上电时并行传输的模拟信号。
S105：FPGA板将采集的模拟信号模数转换为数字信号。
S106：FPGA板根据数字信号对各个MEMS芯片进行校准。
在测试前，本示例通过FPGA板对各个MEMS芯片进行校准，MEMS芯片在设计时可配置其内部的寄存器通过Pin脚输出模拟信号，结合图2所示的示例，可以在FPGA板上加设ADC（Analog-to-Digital Converter，模数转换器）采样芯片，各个MEMS芯片在接入FPGA板而上电后，输出不同的模拟信号，ADC采样芯片进行采样，将采样的数据发送到FPGA板，FPGA板进行实时数据分析，再通过FPGA板配置MEMS芯片内部的校准寄存器进行校准，通过对比采样的数据来确认MEMS芯片是否校准完成，这样就可以每颗MEMS芯片都输入最优的校准参数。在一示例中，本申请可以将经验值预先加载到MEMS芯片，以减少自动校准时间，提高自动校准效率；所述经验值可以为之前对各类型MEMS芯片进行校准时的历史校准参数。
现有技术是通过MCU将所有MEMS芯片统一加载预先调试好的校准参数，即，所有MEMS芯片所加载的校准参数是相同的，现有技术无法根据各个MEMS芯片的差异实现针对性自动校准，难以保证各个MEMS芯片的最佳性能。本申请通过FPGA板采集各个MEMS芯片上电时并行传输的模拟信号，据此对各个MEMS芯片进行校准，可见，本申请可以根据各个MEMS芯片的差异实现针对性自动校准，保证各个MEMS芯片的最佳性能。
在对各个MEMS芯片进行测试的实际场景中，本申请可以仅选取若干参数位点（又可称为“测试点”）对IMU或陀螺仪的各个轴进行测试，即，所述测试数据是对各个轴在若干参数位点进行测试得到。基于此，在FPGA板根据数字信号对各个MEMS芯片进行校准的过程中，对于相邻两个参数位点，按照时间顺序，在前的参数位点称为“前一参数位点”、在后的参数位点称为“后一参数位点”，在对后一参数位点输出模拟信号之前，根据前一参数位点产生的数字信号完成对应MEMS芯片的校准，于此，FPGA板可以实时判断MEMS芯片的状态，并实时调整校准参数，当到达固定的测试点时，就已经完成校准，从而可以确保在测试点时采集到的数据较为准确。
在FPGA板将测试数据发送给MCU之前，或者FPGA板对测试数据进行分析之前，本申请可以通过FPGA板检测是否完成测试数据的采集，即，是否完成可对所有MEMS芯片的所有轴的测试数据的采集。若是，则执行前述步骤S4；若否，则继续采集测试数据，直至完成采集。
在一示例中，FPGA板可以根据测试数据及其存储方式，来检测是否完测试数据的采集。具体地，在实际场景中，所述测试数据可以表现为封装包，所述封装包包括数据头、数据类型、来源编号、数据长度及数据内容，其中，所述来源编号表示所述测试数据来自的MEMS芯片；于此，FPGA板可以先解析封装包，以此从测试数据中获取各轴对应的数据，然后，对获取到数据的每一轴创建一存储队列，并存储对应的数据；根据所述来源编号和存储队列的数量，判断是否接收到全部MEMS芯片的测试数据。
从封装包中解析得到轴1的数据，则创建存储队列1，解析得到轴2的数据，则创建存储队列2，以此类推。以MEMS芯片用于控制IMU为例，首先根据来源编号确定测试数据是否来自所有MEMS芯片，若否，则确定当前未接收到全部MEMS芯片的测试数据，若是，则检测存储队列的数量是否与IMU的总轴数相等，若相等，则确定接收到全部MEMS芯片的测试数据；若不相等，例如当前解析得到轴1~5的数据，创建了存储队列1~5，则存储队列的数量为五，小于IMU的总轴数（IMU的总轴数为六），则确定当前未接收到全部MEMS芯片的测试数据。
也就是说，本申请可以通过FPGA板从测试数据中获取各轴的数据，并在每获取到一轴的数据时创建一存储队列，并存储对应的数据，继而根据测试数据中携带的来源编号和存储队列的数量，来判断是否接收到全部MEMS芯片的测试数据，从而自动实现测试数据是否完成采集的确定。
在其他示例中，本申请可以通过所接入的MEMS芯片之间的互联来自动确定测试数据是否完成采集，而无需FPGA板、MCU及上位机中任一者来执行。具体地，结合图5所示，所述方法还包括如下步骤：
S11：将多个接口相连，选取其中一MEMS芯片发出包含自身标识和存储队列数量的一询问包，其中，存储队列为从测试数据中获取到对应各轴的数据时创建，且每一轴创建一存储队列；
S12：剩余MEMS芯片接收到询问包后，将各自当前的存储队列数量与所述其中一MEMS芯片的存储队列数量相比较；
对于剩余MEMS芯片中的任一者，检测自身当前的存储队列数量是否小于预设存储队列数量（可称为“预设存储队列数量”）。
S13：对于剩余MEMS芯片中的任一者，若当前的存储队列数量小于所述其中一MEMS芯片的存储队列数量，则发出询问包；
S14：对于剩余MEMS芯片中的任一者，若当前的存储队列数量大于或等于所述其中一MEMS芯片的存储队列数量，则不发出询问包；
重复执行所述S11至S14，直至剩余MEMS芯片仅为一个；以及，
S15：响应于接收到最后一个剩余MEMS芯片传输的封装包，则判定接收到全部MEMS芯片的测试数据，确定完成测试数据的采集。
所述其中一MEMS芯片可视为已对自身的所有轴完成数据采集的MEMS芯片，其他任一MEMS芯片当前的存储队列数量小于其存储队列数量，表示该其他任一MEMS芯片未完成对所有轴数据的采集。
本示例通过FPGA板将多个MEMS芯片互联，这些MEMS芯片之间通过比较存储队列的数量来确定是否发出询问包，据此检测出最后一个发出询问包的MEMS芯片，当检测到最后一个MEMS芯片发出的封装包（即测试数据）后，即可确定完成采集，而无需FPGA板、MCU及上位机中任一者来执行，可以减少FPGA板、MCU及上位机中任一者的计算量。
本申请确定剩余MEMS芯片仅为一个的方式，包括但不限于如下一种：
方式1：基于测试数据表现为封装包，且封装包包括数据头、数据类型、来源编号、数据长度及数据内容，本示例可以设置来源编号的字节，以使该来源编号表示测试数据来自的MEMS芯片以及标识最后一个剩余MEMS芯片；FPGA板根据所述来源编号确定剩余MEMS芯片仅为一个。
方式2：在步骤S15之前，FPGA板获取询问包从一MEMS芯片发出至另一MEMS芯片接收到的最大时长；以及，在距离前次检测到询问包超过所述最大时长时，未接收到任一询问包，则确定剩余MEMS芯片仅为一个。
本申请实施例还提供一种MEMS芯片的测试系统，包括上位机、MCU以及FPGA板；所述FPGA板与MCU连接，FPGA板设置有多个接口，用于与若干MEMS芯片连接，每一接口连接一MEMS芯片，所述MCU与上位机连接；该测试系统的结构可参阅图2所示。其中，所述FPGA板、上位机和MCU之间通过如上任一示例的方法执行MEMS芯片的测试。
本申请实施例还提供一种存储介质，其存储有测试程序，该测试程序被处理器执行时实现如上任一示例的MEMS芯片的测试方法对应的步骤。
该存储介质可以包括：只读存储器（ROM，Read Only Memory）、随机存取记忆体（RAM，Random Access Memory）、磁盘或光盘等。
由于该存储介质中所存储的程序，可以执行本申请实施例所提供的任一种MEMS芯片的测试方法中的步骤，因此，可以实现本申请实施例所提供的任一种MEMS芯片的测试方法所能实现的有益效果，详见前面的实施例。
另外，本申请实施例提供的FPGA板、通讯板、上位机及存储介质分别为完整的器件，也具备已知器件对应具有的结构，本申请仅对涉及芯片测试的部分结构元件进行示例性描述，而对其他结构元件未一一列出。例如，FPGA板可以设置有如图2所示的数据打包模块、检测模块、加速度计算模块、角速度计算模块、自动校准模块，该数据打包模块可以将测试数据或者分析结果发送给MCU，检测模块可用于对测试数据进行分析等，加速度计算模块用于测试获取MEMS芯片的各个轴的加速度值，角速度计算模块用于测试获取MEMS芯片的各个轴的角速度值，自动校准模块用于对各个MEMS芯片进行校准，这些模块在实际场景中可以通过适应硬件实现，例如两个或两个以上的模块可以实现为一个硬件，一个模块可以由两个或两个以上的硬件实现。
以上所述仅为本申请的部分实施例，并非因此限制本申请的专利范围，对于本领域普通技术人员而言，凡是利用本说明书及附图内容所作的等效结构变换，均同理包括在本申请的专利保护范围内。
本文采用了诸如S1、S2等步骤代号，其目的是为了更清楚简要地表述相应内容，不构成顺序上的实质性限制，本领域技术人员在具体实施时，可能会先执行S2后执行S1等，但这些均应在本申请的保护范围之内。
尽管本文采用术语“第一、第二”等描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。另外，单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
Claims (10)
1.一种MEMS芯片的测试方法，其特征在于，所述MEMS芯片用于控制惯性测量单元IMU或陀螺仪的多个轴，所述方法包括：
FPGA板连接MCU，并通过自身的多个接口连接若干MEMS芯片，每一接口连接一MEMS芯片，所述MCU还连接上位机；
所述FPGA板将接收自上位机的控制指令并行传输给各个MEMS芯片；
所述FPGA板接收各个MEMS芯片并行传输的测试数据；
所述FPGA板将所述测试数据发送给MCU，以由所述MCU对所述测试数据进行分析并将分析结果发送给上位机，或者，所述FPGA板对所述测试数据进行分析，并将分析结果发送给MCU以由所述MCU发送给上位机。
2.根据权利要求1所述的方法，其特征在于，各个MEMS芯片设置于所述FPGA板上；所述方法还包括：
所述FPGA板设置温度传感器以检测各个MEMS芯片的当前温度；
所述FPGA板将所述当前温度发送给MCU，以由所述MCU判断是否达到预设温度、并在确定所述当前温度达到所述预设温度时产生触发指令；
所述FPGA板响应于从所述MCU接收到所述触发指令，执行所述将从上位机接收的控制指令并行传输给各个MEMS芯片的步骤。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述FPGA板采集各个MEMS芯片上电时并行传输的模拟信号；
所述FPGA板将采集的模拟信号模数转换为数字信号；
所述FPGA板根据所述数字信号对各个MEMS芯片进行校准。
4.根据权利要求3所述的方法，其特征在于，所述测试数据为对所述IMU或陀螺仪的各个轴在若干参数位点进行测试得到；
所述FPGA板根据所述数字信号对各个MEMS芯片进行校准，包括：
对于相邻两个所述参数位点，在对后一参数位点输出模拟信号之前，根据前一参数位点产生的数字信号完成对应MEMS芯片的校准。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述测试数据表现为封装包，所述封装包包括数据头、数据类型、来源编号、数据长度及数据内容，所述来源编号表示所述测试数据来自的MEMS芯片；
所述方法还包括：
所述FPGA板从所述测试数据中获取各轴的数据；
对获取到数据的每一轴创建一存储队列，并存储对应的数据；
根据所述来源编号和所述存储队列的数量，判断是否接收到全部MEMS芯片的测试数据；以及，若是，则确定完成所述测试数据的采集。
6.根据权利要求1至4任一项所述的方法，其特征在于，所述方法还包括：
S11：将所述多个接口相连，选取其中一MEMS芯片发出包含自身标识和存储队列数量的一询问包，其中，所述存储队列为从所述测试数据中获取到对应各轴的数据时创建，且每一轴创建一存储队列；
S12：剩余MEMS芯片接收到所述询问包后，将各自当前的存储队列数量与所述其中一MEMS芯片的存储队列数量相比较；
S13：对于剩余MEMS芯片中的任一者，若所述当前的存储队列数量小于所述其中一MEMS芯片的存储队列数量，则发出询问包；
S14：对于剩余MEMS芯片中的任一者，若所述当前的存储队列数量大于或等于所述其中一MEMS芯片的存储队列数量，则不发出询问包；
重复执行所述S11至S14，直至剩余MEMS芯片仅为一个；
响应于接收到最后一个剩余MEMS芯片传输的封装包，则判定接收到全部MEMS芯片的测试数据，确定完成所述测试数据的采集。
7.根据权利要求6所述的方法，其特征在于，所述封装包包括数据头、数据类型、来源编号、数据长度及数据内容，所述来源编号表示所述测试数据来自的MEMS芯片以及标识最后一个剩余MEMS芯片；所述方法还包括：
所述FPGA板根据所述来源编号确定剩余MEMS芯片仅为一个。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
获取询问包从一MEMS芯片发出至另一MEMS芯片接收到的最大时长；
在距离前次检测到所述询问包超过所述最大时长时，未接收到任一所述询问包，则确定剩余MEMS芯片仅为一个。
9.一种MEMS芯片的测试系统，其特征在于，包括上位机、MCU以及FPGA板，所述FPGA板与所述MCU连接，所述FPGA板设置有多个接口，用于与若干MEMS芯片连接，每一所述接口连接一所述MEMS芯片，所述MCU与所述上位机连接；其中，所述FPGA板、所述上位机和所述MCU之间通过如权利要求1至8中任一项所述的方法执行MEMS芯片的测试。
10.一种存储介质，其特征在于，所述存储介质上存储有测试程序，被处理器执行时实现如权利要求1至8中任一项所述的MEMS芯片的测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411310362.0A CN118837726B (zh) | 2024-09-20 | 2024-09-20 | Mems芯片的测试方法及系统、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411310362.0A CN118837726B (zh) | 2024-09-20 | 2024-09-20 | Mems芯片的测试方法及系统、存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118837726A true CN118837726A (zh) | 2024-10-25 |
| CN118837726B CN118837726B (zh) | 2024-12-17 |
Family
ID=93148431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411310362.0A Active CN118837726B (zh) | 2024-09-20 | 2024-09-20 | Mems芯片的测试方法及系统、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118837726B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740247A2 (en) * | 1995-04-28 | 1996-10-30 | Hewlett-Packard Company | Data stream server system |
| US6281818B1 (en) * | 1999-05-14 | 2001-08-28 | Diamond Systems Corporation | Automatic auto-calibration system |
| CN105681277A (zh) * | 2015-12-28 | 2016-06-15 | 中国科学院计算技术研究所 | 一种全双工无线局域网中节点的介质访问控制方法及系统 |
| CN107621271A (zh) * | 2017-10-20 | 2018-01-23 | 北京航天控制仪器研究所 | 一种惯性平台实时测试系统及测试方法 |
| CN110595504A (zh) * | 2019-09-09 | 2019-12-20 | 武汉元生创新科技有限公司 | 一种惯性测量单元的自动标定方法及自动标定系统 |
| US20210019047A1 (en) * | 2019-07-19 | 2021-01-21 | EMC IP Holding Company LLC | Method, device, and computer program product for parallel data transmission |
| CN113589142A (zh) * | 2021-07-16 | 2021-11-02 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
| CN115656769A (zh) * | 2022-10-14 | 2023-01-31 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Fpga多芯片的并行测试方法、装置和计算机设备 |
| CN117079791A (zh) * | 2023-10-17 | 2023-11-17 | 深圳华声医疗技术股份有限公司 | 陀螺仪数据的获取方法、终端设备及计算机可读存储介质 |
| CN117686880A (zh) * | 2023-12-08 | 2024-03-12 | 上海菲莱测试技术有限公司 | 集成电路老化测试的温控方法、温控板卡、设备及介质 |
| CN117740034A (zh) * | 2023-12-21 | 2024-03-22 | 上海径准科技有限公司 | 一种光纤陀螺仪自动化测试系统 |
| CN118210771A (zh) * | 2024-03-12 | 2024-06-18 | 北醒（北京）光子科技有限公司 | 离线日志处理方法、装置、电子设备及存储介质 |
| CN118298900A (zh) * | 2024-03-28 | 2024-07-05 | 深圳宏芯宇存储技术有限公司 | 存储芯片测试方法及存储芯片测试装置、存储介质 |
| CN118519011A (zh) * | 2024-07-12 | 2024-08-20 | 星沿科技(杭州)有限责任公司 | 一种rfid芯片的cp测试方法及系统 |
-
2024
- 2024-09-20 CN CN202411310362.0A patent/CN118837726B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740247A2 (en) * | 1995-04-28 | 1996-10-30 | Hewlett-Packard Company | Data stream server system |
| US6281818B1 (en) * | 1999-05-14 | 2001-08-28 | Diamond Systems Corporation | Automatic auto-calibration system |
| CN105681277A (zh) * | 2015-12-28 | 2016-06-15 | 中国科学院计算技术研究所 | 一种全双工无线局域网中节点的介质访问控制方法及系统 |
| CN107621271A (zh) * | 2017-10-20 | 2018-01-23 | 北京航天控制仪器研究所 | 一种惯性平台实时测试系统及测试方法 |
| US20210019047A1 (en) * | 2019-07-19 | 2021-01-21 | EMC IP Holding Company LLC | Method, device, and computer program product for parallel data transmission |
| CN110595504A (zh) * | 2019-09-09 | 2019-12-20 | 武汉元生创新科技有限公司 | 一种惯性测量单元的自动标定方法及自动标定系统 |
| CN113589142A (zh) * | 2021-07-16 | 2021-11-02 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
| CN115656769A (zh) * | 2022-10-14 | 2023-01-31 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Fpga多芯片的并行测试方法、装置和计算机设备 |
| CN117079791A (zh) * | 2023-10-17 | 2023-11-17 | 深圳华声医疗技术股份有限公司 | 陀螺仪数据的获取方法、终端设备及计算机可读存储介质 |
| CN117686880A (zh) * | 2023-12-08 | 2024-03-12 | 上海菲莱测试技术有限公司 | 集成电路老化测试的温控方法、温控板卡、设备及介质 |
| CN117740034A (zh) * | 2023-12-21 | 2024-03-22 | 上海径准科技有限公司 | 一种光纤陀螺仪自动化测试系统 |
| CN118210771A (zh) * | 2024-03-12 | 2024-06-18 | 北醒（北京）光子科技有限公司 | 离线日志处理方法、装置、电子设备及存储介质 |
| CN118298900A (zh) * | 2024-03-28 | 2024-07-05 | 深圳宏芯宇存储技术有限公司 | 存储芯片测试方法及存储芯片测试装置、存储介质 |
| CN118519011A (zh) * | 2024-07-12 | 2024-08-20 | 星沿科技(杭州)有限责任公司 | 一种rfid芯片的cp测试方法及系统 |
Non-Patent Citations (5)
| Title |
|---|
| ELIE H.SARRAF 等: "FPGA-based novel adaptive scheme using PN sequences for self-calibration and self-testing of MEMS-based Inertial sensors", JOUNAL OF ELECTRONIC TESTING, vol. 28, 1 November 2012 (2012-11-01), XP035137140, DOI: 10.1007/s10836-012-5336-x * |
| 姜海洋 等: "基于FPGA的弹姿测试数字陀螺仪关键技术研究", 兵器装备工程学报, vol. 40, no. 6, 30 June 2019 (2019-06-30) * |
| 朱贞 等: "基于FPGA和DSP的微型惯导系统", 应用光学, vol. 32, no. 4, 31 July 2011 (2011-07-31) * |
| 贾毅婷;张东来;李铁才;王子才;张斌;: "大容量数据采集存储系统设计与实现", 测控技术, no. 04, 18 April 2019 (2019-04-18) * |
| 黄远望;严济鸿;周伟;: "基于FPGA的数据采集测试系统设计", 现代雷达, no. 04, 15 April 2015 (2015-04-15) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118837726B (zh) | 2024-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6271520B2 (ja) | 時分割複信（ｔｄｄ）通信システムの効率的な並列試験方法 | |
| CN112527705B (zh) | 一种PCIe DMA数据通路的验证方法、装置及设备 | |
| CN110109853B (zh) | 数据采集和处理装置及方法 | |
| US8417856B1 (en) | High speed sensor data transfer interface | |
| CN109613412B (zh) | 实时分析stdf检测数据的方法 | |
| TWI635717B (zh) | 用於在信號校準及功率穩定後測試資料封包收發器以最小化測試時間之系統及方法 | |
| EP2434404B1 (en) | Method and arrangement for streaming data profiling | |
| JP7383053B2 (ja) | バス監視方法、記憶媒体及び電子装置 | |
| WO2015131697A1 (zh) | 多路帧随机数据验证处理方法及装置 | |
| CN118837726A (zh) | Mems芯片的测试方法及系统、存储介质 | |
| JP4966779B2 (ja) | ネットワーク遅延計測方法及び通信システム | |
| JP4431128B2 (ja) | オーバーヘッドが小さなネットワーク・プロトコルの性能評価のための方法および装置 | |
| US20030084363A1 (en) | Bus interface | |
| CN101853192A (zh) | 异常处理方法、系统及片外逻辑器件和芯片 | |
| CN114740329B (zh) | 数据比对装置、数据比对方法及芯片测试仪 | |
| Khalilzad et al. | FPGA implementation of real-time Ethernet communication using RMII interface | |
| KR20090030363A (ko) | 임베디드 디바이스 테스트 시스템 및 그 방법 | |
| CN103869830B (zh) | 一种使用实时系统控制椭偏仪的控制方法及实时系统 | |
| KR101683962B1 (ko) | 고속화 계측 데이터 실시간 처리 방법 및 시스템 | |
| CN117079791A (zh) | 陀螺仪数据的获取方法、终端设备及计算机可读存储介质 | |
| CN113341227A (zh) | 一种用于符合多普勒展宽谱测量的指令系统及控制方法 | |
| CN118573605B (zh) | Fttr系统中的丢包监控方法和装置、网关设备及存储介质 | |
| CN121255549A (zh) | 数据校验方法、装置、电子设备及存储介质 | |
| CN119416710B (zh) | 总线性能测试方法、装置、存储介质及电子设备 | |
| CN118330446B (zh) | 一种跨芯粒asic芯片老化预测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |