CN120153473A - 选择性钼填充 - Google Patents

选择性钼填充 Download PDF

Info

Publication number
CN120153473A
CN120153473A CN202380076279.9A CN202380076279A CN120153473A CN 120153473 A CN120153473 A CN 120153473A CN 202380076279 A CN202380076279 A CN 202380076279A CN 120153473 A CN120153473 A CN 120153473A
Authority
CN
China
Prior art keywords
layer
molybdenum
nitrogen
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380076279.9A
Other languages
English (en)
Inventor
李尚孝
伊时塔克·卡里姆
凯寒·阿比迪·阿施蒂尼
萨沙撒耶·瓦拉达拉简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN120153473A publication Critical patent/CN120153473A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/06—Solid state diffusion of only metal elements or silicon into metallic material surfaces using gases
    • C23C10/08—Solid state diffusion of only metal elements or silicon into metallic material surfaces using gases only one element being diffused
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/60—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)

Abstract

一种钼硅化物层在硅或硅锗衬底中的凹陷特征中的底表面上形成。该底表面可为硅或硅锗。第一钼层可沉积在该钼硅化物层上或上方，以填充该凹陷特征。在一些示例中，第二钼层可在该钼硅化物层上形成。在一些示例中，该第二钼层可暴露于氮自由基或含氮自由基，从而在该第二钼层上形成钼氮化物层。

Description

选择性钼填充
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文。
背景技术
许多半导体制造工艺包括金属填充。金属填充可用于连接相邻的金属层、和/或作为金属层与邻近设备之间的触点。随着节点尺寸的减小，具有低电阻的均匀金属填充变成一种挑战。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分中描述的范围内以及在提交申请时不能确定为现有技术的说明书的各方面既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
公开内容的一方面涉及一种方法。该方法包括：在衬底上的凹陷特征的底表面上形成钼硅化物层。该底表面包括硅或硅锗。该方法还包括：在该钼硅化物层上或上方沉积第一钼层，以填充该特征。
在一些实施方案中，该方法还包括：在沉积该第一钼层之前，使该钼硅化物层暴露于还原剂。该还原剂可包括二硼烷、硅烷、二硅烷、或其混合物。
在一些实施方案中，该方法还包括：在沉积该第一钼层之前，在该钼硅化物层上形成第二钼层；以及使该第二钼层暴露于氮自由基或含氮自由基。当暴露于氮自由基或含氮自由基时，该第二钼层的一部分被转换为钼氮化物层。该第二钼层具有约1nm至约10nm的厚度。该第二钼层在约200℃至约600℃的温度下暴露于氮自由基或含氮自由基。该氮自由基或含氮自由基可在由氨、氮、或其混合物所产生的等离子体中形成。
在一些实施方案中，该方法还包括：使该钼硅化物层暴露于氮自由基或含氮自由基。氮自由基或含氮自由基包括氨、氮、氨等离子体、氮等离子体、或其混合物。该钼硅化物层在约200℃至约600℃的温度下暴露于氮自由基或含氮自由基。该方法还包括：在使该钼硅化物层暴露于氮自由基或含氮自由基之前，使该钼硅化物层暴露于还原剂，该还原剂包括二硼烷、硅烷、二硅烷、或其混合物。
在一些实施方案中，该钼硅化物层通过使含钼前体在约200℃至约600℃的温度下与该底表面进行反应而形成。
在一些实施方案中，该第一钼层通过使钼卤化物前体或钼卤氧化物前体流动而形成。该第一钼层通过进一步使氢流动而形成。该钼卤化物前体包括五氯化钼。该钼卤氧化物前体包括钼氯氧化物。
在一些实施方案中，该第一钼层是无空隙的。
在一些实施方案中，该钼硅化物层具有约0.3nm至约10nm的厚度。
在一些实施方案中，该钼硅化物层具有约2nm至约20nm的厚度。
在一些实施方案中，该第一钼层具有约10nm至约100nm的厚度。
公开内容的另一方面涉及一种方法。该方法包括：在衬底的凹陷特征中的底表面上选择性地形成钼硅化物层，该底表面包括硅或硅锗；以及在该钼硅化物层上或上方选择性地沉积第一钼层，以填充该特征。衬底温度系约200℃至约600℃。
在一些实施方案中，该钼硅化物层使用五氯化钼而形成。
在一些实施方案中，该凹陷特征还包括顶表面以及一个或更多个侧壁，基中该顶表面及该一个或更多个侧壁包括硅氧化物、硅氮化物、或其混合物或组合。
在一些实施方案中，该方法还包括：在选择性地沉积该第一钼层之前，在该钼硅化物层上选择性地沉积第二钼层；以及使该第二钼层暴露于氮自由基或含氮自由基。氮自由基或含氮自由基包括氨、氮、氨等离子体、氮等离子体、或其混合物。该第二钼层可具有约0.3至约10nm的厚度。衬底温度系约200℃至约600℃。该第二钼层使用五氯化钼或钼氯氧化物而形成。
在一些实施方案中，该第二钼层具有约1.0至约10nm的厚度。
在一些实施方案中，该方法还包括：使该钼硅化物层暴露于氮自由基或含氮自由基。氮自由基或含氮自由基包括氨、氮、氨等离子体、氮等离子体、或其混合物。衬底温度为约200℃至约600℃。
在一些实施方案中，该钼硅化物层和该第一钼层中的至少一者是在该凹陷特征中相对于侧壁表面而优先地形成在该底表面上。
在一些实施方案中，该钼层或该第一钼层使用五氯化钼或钼氯氧化物而形成。
在一些实施方案中，该方法还包括：使该钼层暴露于还原剂。该还原剂包括二硼烷、硅烷、二硅烷、或其混合物。
公开内容的又一方面涉及一种半导体设备。该半导体设备包括：衬底，其包括硅或硅锗；及凹陷特征，其形成在该衬底上。该凹陷特征包括：顶表面；一个或更多个侧壁表面；以及底表面。该底表面包括硅或硅锗。该半导体设备还包括：钼硅化物层，其在该底表面上；以及第一钼填充物，其在该凹陷特征中的该钼硅化物层上或上方。该第一钼填充物与该一个或更多个侧壁表面直接接触。
在一些实施方案中，该半导体设备还包括：第二钼层，其在该钼硅化物层上。该第二钼层具有约0.3nm至约10nm、或约1.0nm至约10nm的厚度。该半导体设备还包括：钼氮化物层，其形成在该第二钼层上。该第一钼填充物是无空隙的。
以下将参考附图而进一步描述这些及其它方面。
附图说明
图1显示出示例性衬底的特征的横剖面示意图。
图2描绘出根据一些实施方案的用于填充衬底的特征的选择性沉积方法的示例的流程图。
图3A-3C显示出根据一些实施方案的示例性衬底的特征的横剖面示意图。
图4A-4D显示出根据一些实施方案的示例性衬底的特征的横剖面示意图。
图5A-5E显示出根据一些实施方案的示例性衬底的特征的横剖面示意图。
图6-9是用于实施根据一些实施方案的方法的处理室的示例的示意图。
具体实施方式
在以下的描述中，将提出若干特定细节以提供对所述实施方案的彻底理解。所公开的实施方案可在缺乏这些特定细节中的部分或全部的情况下实践。在其它实例中，不详细说明常规的处理操作，以免不必要地模糊所公开的实施方案。虽然将利用特定的实施方案来说明所公开的实施方案，但应当理解，其并非意图限制所公开的实施方案。
在本公开内容中，术语“半导体晶圆”、“晶圆”、“衬底”、“晶圆衬底”、及“部分制造的集成电路”可互换使用。所属技术领域中普通技术人员应理解，术语“部分制造的集成电路”可关于在集成电路制造的许多阶段的任何阶段期间的硅晶圆。在半导体设备产业中所使用的晶圆或衬底通常具有200mm、或300mm、或450mm的直径。以下的具体实施方式假设，本公开内容在晶圆上实现。然而，本公开内容不限于此。工件可具有各种形状、尺寸、及材料。除了半导体晶圆以外，可利用本公开内容的其它工件包括各种对象，例如印刷电路板等等。
衬底可包括特征，例如沟槽或孔。本文中所使用的术语“特征”是指衬底或半导体衬底的非平面结构。特征(也可称为“负型特征”或“凹陷特征”)的示例包括沟槽、孔、通孔、间隙、凹陷区域等。在本公开内容中，这些术语可互换使用。特征的一示例为在半导体衬底中或在衬底上的层中的孔或通孔。另一示例为在衬底或层中的沟槽。特征通常具有深宽比(深度对横向尺寸)。特征的特征可在于狭窄和/或内凹的开口、在特征内的收缩部、以及高深宽比中的一或多者。具有高深宽比的特征可具有等于或大于约10:1、等于或大于约15:1、等于或大于约20:1、等于或大于约25:1、等于或大于约30:1、等于或大于约40:1、等于或大于约50:1、或等于或大于约100:1的深度比横向尺寸比。在各种实施方案中，特征可具有下方层，例如扩散阻挡层或粘附层。扩散阻挡层防止物质在层与层之间扩散的层。粘附层是促进层与下方层的粘附的层。下方层的非限制性示例包括介电层和导电层，例如硅氧化物、硅氮化物、未经掺杂的硅碳化物、经氧掺杂的硅碳化物、经氮掺杂的硅碳化物、金属氧化物、金属氮化物、金属碳化物、以及金属层。
衬底的特征可具有各种类型。在一些实施方案中，特征可具有直的侧壁、正倾斜的侧壁、或负倾斜的侧壁。在一些实施方案中，特征可具有侧壁形貌或侧壁粗糙度，其可能由于形成特征的蚀刻处理而发生。在一些实施方案中，特征可具有在特征的顶部处比在底部处更大的特征开口，或特征可具有在特征的底部处比在顶部处更大的特征开口。
在本公开内容中，术语“沉积”、“形成”、以及“填充”可互换使用。而且，术语“层”、“膜”和“填充物”可互换使用。本领域技术人员应理解，由于在半导体设备中的缩小的特征尺寸，因此在集成电路制造的许多阶段中的任何阶段中“形成”层可指通过各种薄膜形成方法(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、热线式化学气相沉积(热线式CVD)、原子层沉积(ALD)、或等离子体增强原子层沉积(PEALD))中的一者“沉积”薄层。而且，本领域技术人员应理解，在延长的时间期间“形成”层可“填满”在衬底中的特征。
本文中提出了利用钼(Mo)以填充特征的方法，其可用于逻辑和存储器应用。相较于其它金属(例如，钴(Co)、钌(Ru)及钨(W)等)，钼具有多种优势：(i)相较于钴、钌和钨的沉积，在氧化物和氮化物上的无阻挡物且无衬垫的钼膜沉积是更可行的，(ii)Mo电阻率缩放比钨更好，(iii)在低于450℃的温度下，相较于Ru与下方钴(Co)混合，预期Mo不与Co混合。
图1描绘了示例性衬底的特征100的横剖面示意图。特征100包括底表面110以及一个或更多侧壁表面120。特征100可为，例如，沟槽或通孔。底表面110可为在衬底130中或上的硅(Si)或硅锗(SiGe)。衬底可包括部分制造的集成电路。在一些实施方案中，底表面110可为包括形成在衬底130中的n+区或p+区的有源结。特征100可包括形成在底表面110上作为金属互连的金属硅化物140。例如，钼硅化物(MoSi)可使用作为金属硅化物140。当使用在本文中时，“MoSi”是指具有任何合适的钼和硅相对量的任何钼硅化物。在一些实施方案中，MoSi的化学式可表示为MoSix，其中1≤x≤2。MoSix可为例如MoSi2。
特征100可包括金属填充层150。在一些实施方案中，钼(Mo)填充物可提供电互连至下方的金属硅化物140、和Si或SiGe衬底130。特征100可形成在经图案化的介电层160中，介电层160可保持金属互连彼此绝缘。经图案化的介电层160可包括四乙氧基硅烷(TEOS)、氟硅酸盐玻璃(FSG)、旋涂玻璃、可流动氧化物、经碳掺杂的氧化物等。
在一些实施方案中，一个或更多侧壁表面120可为围绕着特征100的经图案化的介电层160的一部分。在一些实施方案中，侧壁表面120可为氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)、或其混合物。氮化物可为基于硅的氮化物、或基于硅的氮氧化物。
本文中所述的方法包括，以金属填充特征，以形成如图1所示的经填充的特征。图2描绘出根据一些实施方案的选择性沉积方法的示例的流程图，其用于填充衬底的特征。处理200的操作可以不同的顺序而实施和/或具有不同的、更少的、或额外的操作。处理200的一个或更多操作可使用在图6-9中所示的衬底处理装置而实施。在一些实施方案中，流程200的操作可至少部分地根据储存在一个或更多非瞬时计算机可读介质中的软件来实现。
在操作210中，可在处理室中接收具有一个或更多特征的Si或SiGe衬底。一个或更多特征可包括沟槽、孔、通孔、或具有由底表面和侧壁表面所界定的容积的其它特征。底表面可包括形成在逻辑设备中的Si或SiGe衬底中的n+区和/或p+区。在操作210之后，可选地执行预处理，以减少在特征的表面上所形成的任何非期望的金属氧化物。预处理可包括，使特征暴露于含氢等离子体。例如，含氢等离子体可由氢气(H2)产生。
在操作220中，可使用含钼(Mo)前体以在特征中形成钼硅化物(MoSi)层。在一些实施方案中，可在升高的温度下向Si或SiGe衬底提供含Mo前体。MoSi层可由在含Mo前体与下方的Si或SiGe之间的反应而形成。MoSi层的厚度可在约0.3至约10nm、或约2至约20nm、或约3至约7nm、或约5nm的范围内。
Mo层可在气相沉积处理中使用含钼前体而沉积。含钼前体包括钼卤化物前体、和钼卤氧化物前体。钼卤化物前体的示例包括钼氯化物。钼氯化物以化学式MoClx来表示，其中x为2、3、4、5或6，包括二氯化钼(MoCl2)、三氯化钼(MoCl3)、四氯化钼(MoCl4)、五氯化钼(MoCl5)和六氯化钼(MoCl6)。在一些实施方案中，使用MoCl5或MoCl6。虽然描述主要提及MoClx前体，但在其它实施方案中，可使用其它钼卤化物前体。钼卤化物前体以化学式MoXz来表示，其中X为卤素(氟(F)、氯(Cl)、溴(Br)或碘(I))，z为2、3、4、5或6。MoXz前体的示例包括钼氟化物(MoF6)。在一些实施方案中，使用不含氟的MoXz前体，以防止氟蚀刻或掺入。在一些实施方案中，使用不含溴和/或不含碘的MoXz前体，以防止蚀刻或溴或碘掺入。
钼卤氧化物前体的示例包括四氟化氧化钼(MoOF4)、四氯化氧化钼(MoOCl4)、二氯化二氧化钼(MoO2Cl2)、二溴化二氧化钼(MoO2Br2)和钼碘氧化物(MoO2I和Mo4O11I)。钼卤氧化物的其它示例包括MoO2F2、MoO2I2、MoOBr4和MoOI4。
Mo层可通过原子层沉积(ALD)或化学气相沉积(CVD)而形成在特征中。在一些实施方案中，可使用热ALD或热CVD。在热处理中，不使用等离子体。ALD是表面介导的沉积技术，其中反应物的剂量被按顺序引入沉积室中。例如，可使用含Mo前体和反应物的顺序剂量的一个或更多循环以沉积Mo。例如，在MoSi层的沉积中，可使用钼卤化物前体作为前体，并且使用H2作为还原剂。钼卤化物前体和H2的剂量被按顺序引入处理室中，并且在钼卤化物剂量与H2剂量之间使清扫(purge)气体(例如，氩气)流动。对于ALD，可控制衬底的温度和室的压强。例如，为了形成MoSi层，可将衬底加热至约200℃至约600℃、或约300℃至约500℃。在一些实施方案中，可将处理室加压至约5至约100托(Torr)、或约20至约50托、或约30至约70托。在一些实施方案中，温度和/或压强可用于控制反应速率。
在一些实施方案中，Mo层沉积(和/或随后的Mo填充)可涉及CVD。在CVD处理中，含钼前体和反应物在处理室中一起处于气相。一般来说，CVD处理在特征中的沉积(或特征的填充)比ALD处理更快。在一示例中，前体可为钼卤化物(例如，本文中所公开的MoClx)、或钼氯氧化物(例如，MoO2Cl2或MoOCl4)，并且与反应物(例如，H2)一起流入处理室。在此示例中，晶圆被同时暴露于前体和反应物，其进行反应并且在特征中沉积钼。在Mo层沉积期间，除了含Mo前体以外，也可将H2引入处理室中作为还原剂。
在操作220中，在一些实施方案中，含Mo前体可在升高的温度下与下方的Si或SiGe衬底进行反应，以形成MoSi层。在本文中，选择性沉积是指，在半导体、金属或金属合金表面上比在氧化物或氮化物表面上更容易的沉积。关于选择性Mo沉积，相对于包括硅氧化物、硅氮化物或其混合物的侧壁表面，含Mo前体可更容易地在特征的底部(其为Si或SiGe衬底)上成核和生长。例如，Mo可主要地或基本上主要地在Si或SiGe上成核和生长，而基本上不在由硅氧化物、硅氮化物或其混合物所组成的侧壁表面上成核和生长。
处理条件(例如，含Mo前体的特性、还原剂、处理温度、处理压强、和暴露时间)可影响所沉积的Mo膜的选择性。不同的含钼前体具有不同的工艺容许范围，在其中可选择性地沉积钼膜。在一些实施方案中，钼卤化物前体可使用含Mo前体作为。在沉积期间，衬底温度可为约200℃至约600℃、或约300℃至约500℃。处理室压强可为约5至约100托、或约20至约50托、或约30至约70托。五氯化钼(MoCl5)具有大的工艺容许范围，即大的温度和压强范围，在其中前体保持其选择性。例如，MoCl5可相对于电介质(包括硅氧化物、硅氮化物、或其混合物)而选择性地沉积在半导体、金属、或金属合金材料上，其中衬底温度为约200℃至约600℃、或约300℃至约500℃。一般来说，较高的处理温度和较高的处理压强可能降低沉积气体的选择性。例如，在较高的温度下，前体气体(例如，MoCl5)可能丧失其选择性，并且沉积钼膜在特征内的金属或金属合金表面以及电介质表面两者上。
MoCl5可与不同的反应物进行反应，以沉积钼膜。以下所述为使用MoCl5前体和不同的处理控制而在特征内沉积钼膜的示例。在一示例中，MoCl5前体可使用上述的沉积方法而与氢(H2)反应物进行反应。在本文的描述中，含Mo前体可与作为反应物的氢(H2)(也称为氢反应物、或H2反应物)进行反应。然而，当合适时，可使用其它反应物以代替氢，包括其它含氢反应物，例如二硼烷(B2H6)、硅烷(SiH4)、二硅烷(Si2H6)、和氨(NH3)。虽然例如B2H6和/或SiH4之类的反应物为较强的还原剂，但它们也导致较高的电阻率。因此，在一些实施方案中，使用本文中所述的H2可能是有利的。用于钼膜的选择性沉积的处理温度可为约200℃至约600℃、或约300℃至约500℃。在这些温度下，钼膜在特征中相对于电介质表面而选择性地沉积在半导体、导电金属、或金属化合物(例如，金属合金)表面上，例如在Si、SiGe、MoSi、或钼氮化物(MoN)表面上。钼膜从在特征中的半导体或导电表面所在的位置而生长。如果表面为在特征底部处的Si或SiGe衬底，则可从特征底部处的Si或SiGe而沉积和生长钼膜。在另一示例中，可使用MoCl5前体和H2反应物而沉积钼膜，但在较高的温度下(即高于800℃)，MoCl5可能丧失其选择性，并且可能沉积钼膜在特征内的电介质和导电表面上。
在一些实施方案中，低反应物分压会增加选择性，由于在电介质上的成核延迟的增加。例如，反应物分压可为，例如，约0.05至约5托、或约0.3至约3托。
在一些实施方案中，操作220可涉及暴露于钼卤化物前体与反应物气体，以沉积Mo。反应物气体可为氢(H2)，但也可使用其它还原剂，例如硅烷(SiH4)、二硼烷(B2H6)、锗烷(GeH4)、氨(NH3)、和联氨(N2H4)。例如，以钼卤化物前体、氩(Ar)、氢(H2)、和氩(Ar)的顺序而按顺序脉冲的循环可重复预定的循环次数(N)。在另一示例中，可脉冲式提供钼卤化物前体与氢(H2)预定的循环次数(N)。在又一示例中，钼卤化物前体和氢(H2)的混合物可同时配给预定的配料时间。
在一些实施方案中，在后续操作开始之前，可通过一种或更多还原剂(例如，含氢反应物)来处理在操作220中所形成的MoSi层，以控制Mo在MoSi层上的成核。对于处理，可在约200℃至约600℃、或约300℃至约500℃的温度下将MoSi层暴露于含氢反应物，例如B2H6、SiH4、Si2H6、或NH3。该处理可增加Mo在MoSi层上的晶核密度，这有助于并促进随后可在MoSi层上形成的Mo的成核和生长。例如，使用含氢反应物来处理MoSi层的表面可促进Mo层在MoSi层上的均匀且连续的生长。在另一示例中，处理可改性MoSi层(例如，MoSi层的表面)，使得Mo对于外来的反应物比MoSi中的Si更具反应性。例如，在通过含氢反应物来处理MoSi之后，可将MoSi层暴露于氮自由基或含氮自由基以进行氮化(nitridization)。氮自由基或含氮自由基可包括氨、氮、氨等离子体、氮等离子体、或其混合物。在一示例中，氮自由基或含氮自由基可在由氨或氮所产生的等离子体中形成。在氮化之后，MoN的相对量可能大于SiN。
在可选的操作230中，钼(Mo)金属层可选择性地沉积在MoSi层上。厚度约0.3至约10nm、或约1至约10nm、或约3至约7nm、或约5nm的Mo层可通过ALD或CVD来形成。在一些实施方案中，Mo层可利用由下往上的(bottom-up)生长而选择性地或基本上选择性地沉积在MoSi层上，而不沉积或显著较少地沉积在包括氧化物、氮化物、或其混合物的侧壁表面上。由下往上的生长可能有利于获得连续的Mo层。在一些实施方案中，在后续操作中，所形成的Mo层的一部分可与MoSi层中的Si、或下方的Si或SiGe衬底进行反应，以防止硅扩散至另一相邻层中。
用于可选的操作230的含Mo前体可包括如上所述的钼卤化物前体或钼卤氧化物前体。
在Mo层沉积期间的衬底温度可为约200℃至约600℃、或约300℃至约500℃。可将处理室加压至约5至约100托、或约20至约50托、或约30至约70托。在Mo层沉积期间，除了含Mo前体以外，也可将H2引入处理室中作为还原剂。在一些实施方案中，用于可选的操作230的含Mo前体可选择为与用于操作220的含Mo前体相同。
在可选的操作240中，可形成钼氮化物(MoN)层作为扩散阻挡物，以防止硅从在特征底部上所形成的MoSi扩散。在一些实施方案中，可通过将在可选的操作230中所形成的Mo层的一部分进行氮化而形成MoN层。Mo层可暴露于氮自由基或含氮自由基，以将Mo的一部分改性为MoN。在氮化期间，可提供氨、氮、氨等离子体、氮等离子体、或其混合物至Mo层的表面，使得Mo层的一部分被转换为MoN。在氮化期间的衬底温度可为约200℃至约600℃、或约300℃至约500℃。处理室压强可为约1至约10托、或约4至约6托。在氮化之后，Mo层的上部可被转换为MoN，且Mo层的下部可保持不变。在另一示例中，Mo层的上部可通过氮化而被转换为MoN，且Mo层的下部可通过与从MoSi或Si衬底所扩散的Si进行反应而被硅化为MoSi。本文中所使用的MoN是指氮比钼的任何适当的比率。
在一些实施方案中，MoN层可直接形成在MoSi层上，而不在MoN层与MoSi层之间形成Mo层。可将MoSi层暴露于氮自由基或含氮自由基，以氮化MoSi层。例如，可提供氨、氮、氨等离子体、氮等离子体、或其混合物至MoSi层以进行氮化。在氮化之后，MoN可形成在MoSi层的表面上。在氮化期间的衬底温度可为约200℃至约600℃、或约300℃至约500℃。在一些实施方案中，在氮化期间，MoN、SiN、和/或MoSiN的混合物可由MoSi形成。所形成的MoN的量可取决于各种氮化参数，包括在MoSi层中的Mo/Si的比率、在含氮气氛中的氮化热力学、以及在反应室中的等离子体条件。SiN为电绝缘的，且可能不适合作为填充成分。可控制氮化温度和/或时间期间，以减少从下方的Si或SiGe衬底朝向MoSi的Si扩散。减少Si的相对量也可减少SiN的量，并且可增加MoN的相对量。
在一些实施方案中，在氮化之前，可通过一种或更多还原剂(例如，含氢反应物)来处理MoSi层，以增加在MoSi中的Mo核密度，如本文中所公开的。此处理可使得在氮化处理中，Mo对氮自由基或含氮自由基更具有反应性(相对于Si而言)。例如，在暴露于一种或更多还原剂之后，MoSi层的MoN的量可大于SiN的量。在MoSi的氮化之后，MoN比SiN更普遍，可使选择性Mo填充物的电阻保持足够低，以用作导电互连。
在操作250中，沉积Mo以填充特征。在一些实施方案中，Mo填充物的厚度可为约10nm至约100nm。在一些实施方案中，Mo填充物可延伸超过电介质的顶部(或顶表面)(或特征的顶表面、或其中形成有特征的其它层)。在一些实施方案中，含Mo前体可选择性地或基本上选择性地成核和生长在操作240中可选地形成的MoN层上。含Mo前体可能不或基本上不从包括氧化物、氮化物、或其混合物的侧壁表面进行成核。在操作250中的Mo填充的沉积条件可类似于在操作220和/或操作230中的沉积条件。例如，在操作250中的含Mo前体可与在操作220和/或操作230中使用的前体相同。例如，含Mo前体可包括钼卤化物(例如，MoCl5或MoCl6)或钼卤氧化物。在Mo填充期间的衬底温度可为约200℃至约600℃、或约300℃至约500℃。可将处理室加压至约5至约100托、或约20至约50托、或约30至约70托。在Mo层沉积期间，除了含Mo前体以外，还可将H2引入处理室中作为还原剂。Mo填充可通过任何合适的方法而实施，并且可包括ALD、PEALD、CVD、或PECVD。沉积可维持选择性，利用由下往上的填充以在特征中形成Mo层。替代地，沉积可以从选择性沉积转换成更保形的沉积，其中Mo在氧化物或氮化物侧壁表面以及MoN层上进行成核。例如，初始Mo可通过ALD而填充，接着可通过CVD以填充在特征中的上部容积。
在另一实施方案中，在操作250中，可从在操作220中所形成的MoSi层开始选择性地填充Mo，而不形成Mo层(操作230)和MoN层(操作240)。在该单一阶段Mo沉积中，Mo可填充特征容积而不实施任何中间阶段操作，例如，在操作230中形成选择性Mo层，和/或不实施在操作240中的Mo金属层的氮化。在Mo直接在MoSi上的单一阶段沉积中，Mo沉积可能维持选择性，并利用由下往上的填充以填充特征中的容积，或者可能从选择性沉积转换成更保形的沉积，因为一些Mo开始在侧壁表面上成核，从而降低了选择性。Mo填充条件可被配置成防止或最小化硅扩散至Mo填充物中。例如，衬底温度(即，填充温度)可为约200℃至约600℃、或约300℃至约500℃。Mo填充可通过任何合适的方法而实施，并且可包括ALD、PEALD、CVD、或PECVD。
在操作250之后，对于每一已填充的特征而言，Mo填充可能不均匀。例如，具有多个刻面(facets)的一些Mo填充物可能延伸超过电介质(或特征的顶表面、或其中填充有Mo的其它结构)的顶部(或顶表面)，而其它Mo填充物可能不完全填满特征。Mo填充处理条件可被配置为使得所有Mo过度填充而超过电介质的顶部。随后，可采用可选的化学机械平坦化(CMP)处理，以去除延伸超过电介质顶部的任何多余的Mo。
图3A-3C显示出，在根据一些实施方案的某些操作之后，示例性衬底的特征的横剖面示意图。图3A-3C显示出包括图2中的操作220和250的实施方案。图3A是对在Si或SiGe衬底302上的已图案化特征300实施操作220之后的实施方案。例如，已图案化特征300的深度可为约10nm至约100nm。特征的宽度可等于或大于5nm、或约10nm。Si或SiGe衬底302可包括形成在已图案化特征300的底表面304处的n+和/或p+区。MoSi层306可相对于电介质310(包括氧化物、氮化物、或其混合物)的侧壁表面308而选择性地形成在底表面304上。例如，可通过ALD或CVD，通过流动MoClx作为含Mo前体，以选择性地沉积Mo层在Si或SiGe衬底302上。可通过在升高的温度(例如，约200℃至约600℃、或约300℃至约500℃)下使含Mo前体与下方的Si或SiGe进行反应，以形成MoSi层306。MoSi层厚度可为约0.3nm至约10nm、或约2nm至约20nm、或约3nm至约7nm、或约5nm。在一些实施方案中，在形成MoSi层406之后，可选地使用一种或更多还原剂(例如含氢试剂，例如B2H6、SiH4、Si2H6或NH3)以对MoSi层406进行后处理，以促进在MoSi层中形成Mo晶核，由此促进在后续处理中的Mo层形成(或填充)。
图3B是在实施操作250时的已图案化特征300的实施方案。在此实施方案中，Mo层312可相对于侧壁表面308而选择性地形成在MoSi层306上。Mo层312沉积的处理条件可与在图3A中所示的形成MoSi层306中的Mo层的处理条件相同或基本相同。
图3C是在操作250完成之后的特征320的实施方案。在此实施方案中，可允许Mo层312利用由下往上、且无空隙的填充而在特征340中选择性地生长。此选择性的Mo填充可以不需要在特征340中的侧壁表面308上形成一个或更多衬垫层或阻挡层，导致最大的Mo填充物体积。而且，在特征340中的无空隙、由下往上的Mo生长可产生致密、高质量的填充结构。金属填充物电阻率与金属填充物体积成反比。仅仅以金属填充特征且在特征中没有任何阻挡物也没有衬垫、也没有任何空隙，可使金属填充物体积最大化，导致电阻率降低(即，导电度增加)。在一些实施方案中，Mo填充物可形成为高于电介质310的表面。可采用CMP以去除在电介质310的顶部上方的过量Mo。虽然图3B和图3C被描述为单独的操作，但图3B和图3C中所示的操作可属于同一操作，并且可组合成同一操作。在一些实施方案中，图3B可代表初始阶段，且图3C可代表由下往上的填充的后续阶段。
图4A-4D显示出，在根据一些实施方案的某些操作之后和/或期间，示例性衬底的特征的横剖面示意图。图4A-4D显示出包括在图2中的操作220、240和250的实施方案。图4A-4D可不包括形成Mo层的操作230。
图4A是对在Si或SiGe衬底402上的已图案化特征400实施操作220之后的实施方案。例如，Si或SiGe衬底402可包括形成在已图案化特征400的底表面404处的n+和/或p+区。MoSi层406可相对于侧壁表面408而选择性地形成在Si或SiGe底表面404上。用于形成MoSi层的处理可与图3A中的MoSi层相同或基本相同。例如，可通过ALD或CVD在约200℃至约600℃、或约300℃至约500℃的沉积温度下，使Mo层沉积在硅衬底中的n+和/或p+区上。MoSi层406的厚度可为约0.3nm至约10nm、或约2nm至约20nm、或约3nm至约7nm、或约5nm。在一些实施方案中，在形成MoSi层406之后，可选地使用一种或更多还原剂(例如含氢试剂，例如B2H6、SiH4、Si2H6、或NH3)以对MoSi层406进行后处理，以促进在MoSi层中形成Mo晶核，由此促进在后续处理中的MoN在SiN上的形成。
图4B是在操作220和240按顺序完成之后的已图案化特征400的实施方案。MoN层414可通过氮化MoSi层406的一部分而形成。MoN层414可作为扩散阻挡物。可使MoSi层406暴露于氮自由基或含氮自由基以进行氮化。氮自由基或含氮自由基可包括氨、氮、氨等离子体、氮等离子体、或其混合物。氮化可在约200℃至约600℃、或约300℃至约500℃下实施。在氮化期间，MoSi层406可转变成包含MoSiN、MoN、和/或SiN的混合物。
图4C是在实施操作250时的特征420的实施方案，其与图3B中所示的特征320基本相同。当正在实施操作250时，除了含Mo前体以外，也可将H2引入处理室中作为还原剂。Mo412沉积可通过ALD或CVD，经由使例如作为含Mo前体的MoClx流动而实施。Mo 412可相对于氧化物或氮化物侧壁表面408而选择性地在MoN层414上成核。Mo 412可继续生长，填充在特征440中的容积而不形成空隙。图4D显示出特征460，其为在操作250完成之后的特征440的实施方案。在图2的填充操作250之后，Mo 412在Mo412与侧壁表面408之间没有任何阻挡物也没有衬垫的情况下填满容积，从而使导电Mo的量最大化。而且，来自由下往上填充、在特征460中无空隙的Mo填充物体积导致致密、高质量的填充结构。当结合起来时，所有这些都可导致Mo填充物电阻率的降低。虽然图4C和图4D被描述为单独的操作，但图4C和图4D中所示的操作可属于同一操作，并且可组合成同一操作。在一些实施方案中，图4C可代表初始阶段，且图4D可代表由下往上的填充的后续阶段。
图5A-5E显示出，在根据一些实施方案的某些操作之后，示例性衬底的特征的横剖面示意图。图5A-5E显示出包括图2中所示的操作220、230、240和250的实施方案。
图5A是在特征500中的底表面504处实施操作220之后的实施方案。底表面可为Si或SiGe衬底502，并且可包括n+和/或p+区。MoSi层506可选择性地形成在Si或SiGe衬底502上。MoSi层506沉积的处理条件可与在图3A和/或图4A中所示的对应操作基本相同。可选地，可将MoSi层506暴露于一种或更多含氢反应物(例如，B2H6、SiH4、Si2H6、或NH3)，由此增加在MoSi层506中的Mo的晶核密度。
图5B是在MoSi层506上沉积Mo层516之后的特征500的实施方案。当含Mo前体在MoSi层506上选择性成核和生长时，可选择性地形成Mo层516，而基本不在氧化物或氮化物侧壁表面508上成核。Mo层516的厚度可为约0.3nm至约10nm、或约1nm至约10nm、或约3nm至约7nm、或约5nm。在一些实施方案中，Mo层516沉积的处理条件可与图5A中所示的Mo层沉积基本相同。Mo层516可通过ALD或CVD、通过使作为含Mo前体的MoClx流动而形成。衬底温度可在约200℃至约600℃、或约300℃至约500℃的范围内。
图5C显示出在Mo层516上形成MoN层514之后的特征520的实施方案。在一些实施方案中，可通过暴露于氮自由基或含氮自由基(例如，氨、氮、氨等离子体、氮等离子体、或其混合物)而氮化Mo层516的一部分，以形成MoN层514。Mo层516的上部可以利用氮自由基或含氮自由基的掺入而被转换为MoN。Mo层516的下部仍可保持为Mo。被转换的Mo层516的厚度可取决于氮化参数(例如，时间、流率、室压强、室温度等)。衬底温度可在约200℃至约600℃、或约300℃至约500℃的范围内。
图5D显示出当操作250正在进行时的特征540的实施方案。可利用由下往上的填充在MoN层514上选择性地形成Mo 512(相对于氧化物或氮化物侧壁表面508)。一旦Mo 512在MoN层514上形成，则Mo可继续填充在特征中的容积，而不改变沉积参数。Mo 512可继续沉积在Mo 512上，直到Mo完全填满在特征580中的容积，如图5E所示。在Mo填充期间，含Mo前体(例如，MoClx)可继续选择性地在已经沉积的Mo上成核和生长，而不在氧化物或氮化物侧壁表面508上成核。该由下往上的填充可产生无空隙、致密的填充结构。在图5D和图5E中的Mo512沉积可在基本类似于在图5A和/或图5B中的Mo层516沉积所使用的处理条件下实施。虽然图5D和图5E被描述为单独的操作，但图5D和图5E中所示的操作可属于同一操作，并且可组合成同一操作。在一些实施方案中，图5D可代表初始阶段，且图5E可代表由下往上的填充的后续阶段。
根据所公开的实施方案的选择性Mo填充可能是有利的。Mo可被沉积，其中它优先在特征中的底表面上成核。这可促进由下往上的填充，并且防止空隙的形成。在特征中的Mo沉积不需要在特征的侧壁上形成任何阻挡层或其它衬垫层。因此，在特征中的整个容积可被Mo所填充，由此降低Mo填充物电阻率。选择性Mo填充可涉及通过控制沉积条件(例如，沉积温度、沉积压强、含Mo前体等)而减少操作数目，其可导致产能增加和制造成本降低。
装置
图6示意性地显示出处理站600的实施方案，其可用于使用原子层沉积(ALD)和/或化学气相沉积(CVD)来沉积材料，其中任一者可为热或等离子体增强的。处理站600也可用于根据本文中所公开的一些实施方案的Mo的氮化、硅化、和/或填充。为简单起见，处理站600被描绘为具有用于维持低压的环境的处理室602的独立处理站。然而，应当理解，多个处理站600可以包括在共同的处理工具环境中。此外，应当理解，在一些实施方案中，可以由一个或多个计算机控制器以编程方式调整处理站600的一个或多个硬件参数，包括下面详细讨论的那些硬件参数。
处理站600与反应物输送系统601流体连通，反应物输送系统601用于将处理气体输送至喷头606。处理气体可包括一种或更多含Mo前体、反应物、和/或载气。例如，处理气体可包括如本文中所公开的含Mo前体、氢(H2)、硅烷(SiH4)、二硅烷(Si2H6)、二硼烷(B2H6)、锗烷(GeH4)、氨(NH3)、联氨(N2H4)、氩(Ar)、或氮(N2)。反应物输送系统601包含混合容器604，混合容器604用于共混和/或调节处理气体以输送至喷头606。一个或多个混合容器入口阀620可以对处理气体导入至混合容器604进行控制。类似地，喷头入口阀605可对处理气体导入至喷头606进行控制。一些实施方案中，可将抑制剂或其他气体直接输送至处理室602。一或更多个混合容器入口阀620可控制向混合容器604引入处理气体。可取决于诸多操作期间处理气体、抑制气体、或载气是否可启动而控制这些阀。在一些实施方案中，抑制气体可通过使用抑制液体及使用经加热的汽化器的汽化来产生。
例如，图6的实施方案包含汽化点603，汽化点603用于汽化将供应至混合容器604的液体反应物。在一些实施方案中，汽化点603可以是加热的汽化器。从这样的汽化器产生的反应物蒸气会在下游输送管道凝结。不兼容气体暴露于凝结的反应物会产生小颗粒。这些小颗粒可能阻塞管道、阻碍阀操作、污染衬底等。解决这些问题的一些方法涉及清扫和/或抽空输送管道以去除残留反应物。然而，清扫输送管道会增加处理站循环时间，降低处理站吞吐量。因此，在一些实施方案中，汽化点603下游的输送管道可以被热追踪。在一些示例中，混合容器604也可以是伴热的。在一个非限制性示例中，汽化点603下游的管道具有从约100℃升高至在混合容器604处的约150℃的升高的温度轮廓。
在一些实施方案中，反应物液体可以在液体喷射器处汽化。例如，液体喷射器可以将液体反应物的脉冲喷射到混合容器上游的载气流中。在一种情况中，液体喷射器可以通过将液体从较高压闪变到较低压来汽化反应物。在另一情况中，液体喷射器可以将液体雾化为接下来在加热的输送管中汽化的分散的微滴。应当理解，较小的液滴可比较大的液滴更快汽化，从而减小了在液体注入和完成汽化之间的延迟。较快的汽化可以减小汽化点603下游的管道长度。在一种情况中，液体喷射器可以直接装载到混合容器604。在另一情况中，液体喷射器可以直接装载到喷头606。
在一些实施方案中，可以在汽化点603上游设置液体流控制器来控制用于汽化并输送至处理站600的液体的质量流量。例如，液体流控制器(LFC)可以包含位于LFC下游的热质量流量计(MFM)。然后可以响应于由与MFM电通信的比例积分微分(PID)控制器提供的反馈控制信号来调节LFC的柱塞阀。然而，其可以采取一秒或更长时间来使用反馈控制以稳定液体流。这可以延长投配液体反应物的时间。因此，在一些实施方案中，LFC可以在反馈控制模式和直接控制模式之间动态切换。在一些实施方案中，LFC可以通过禁用LFC的感测管道和PID控制器来从反馈控制模式动态切换到直接控制模式。
喷头606朝衬底612分配处理气体。在图6所示的实施方案中，衬底612位于喷头606下方，并且示出为安置在基座608上。应当理解，喷头606可以具有任何适当的形状，并可以具有任何适当数量和布置的端口，以将处理气体分配至衬底612。
在一些实施方案中，微体积607位于喷头606下方。在微体积中而不是在处理站的整个体积中执行ALD和/或CVD处理可以减少反应物暴露和清扫时间，可以减少改变处理条件(例如，压强、温度等)的时间，可以限制处理站机械手对处理气体的暴露等。示例性的微体积大小包括但不限于0.1升和2升之间的容积。这个微量体积也影响生产力产量。当每个循环的沉积速率下降时，循环时间也同时减少。在某些情况下，对于给定的目标膜厚度，循环时间减少的效果足够显著以提高模块的总体产量。
在一些实施方案中，可以升高或降低基座608以使衬底612暴露于微体积607和/或改变微体积607的体积。例如，在衬底传送阶段中，可以降低基座608以使得衬底612能被加载在基座608上。在沉积处理阶段期间，可以升高基座608以将衬底612定位在微体积607内。在一些实施方案中，微体积607可以完全包围衬底612以及基座608的一部分以在沉积处理期间形成高流阻抗的区域。
任选地，基座608可以在沉积处理的部分期间降低和/或升高，以调节微体积607内的处理压强、反应物浓度等。在一种使处理室602在沉积处理期间保持在基础压强下的情况下，降低基座608可以使得微体积607能被抽空。微量体积与处理室体积的示例性比率包括但不限于1：100和1:10之间的体积比。应当理解，在一些实施方案中，可以通过合适的计算机控制器以编程方式调整基座高度。
在另一情形中，调整基座608的高度可以使得在沉积处理中包含的等离子体激活和/或处理循环期间改变等离子体密度。在沉积处理阶段结束时，基座608可以在另一衬底转移阶段期间降低，以使得能从基座608移除衬底612。
尽管这里描述的示例性微体积变化涉及高度可调节的基座，但是应当理解，在一些实施方案中，喷头606的位置可以相对于基座608调节以改变微体积607的体积。此外，应当理解的是，基座608和/或喷头606的竖直位置可以通过本公开内容的范围内的任何合适的机构来改变。在一些实施方案中，基座608可包括用于使衬底612的方位旋转的旋转轴线。应该理解的是，在一些实施方案中，这些示例性调节中的一种或多种可以通过一个或多个适当的计算机控制器以编程方式执行。
返回图6所示的实施方案，喷头606和基座608与RF功率源614和匹配网络616电通信以用于对等离子体供电。在一些实施方案中，等离子体的能量可通过控制处理站的压强、气体的浓度、RF源功率、RF源频率以及等离子体功率脉冲时序中的一个或多个来控制。例如，RF功率源614和匹配网络616可在任何合适的功率下进行操作，以形成具有所期望的自由基物质的组分的等离子体。合适的功率的实施例被包含在上文中。类似地，RF功率源614可以提供任何适当频率的RF功率。在一些实施方案中，RF功率源614可以被配置为控制彼此独立的高频RF功率源和低频RF功率源。示例性的低频RF频率可包括但不限于，介于50kHz和600kHz之间的频率。示例性的高频RF频率可包括但不限于，介于1.8MHz和2.45GHz之间的频率。应当理解，任何合适的参数可被离散地或连续地调节以提供用于表面反应的等离子体能量。在一个非限制性示例中，相对于被连续供电的等离子体，可对等离子体功率间歇地施以脉冲，以减少对衬底表面的离子轰击。
在一些实施方案中，等离子体可由一个或多个等离子体监控器原位监控。在一种情况中，等离子体功率可通过一个或多个电压、电流传感器(例如，VI探针)进行监控。在另一种情况下，等离子体密度和/或处理气体的浓度可以由一个或多个光发射光谱传感器(OES)来测量。在一些实施方案中，一个或多个等离子体参数可基于来自这样的原位等离子体监控器的测量结果通过编程方式进行调节。例如，OES传感器可用于反馈回路中以提供对等离子体功率的编程式控制。应理解的是，在一些实施方案中，可使用其它监控器来监控等离子体和其它处理特性。这样的监控器可包括但不限于，红外(IR)监控器、声学监控器、以及压强传感器。
在一些实施方案中，可以经由输入/输出控制(IOC)测序指令来控制等离子体。在一个示例中，用于设置等离子体处理阶段的等离子体条件的指令可被包含在沉积处理配方的相应的等离子体激活配方阶段中。在一些情况下，处理配方阶段可按顺序排列，使得用于沉积处理阶段的所有指令与该处理阶段同时执行。在一些实施方案中，用于设置一个或多个等离子体参数的指令可以包括在等离子体处理阶段之前的配方阶段中。例如，第一配方阶段可以包括用于设定惰性气体和/或反应物气体的流速的指令，用于将等离子体产生器设定到功率设定点的指令，以及用于第一配方阶段的时间延迟指令。后续的第二配方阶段可以包括用于启用等离子体产生器的指令和用于第二配方阶段的时间延迟指令。第三配方阶段可以包括用于禁用等离子体产生器的指令和用于第三配方阶段的时间延迟指令。应当理解，可以在本公开的范围内以任何合适的方式进一步细分和/或迭代这些配方阶段。
在一些沉积处理中，等离子体激励持续时间为几秒或更长。在某些实现方式中，可以使用更短时间的等离子体激励。这些可以是约10ms到1秒，通常是约20到80ms，其中50ms是特定示例。这种非常短的RF等离子体激励需要非常快速地稳定等离子体。为了实现这一点，可以配置等离子体发生器，使得阻抗匹配被设置预设为特定电压，同时允许频率浮动。通常，在约13.56MHz的RF频率下产生高频等离子体。在本文公开的各种实施方案中，允许频率浮动到与该标准值不同的值。通过允许频率浮动同时将阻抗匹配固定到预定电压，等离子体可以更快地稳定，这在使用与某些类型的沉积循环相关联的非常短的等离子体激励时可能是重要的。
在一些实施方案中，基座608可以通过加热器610进行温度控制。在一些实现方案中，在如所公开的实现方案中所述的Mo的沉积、氮化、硅化和/或填充期间，可将基座608加热至小于约650℃的温度，例如在约200℃与约600℃之间、或在约300℃与约500℃之间。此外，在一些实施方案中，处理站600的压强控制可以由蝶形阀618提供。如图6的实施方案所示，蝶形阀618节流由下游真空泵(未示出)提供的真空。然而，在一些实施方案中，还可以通过改变引入处理站600的一种或多种气体的流速来调节处理站600的压强控制。
图7适合用于根据一些实施方案的Mo的沉积、氮化、硅化和/或填充的处理系统的方块图。Mo可使用ALD和/或CVD来沉积或填充，其中任一者可为热或等离子体增强的。系统700包括传送模块703。传送模块703提供清洁、加压的环境，以最小化当正被处理的衬底在各个反应器模块之间移动时被污染的风险。根据某些实施方案，安装在传送模块703上的是两个多站式反应器709和710，每个反应器能够执行原子层沉积(ALD)和/或化学气相沉积(CVD)。反应器709和710可以包括多个站711、713、715和717，其可以根据所公开的实施方案顺序地或非顺序地执行操作。这些站可包括加热的基座或衬底支撑件、一个或多个气体入口或喷头或分散板，使得所有操作(例如，沉积、氮化、硅化和/或填充，如本文中所公开的)可在一反应器中实施而不破真空。
安装在传送模块703上的还可以是一个或多个单站或多站式模块707，其能够执行等离子体或化学(非等离子体)预清洁，或者与所公开的方法有关的任何其他处理。在一些情况下，模块707可以用于各种处理，以例如制备用于沉积处理的衬底。模块707还可以被设计/配置为执行各种其他处理，例如蚀刻或抛光(例如化学机械平坦化)。系统700还包括一个或多个晶圆源模块701，其中在处理之前和之后存储晶圆。大气传送室719中的大气机械手(未示出)可以首先将晶圆从源模块701移动到装载锁721。传送模块703中的晶圆传送装置(通常是机械臂单元)将晶圆从装载锁721移动到安装在传送模块703上的模块中以及将来自装载锁721的晶圆在安装在传送模块703上的模块间移动。
在多种实施方案中，系统控制器729用于控制沉积过程中的处理条件。控制器729通常将包括一或多个存储器设备和一或多个处理器。处理器可包括CPU或计算器、模拟和/或数字输入/输出连接部、步进马达控制器板，等等。
控制器729可控制沉积装置的活动中的全部。系统控制器729执行系统控制软件，系统控制软件包括用于控制定时、气体的混合物、室压、室温、晶圆(例如衬底)温度、射频(RF)功率等级、晶圆卡盘或基座位置以及特殊处理的其他参数的成组的指令。存储在与控制器729相关联的存储器设备的其他计算机程序可在一些实施方案中被采用。
通常会有与控制器729相关联的用户界面。用户界面可包括显示屏、该装置和/或处理条件的图形软件显示器以及诸如指点设备、键盘、触摸屏、话筒等用户输入设备。
系统控制逻辑可以用任何合适的方式来配置。一般而言，该逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件被提供。指令可通过“编程”提供。这种编程被理解为包括任何形式的逻辑，包括数字信号处理器、专用集成电路以及具有实现为硬件的具体算法的其他器件中的硬编码逻辑。编程还被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以任何合适的计算机可读编程语言进行编码。
用于控制含锗还原剂脉冲、氢气流和含钨前体脉冲以及处理序列中的其他处理的计算机程序代码可以任何常用计算机可读编程语言：例如，汇编语言、C、C++、Pascal、Fortran或其他编写。编译的目标代码或脚本由处理器执行以完成程序中所识别的任务。同样如所指示的，程序代码可以是硬编码的。
控制器参数与处理条件有关，诸如，例如处理气体组分和流率、温度、压强、冷却气压、衬底温度以及室壁温度。这些参数以配方的形式被提供给用户，且可利用用户界面输入。用于监控处理的信号可通过系统控制器729的模拟和/或数字输入连接被提供。用于控制处理的信号通过系统700的模拟和数字输出连接被输出。
可以以许多不同方式设计或配置系统软件。例如，根据所公开的实施方案，可以编写各种室部件子程序或控制对象以控制执行沉积处理(以及在一些情况下的其他处理)所必需的室部件的操作。用于该目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压力控制代码和加热器控制代码。
在一些实现方式中，控制器729是系统的一部分，该系统可以是上述实施例的一部分。这种系统可以包含半导体处理设备，该半导体处理设备包含一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶圆基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶圆或衬底之前、期间和之后的操作的电子器件集成。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统的类型，控制器729可以被编程以控制本文公开的任何处理，包含控制处理气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(RF)产生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶圆转移进出工具和其它转移工具和/或与具体系统连接或通过接口连接的装载锁。
广义而言，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包含存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)传送到控制器的指令，该设置定义用于在半导体晶圆或系统上或针对半导体晶圆或系统执行特定处理的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶圆的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸片期间完成一个或多个处理步骤的配方的一部分。
在一些实现方案中，控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云端”或者是晶圆厂(fab)主机系统的全部或一部分，从而可以允许远程访问晶圆处理。计算机可以启用对系统的远程访问以监控制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些示例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包含本地网络或互联网。远程计算机可以包含允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到系统。在一些示例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包含一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实施例可以是与结合以控制室内处理的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
示例的系统可以包含但不限于等离子体蚀刻室或模块、沉积室或模块、旋转清扫室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶圆的制备和/或制造中可以关联上或使用的任何其它的半导体处理系统。
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与下列中的一者或多者通信：其它工具电路或模块、其它工具组件、组合工具、其它工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶圆的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具。
应理解的是，多个处理站可以被包括在多站处理工具环境中，如图8所示的，其绘示多站处理工具的实施方案的示意图。处理装置800使用集成电路制造室863，集成电路制造室863包含多个制造处理站，每一制造处理站可用于在特定的处理站处的衬底支撑件如平台中所支撑的衬底上进行处理操作。在图8的实施方案中，集成电路制造室863被显示了为具有四个处理站851、852、853与854。取决于实现方案及例如平行晶圆处理的期望程度、尺寸/空间限制、成本限制等，其他类似的多站处理装置可具有更多或更少的处理站。图8中还可见衬底搬运机械手875，机械手875可以在系统控制器890的控制下操作而将来自于晶圆盒(未显示了于图8中)的多个衬底自装载端口880移动至集成电路制造室863中，并且移动至处理站851、852、853与854中的一者上。
图8还显示了用于处理装置800的处理条件与硬件状态的系统控制器890的一实施方案。如本文中所述，系统控制器890可包含一或多个存储器设备、一或多个大量储存设备、以及一或多个处理器。
RF子系统895可以产生RF功率并通过射频输入端口867而将RF功率传输至集成电路制造室863。在特定的实施方案中，集成电路制造室863除了射频输入端口867之外尚可包含输入端口(额外的输入端口并未显示了于图8中)。因此，集成电路制造室863可使用8个RF输入端口。在特定的实施方案中，集成电路制造室863中的处理站851-854中的每一者可使用第一及第二输入端口，其中第一输入端口可传输具有第一频率的信号而第二输入端口可传输具有第二频率的信号。使用双频率可提供经强化的等离子体特性。
如上所述，一个或多个处理站可被包括在多站处理工具中。图9示出了具有入站装载锁902和出站装载锁904的多站处理工具900的实施方案的示意图，所述入站装载锁902和出站装载锁904中的任一个或两个可以包括远程等离子体源。在大气压力下的机械手906被配置为将衬底或晶圆从通过晶舟(pod)908装载的盒子经由大气端口910移动到入站装载锁902中。在入站装载锁902中机械手906将衬底放置在基座912上，大气端口910关闭，并且装载锁被抽空。在入站装载锁902包括远程等离子体源的情况下，在被引入到处理室914中之前，可以将衬底暴露于装载锁中的远程等离子体处理。此外，衬底还可以在入站装载锁902中加热，例如用于去除湿气和吸附的气体。接下来，打开通向处理室914的室输送端口916，另一机械手(未示出)将衬底放入反应器中在反应器中示出的第一站的基座上以进行处理。虽然图9中描绘的实施方案包括装载锁，但是应该理解，在一些实施方案中，可以使衬底直接进入处理站。在多种实施方案中，当通过机械手906将衬底放置在基座912上时，将浸泡气体引入到站。
所描绘的处理室914包括四个处理站，在图9所示的实施方案中编号为1到4。每个站具有加热的基座(针对站1以918示出)和气体管线入口。应该理解，在一些实施方案中，每个处理站可以用于不同的或多个目的。例如，在一些实施方案中，处理站可以在ALD和PEALD处理模式之间切换。另外地或替代地，在一些实施方案中，处理室914可以包括一个或多个匹配的成对的ALD和PEALD处理站。虽然所描绘的处理室914包括四个站，但应理解，根据本发明的处理室可具有任何合适数目的站。例如，在一些实施方案中，处理室可具有五个或更多个站，而在其他实施方案中，处理室可具有三个或更少的站。
图9描绘了用于在处理室914内传送衬底的晶圆搬运系统990的实施方案。在一些实施方案中，晶圆搬运系统990可以在各个处理站之间和/或在处理站与装载锁之间传送衬底。应理解，可以采用任何合适的晶圆处理系统。非限制性示例包括晶圆传送带和晶圆处理机械手。图9还描绘了用于控制处理工具900的处理条件和硬件状态的系统控制器950的实施方案。系统控制器950可以包括一个或多个存储器装置956、一个或多个大容量存储装置954以及一个或多个处理器952。处理器952可以包括CPU或计算机、模拟和/或数字输入/输出连接件、步进电机控制器板等。在一些实施方案中，系统控制器950包括用于执行诸如此处所描述的那些操作之类的操作的机器可读指令。
在一些实施方案中，系统控制器950控制处理工具900的活动。系统控制器950执行存储在大容量存储装置954中、装载到存储装置956中并在处理器952上执行的系统控制软件958。或者，控制逻辑可以在系统控制器950中被硬编码。专用集成电路、可编程逻辑器件(例如现场可编程门阵列或FPGA)等等可以用于这些目的。在下面的讨论中，凡是使用“软件”或“编码”的地方，都可以在其中使用功能上可比较的硬编码逻辑。系统控制软件958可以包括用于控制时序、气体混合物、气体流量、室和/或站压力、室和/或站温度、衬底温度、目标功率电平、RF功率电平、衬底基座、卡盘和/或感测器位置以及由处理工具900执行的特定处理的其他参数。系统控制软件958可以以任何适当的方式来配置。例如，可以写入各种处理工具组件子例程或控制对象来控制用于执行各种处理工具处理的处理工具组件的操作。系统控制软件958可以用任何合适的计算机可读编程语言编码。
结论
尽管为了清楚理解的目的已经对前述实施方案进行了一些详细的描述，但显然可以在所附权利要求的范围内实践某些改变和修改方案。应该注意，有许多替代方式来实现所呈现的实施方案的处理、系统和装置。因此，所呈现的实施方案被认为是说明性的而非限制性的，并且实施方案不受限于这里给出的细节。

Claims (10)

1.一种方法，其包括：
在衬底上的凹陷特征的底表面上形成钼硅化物层，所述底表面包括硅或硅锗；以及
在所述钼硅化物层上或上方沉积第一钼层，以填充所述凹陷特征。
2.根据权利要求1所述的方法，其还包括：
在沉积所述第一钼层之前，使所述钼硅化物层暴露于还原剂，所述还原剂包括二硼烷、硅烷、二硅烷或其混合物。
3.根据权利要求1所述的方法，其还包括：
在沉积所述第一钼层之前，在所述钼硅化物层上形成第二钼层；以及
使所述第二钼层暴露于氮自由基或含氮自由基。
4.根据权利要求3所述的方法，其中当暴露于所述氮自由基或含氮自由基时，所述第二钼层的一部分被转换为钼氮化物层。
5.根据权利要求1所述的方法，其还包括：
使所述钼硅化物层暴露于氮自由基或含氮自由基，
其中所述氮自由基或含氮自由基包括氨、氮、氨等离子体、氮等离子体或其混合物。
6.根据权利要求5所述的方法，其还包括：在使所述钼硅化物层暴露于氮自由基或含氮自由基之前，使所述钼硅化物层暴露于还原剂，所述还原剂包括二硼烷、硅烷、二硅烷或其混合物。
7.根据权利要求1所述的方法，其中所述钼硅化物层通过使含钼前体在约200℃至约600℃的温度下与所述底表面进行反应而形成。
8.根据权利要求1所述的方法，其中所述第一钼层通过使钼卤化物前体或钼卤氧化物前体流动而形成。
9.根据权利要求1所述的方法，其中所述钼硅化物层具有约0.3nm至约10nm的厚度。
10.根据权利要求1所述的方法，其中所述钼硅化物层具有约2nm至约20nm的厚度。
CN202380076279.9A 2022-10-28 2023-10-25 选择性钼填充 Pending CN120153473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263381385P 2022-10-28 2022-10-28
US63/381,385 2022-10-28
PCT/US2023/035873 WO2024091543A1 (en) 2022-10-28 2023-10-25 Selective molybdenum fill

Publications (1)

Publication Number Publication Date
CN120153473A true CN120153473A (zh) 2025-06-13

Family

ID=90831732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380076279.9A Pending CN120153473A (zh) 2022-10-28 2023-10-25 选择性钼填充

Country Status (5)

Country Link
US (1) US20260022453A1 (zh)
KR (1) KR20250095648A (zh)
CN (1) CN120153473A (zh)
TW (1) TW202438705A (zh)
WO (1) WO2024091543A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12571100B2 (en) * 2024-05-03 2026-03-10 Applied Materials, Inc. Atomic layer deposition of molybdenum silicide thin films
WO2026015631A1 (en) * 2024-07-10 2026-01-15 Lam Research Corporation Integrated metal and metal nitride deposition

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221792B1 (en) * 1997-06-24 2001-04-24 Lam Research Corporation Metal and metal silicide nitridization in a high density, low pressure plasma reactor
KR100316721B1 (ko) * 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
US6284653B1 (en) * 2000-10-30 2001-09-04 Vanguard International Semiconductor Corp. Method of selectively forming a barrier layer from a directionally deposited metal layer
US8404048B2 (en) * 2011-03-11 2013-03-26 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
KR20230128428A (ko) * 2021-01-05 2023-09-05 램 리써치 코포레이션 피처들의 몰리브덴 증착
WO2022221210A1 (en) * 2021-04-14 2022-10-20 Lam Research Corporation Deposition of molybdenum
US11908914B2 (en) * 2021-07-15 2024-02-20 Applied Materials, Inc. Methods of forming semiconductor structures

Also Published As

Publication number Publication date
TW202438705A (zh) 2024-10-01
KR20250095648A (ko) 2025-06-26
US20260022453A1 (en) 2026-01-22
WO2024091543A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
KR102942451B1 (ko) 몰리브덴 증착
US12553131B2 (en) Deposition of molybdenum
CN110959186B (zh) 在互连金属化中沉积钌层
US10283404B2 (en) Selective deposition of WCN barrier/adhesion layer for interconnect
US10418236B2 (en) Composite dielectric interface layers for interconnect structures
US20250022751A1 (en) Gradient liner in metal fill
US20250259894A1 (en) Molybdenum integration and void-free fill
US20230290639A1 (en) Low resistance gate oxide metallization liner
JP2025515282A5 (zh)
US20260022453A1 (en) Selective molybdenum fill
CN119096326A (zh) 金属硅化物触点形成
US20250051908A1 (en) Large grain tungsten growth in features
CN120917562A (zh) 用于低氟成核层沉积的脉冲ald序列
CN120187893A (zh) 低氟wn沉积的脉冲ald序列
CN120380194A (zh) 利用抑制的特征填充
CN118786517A (zh) 用于逻辑源极/漏极触点的低电阻钼沉积

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination