CN1203708A - 带前馈的高稳定频率合成器环路 - Google Patents

带前馈的高稳定频率合成器环路 Download PDF

Info

Publication number
CN1203708A
CN1203708A CN96198714A CN96198714A CN1203708A CN 1203708 A CN1203708 A CN 1203708A CN 96198714 A CN96198714 A CN 96198714A CN 96198714 A CN96198714 A CN 96198714A CN 1203708 A CN1203708 A CN 1203708A
Authority
CN
China
Prior art keywords
voltage
circuit
output
frequency
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96198714A
Other languages
English (en)
Inventor
丹尼尔·R·麦克玛黑尔
托马斯·C·怀特豪斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scientific Atlanta LLC
Original Assignee
Scientific Atlanta LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scientific Atlanta LLC filed Critical Scientific Atlanta LLC
Publication of CN1203708A publication Critical patent/CN1203708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一种频率合成器环路(200),包括一个第一电压控制振荡器(201)和一个用于将第一电压控制振荡器(201)生成的输出信号的频率除以一个因子N的第一分频器电路(202)。合成器环路(200)还包含有一个鉴相/鉴频器电路(203),一个环路滤波器电路(204),一个求和电路(206),一个前馈放大器(205),一个第二电压控制振荡器(207),以及一个第二分频器电路(208),其中第二分频器电路(208)将第二电压控制振荡器(207)生成的第二输出信号除以一个因子M,并且一个微处理器(210)改变M的数值以保持第一电压在第二电压控制振荡器(207)的范围中间。

Description

带前馈的高稳定频率合成器环路
本发明一般地涉及电压控制振荡器设计领域，尤其涉及用于这种振荡器的高稳定频率合成器环路，它使用锁相技术提供一个高稳定调谐窗口和高调制带宽。本发明还涉及一种用在卫星和地面微波接收机的调谐器与时钟恢复电路中的高稳定合成器环路。
一种大家知道的卫星QPSK接收机101的典型方框图示于图1。输入的QPSK载波用950-1450MHz频段。调谐器使用一个合成式本地振荡器(L0)102和一个混频器来选择出所需要的信道并产生一个810MHz的第一中频(IF)。中心定在810MHz的信号被滤波器104滤波并在混频器106中与880MHz L0105混频产生最终的70MHz IF。最终IF信号被滤波器107滤波，然后用一个90度相移解调器(示作108、109、110和111)解调。载波恢复鉴相器113使用解调出的同相信号I和90度相移信号确定70MHz L0和输入的70MHz IF信号之间的相位误差。环路滤波器114对相位误差求积分并送到880MHz的电压控制振荡器(VCO)105的控制输入端。反馈信号将系统推向相差等于零的锁定状态。载波恢复鉴相器113可以是一个标准的4相科斯塔斯环路型检波器。
图1所示的系统有下面的问题。880MHz VCO105在设计上具有矛盾的约束因素。在载波所占的带宽仅为卫星转发器带宽的一小部份的应用场合，希望限制VCO105的调谐范围。限制调谐范围有助于防止科斯塔斯环路假锁在正确的载波上或者锁定在错误的载波上。但是，调谐范围又必须大到足以补偿输入载波频率中的漂移，例如，用于将输入信号转换到L频段的低噪声部件降频变换器(未示出)就可能随着温度的变化而表现出一个几MHz的漂移。
为了有效地工作，图1中的880MHz VCO105需要一个±2.5MHz的调谐范围。如果这5MHz调谐窗口保持中心定在仅有500KHz漂移的880MHz的状态，则需要一个拥有大约0.05％或者百万分之500(PPM)左右的稳定性的VCO。这个稳定性水平很难(如果不是不可能的话)在所要求的温度范围内用变容管调谐的LC振荡器达到。
VCO的其他应用也具有类似要求。例如，图4示出一个锁相环路时钟恢复电路的已知结构。输入数据的相位通过一个专门设计的时钟恢复鉴相器402与电压控制晶体振荡器(VCXO，404)的相位比较。检出的相位差送到时钟恢复环路滤波器403，后者对相位差进行积分。然后，环路滤波器的输出被用来调整VCXO404的频率，使之匹配输入数据的相位和频率。这种系统由于只能在一个窄比特率范围内恢复时钟而具有有限的应用。如果需要不同的比特率，就必须使用一个与新比特率匹配的VCXO。
锁相环路的其他已知结构包括那些在叙述用于双端口锁相环路补偿电路的美国专利No.4,743,867；叙述使用一个改进型基准相位调制器的二端口合成器调制系统的美国专利No.4,755,774；以及叙述带有导频锁定的边带接收机的美国专利No.5,109,531中所说的结构。但是，这些锁相环路PLL中没有一个针对上面参照图1和4叙述的稳定性问题。
根据本发明的高稳定频率合成器环路克服了已知的诸电压控制振荡器(VCO)技术所遇到的问题并被用来稳定VCO的输出。根据本发明的频率合成器环路为一个紧密控制的调谐范围和一个宽调制带宽创造了条件。根据本发明的频率合成器环路在通信接收机例如卫星和地面微波接收机的调谐器与时钟恢复电路中都具有应用。
根据本发明的频率合成器环路通过将VCO锁相到一个高稳定的电压控制晶体振荡器而获高稳定性。总的调谐范围通过限制频率合成器PLL中的分频数值而以数字的方法控制。用于VCO的合成输出的高调制带宽则通过使用前馈达到。
根据本发明的一种频率合成器环路包括：一个用于接收第一电压的第一电压控制振荡器；一个耦合到第一电压控制振荡器的输出端用于将第一电压控制振荡器生成的第一输出信号的频率除以一个因子N的第一分频器电路；一个具有一个第一输入端耦合到第一分频器电路的输出端的鉴相/鉴频器电路；一个耦合到鉴相/鉴频器电路的输出端的环路滤波器电路；一个用于接收和放大第一电压的前馈放大器；一个具有一个第一输入端耦合到环路滤波器电路的输出端和一个第二输入端耦合到前馈放大器的输出端的求和电路；一个具有一个输入端耦合到求和电路的输出端的第二电压控制振荡器，其中第二电压控制振荡器根据求和电路生成的第二电压生成一个第二输出信号；以及一个具有一个输入端耦合到第二电压控制振荡器输出端的第二分频器电路，其中第二分频器电路将第二电压控制振荡器生成的第二输出信号的频率除以一个因子M并具有一个输出端耦合到鉴相/鉴频器电路的第二输入端。
根据本发明的合成器环路可以进一步包括一个用于根据第一电压改变数值的M的微处理器，目的是使微处理器改变M的数值以保持第一电压处在第一电压控制振荡器的范围的中间。
根据本发明的接收机包括：一个用于生成第一输出信号的第一本地振荡器；一个用于将所接收的信号与第一输出信号混频以产生一个第一中频信号的第一混频电路；一个用于对第一中频信号滤波的第一滤波器；一个用于将第一滤波器的输出和第一电压控制振荡器的输出混频以产生一个第二中频信号的第二混频电路；一个用于对第二中频信号滤波的第二滤波器；一个用于解调第二中频信号的解调电路；一个耦合到解调电路用于确定第二本地振荡器的输出和第二中频信号之间的相位误差的载波相位恢复电路；一个用于生成一个第一电压表示载波相位恢复电路确定的积分相位误差的第一环路滤波器；一个用于接收第一电压并根据第一电压生成一个第二输出信号的第二电压控制振荡器；一个耦合到第一电压控制振荡器的输出端用于将第二电压控制振荡器生成的第二输出信号的频率除以一个因子N的第一分频器电路；一个具有一个第一输入端耦合到第一分频器电路输出端的鉴相/鉴频器电路；一个耦合到鉴相/鉴频器电路输出端的第二环路滤波器电路；一个用于接收和放大第一电压的前馈放大器；一个具有一个第一输入端耦合到第二环路滤波器电路的输出端和一个第二输入端耦合到前馈放大器的输出端的求和电路；第一电压控制振荡器具有一个输入端耦合到求和电路的输出端，第一电压控制振荡器根据求和电路生成的第二电压生成一个第二输出信号；以及一个具有一个输入端耦合到第一电压控制振荡器的输出端的第二分频器电路，第二分频器电路将第一电压控制振荡器生成的第二输出信号的频率除以一个因子M并具有一个输出端耦合到鉴相/鉴频器电路的第二输入端。
根据本发明的时钟恢复电路包括：一个用于接收数据输入的第一鉴相器；一个耦合到所述第一鉴相器的输出端产生一个第一电压的环路滤波器；一个耦合到所述环路滤波器的输出端用于提供一个可变频率基准的第一电压控制晶体振荡器；以及一个合成器环路。合成器环路包括一个用于将第一电压控制振荡器的输出频率除以一个因子N的第一分频器电路，一个第二电压控制振荡器，一个耦合到第一电压控制振荡器用于将第二电压控制振荡器的输出频率除以因子M的第二分频器电路，一个用于比较第一和第二分频器电路的输出相位从而确定出相位误差的鉴相/鉴频器电路，一个用于对该相位误差求积分的环路滤波器；以及一个将环路滤波器的输出作为自己的第一输入的求和电路。时钟恢复电路还包括一个将第一电压作为自己的输入的前馈放大器，其中前馈放大器的输出连接到求和电路的第二输入端。求和电路的输出端产生一个第二电压为第二电压控制振荡器提供一个输入，从而降低合成器环路中的相位误差。时钟恢复电路还包括一个耦合到第二电压控制振荡器的第三分频器电，用于将第二电压控制振荡器的输出频率除以一个因子A，其中第三分频器的输出端耦合到第一鉴相器的第二输入端。被恢复的时钟信号出现在第三分频器电路的输出端。时钟恢复电路还可以包括一个用于改复分频数值M、N和A的微处理器。
本发明的上述特点、特性和优点，通过结合附图阅读下面的详细说明将变得更加一目了然。
图1提供一个已知PLL电路的方框图；
图2提供根据本发明的合成器环路一个实施例的方框图；
图3是提供一个接收机的方框图，其中使用根据本发明的合成器环路；
图4提供一个已知锁相环路时钟恢复电路的方框图；
图5提供一个根据本发明的锁相环路时钟恢复电路方框图。
将参照一个880MHz中心频率振荡器叙述根据本发明的频率合成器环路电路。电压控制振荡器具有一个±2.5MHz的调谐范围和一个百万分之50(ppm)数量级的频率稳定度。但是，根据本发明的频率合成器环路电路并不局限于这一用途，可以使用在许多型式的电路中。
参照图2，根据本发明一个实施例的合成器环路200包括一个电压控制晶体振荡器(VCXO)201，一个分频器电路202，一个鉴相/鉴频器203，以及一个环路滤波器204。VCXO201是一个可变频率电压控制晶体振荡器，提供一个连续可变的(即不是固定不变或步进变化的)频率基准输出。结果，合成器控制的VCO的调制带宽向下扩展到DC(0Hz)。
VCXO201接收一个输入Vcarr。Vcarr表示被接收信号和本地振荡器例如说图3中的振荡器310的输出之间的积分相位差。VCXO201的输出被输入到N-分频器电路202。N-分频器电路202的输出耦合到鉴相/鉴频器电路203的第一输入端。鉴相/鉴频器电路203的输出被输入到环路滤波器204。环路滤波器204的输出耦合到求和电路206的第一输入端。一个前馈放大器205连接得跨过电压控制晶体振荡器201、鉴相/鉴频器202、和环路滤波器203。Vcarr输入到前馈放大器205，并且前馈放大器205的输出提供给求和电路206的第二输入端。求和电路206将环路滤波器204和前馈放大器205的输出相加并将求和的输出提供给电压控制振荡器(VCO)207例如图2所示的880MHzVCO的输入端。求和电路206至VCO207的输出提供一个控制信号Vc用于调整VCO207的输出。VCO207的输出ωvco提供给一个M-分频器电路208将频率除以一个因子M并将分频频率提供给鉴相/鉴频器203的第二输入端。鉴相/鉴频器203比较来自分频器电路208和分频器电路202的输入，并且环路滤波器204将比较结果积分为一个电压信号。微处理器210经由模/数转换器211接收Vcarr输入并控制分频器电路208的M数值。
现在叙述图2的合成器环路200的工作。合成器环路使VCO207的频率等于VCXO201的频率的M/N倍。VCXO201有一个严密控制的标称频率和一个小的调谐范围。与此相反的是，VCO207则有一个粗略控制的标称频率和一个相对较大的调谐范围。通过使用合成器环路，VCO207的标称频率受到严密控制。这一点由VCXO201的精度规定。通过使用VCXO201作合成器的基准，输出频率可以通过变动VCXO的频率而连续变化。在诸如图3的载波恢复环路和图5的时钟恢复环路一类的许多应用中，调谐电压即图2中的Vcarr和图5中的Vclk对VCO频率的频率响应必须扩展到从DC(0Hz)至一个高于合成器环路带宽的频率。使用根据本发明的前馈可扩展高频响应。使用VCXO201作为根据本发明基准(可变频率基准)可提供必须的DC和低频响应。
这样一来，具有可变频率基准和前馈的合成器被用来获得一个低频响扩展到DC并且高频响应不受合成器环路带宽限制的调制带宽。
图2的系统借助可变基准频率合成器获得一个宽调谐范围。在M和N保持不变的情形，VCO的频率即ωvco只有一个小的调谐范围。为了扩展调谐范围，调谐电压即Vcarr被数字化并用微处理器210监控。如果Vcarr靠近基极限，微处理器210将重新调整M和N使Vcarr移向更靠近其标称数值。这一点要求VCXO201的调谐范围大于(N*ωvco)/M*(M+1)。这个关系对于VCXO具有足够的范围覆盖M的每一步长是必要的。可以通过限制M和N的允许范围来严密控制调谐范围。
换句话说，在图2的合成器环器电路中，VCO207的下分频方案是锁相到高稳定的基准(VCXO201)上作成一个具有良好频率稳定性的可变高频振荡器。这就产生一个具有一组可以调谐的离散输出频率的振荡器。利用VCXO201作为基准振荡器使得VCO207能生成一个连续可变的输出频率ωvco。为了得到一个宽调谐范围，用模/数转换器211将控制电压Vcarr数字化并用微处理器210监控调整VCO分频数值M以保持Vcarr在其范围的中间。然后通过对微处理器210编程序限制M的数值范围来限制调谐范围。通过选择合成器频率步幅大小使之小于VCXO201的牵引范围，在系统的调谐范围内将不会有任何的断裂间隙。
为了确保载波恢复锁相环路在合成器分频数值M变动时不致遭到长时间滑脱，合成器环路带宽也必须调得大大低于载波恢复环路的带宽。结果，合成器环路缓慢响应M的变化，并且载波恢复环路能够导出由M的变化引起的任何扰动。考查载波恢复环路的动态时，很明显，Vcarr至VCO输出频率ωvco的传递函数看起来就像在载波恢复环路的开始响应中似的。如果合成器环路200不用前馈通路例如说不通过前馈放大器205来实现，则传递函数ωvco(S)/Vcarr(S)实质上是低通的并将引起载波恢复环路的不稳定性。
图2示出的合成器环路200使用一个前馈通路允许载波恢复环路滤波器的高频信号直接提供给880MHz VCO。通过正确选择前馈通路的增益，传递函数ωvco(S)/Vcarr(S)保持不变，安然越过载波恢复环路的带宽。这一方法使合成器能够缓慢响应M的变化同时快速响应Vcarr的变化。
图3提供一个包含有根据本发明的频率合成器环路的接收机301的方框图。合成器环路和VCO可以代替接收机调谐器例如图1所示的正交相移键控(QPSK)接收机中的本地振荡器(LO)。
图3中的接收机包括一个VCO电路和一个环路电路。VCO电路包括一个本地振荡器(LO)302，一个电压控制晶体振荡器315，一个第一混频器电路303，一个第一滤波304，一个第二混频器电路306，一个第二滤波器307，一个解调器电路308-312，一个载波恢复鉴相器电路313和一个载波恢复环路滤波器314。这些部件的工作上面已参照图1叙述过了。
图3中的环路电路包括一个电压控制振荡器320，一个前馈放大器321，两个分频器电路316和322，一个鉴相/鉴频器电路317，一个环路滤波器318以及一个求和电路319。分频器电路320、鉴相/鉴频器电路317和环路滤波器318组成一个锁相环路。图3的环路电路还包括一个径由A/D转换器326响应电压控制振荡器电路的输出电压并控制锁相环路里面的分频器电路322的微处理器325。
环路电路部件的工作上面已参照图2叙述过了。图3所示VCD电路和环路电路组合起来所得到的接收机电路具有对各种接收机用途都需要的一个紧密控制的调谐范围和一个宽调谐带宽。
图2中使用了前馈的合成器环路在通信接收机的设计中还有其他应用。如果使用单转换调谐器，调谐器中的合成LO就可以具有图2所示的结构。合成器分频比被选择得调谐到所需要的载波并且解调器调谐VCXO以求得相位锁定。
数字接收机中要求的另一个重要功能是时钟恢复电路。这个电路被用来重新生成一个锁相到已解调数据的时钟。根据本发明的带有前馈的合成器环路可以用作多速率时钟恢复电路的时钟。分频比选择得提供额定时钟频率。时钟恢复环路滤波器则提供一个控制信号输入到合成器环路。
一种根据本发明的时钟恢复电路结构示于图5。图5示出一种包含有一个时钟恢复鉴相器502和时钟恢复环路滤波器的可变比特率时钟恢复电路。VCXO504对合成器环路起一个可变频率基准的作用。合成器环路包括一个将VCXO的频率除以整数N的分频器电路505；一个将VCO510的频率除以整数M的分频电路512；一个比较两个分频器505和512的输出的相位的鉴相/鉴频器506；以及一个对该相位误差求积分并控制VCO510使相位误差为零的合成器环路滤波器。合成器环路使VCO510的频率等于VCXO504频率的M/N倍。数值M和N通过一个微处理器(未示出)编程。VCO510的输出还被送到一个分频器电路511，将VCO510的频率除以一个也由微处理器编程的整数A。被恢复时钟的频率则等于VCXO频率的(M/N)/A倍。这使微处理器能够通过调定M、N和A经由520、521和522的输入端执行粗略调整时钟频率。微处理器可以根据用户输入程序、所存储的数据表或别的信息源调整这些数值。通过时钟恢复环路调整VCXO504的准确频率就获得了时钟频率的最终良好调谐。
前馈放大器509被用于甚至在使用相对较低的合成器环路带宽时保持用于合成器环路的一个高调制带宽。为了说明增加前馈通路的重要意义，对图5的电路假定了以下数值：
VCO调谐范围：16MHz至32MHz
VCXO调谐范围：±2kHz中心定在16MHz左右
可能的A数值：1，2，4，8，16，32
比特率：500kHz至32MHz
为使特定范围内的任何比特率得以被选出，N的数值必须大于16MHz/2kHz。这使合成器环路2kHz或更低的基准频率。结果，合成器环路带宽必须是小于100Hz左右。把前馈放大器装在适当位置，就频率来说，从Vclk到ωclk的响应是平坦的。这就使得时钟恢复环路带宽能够独立地选择并进行优化以获得最佳的捕获和跟踪性能。反之，如果不要前馈通路，则时钟恢复环路带宽将需要低于另一个因子10或者接近10Hz，因为从Vclk至ωclk的传递函数本质上是具有带宽100Hz左右的低通。这一低数值的时钟恢复环路带宽可以造成环路达不到锁定。
于是，图5所示本发明的时钟恢复电路就使用一个具有多个用于粗调的可编程序分频器和一个用于精调时钟的可变频率基准的合成器。根据本发明的时钟恢复电路还利用前馈提供独立调整合成器环路带宽和时钟恢复环路带宽。另外，像图2和3所示的载波恢复电路一样，图5的时钟恢复电路把具有一个可变频率基准的合成器与增加调制带宽的前馈电路结合起来使用。
在参照优选实施例特别叙述本发明的同时，对于那些一般熟悉这一技术的人员，应当很容易明白，可以在形式和细节上作出某些变动和修改而不需要脱离发明的精神和范围。这意思是说所附权利要求书涵盖这些变动和修改。

Claims (12)

1.一种高稳定频率合成器环路，包括：
一个用于接收第一电压的第一电压控制振荡器；
一个耦合到所述第一电压控制振荡器的输出端的第一分频器电路，用于将所述第一电压控制振荡器生成的第一输出信号的频率除以一个因子N；
一个具有一个第一输入端耦合到所述第一分频器电路的输出端的鉴相/鉴频器电路；
一个耦合到所述鉴相/鉴频器电路的输出端的环路滤波器电路；
一个用于接收和放大所述第一电压的前馈放大器；
一个求和电路，具有一个第一输入端耦合到所述环路滤波器电路的输出端和一个第二输入端耦合到所述前馈放大器的输出端；
一个具有一个输入端耦合到所述求和电路的输出端的第二电压控制振荡器，所述第二电压控制振荡器根据所述求和电路生成的第二电压生成一个第二输出信号；以及
一个具有一个输入端耦合到所述第二电压控制振荡器的输出端的第二分频器电路，所述第二分频器电路将所述第二电压控制振荡器生成的所述第二输出信号的频率除以一个因子M并具有一个输出端耦合到所述鉴相/鉴频器电路的第二输入端。
2.根据权利要求1的频率合成器环路，其中所述第一电压控制振荡器是一个产生连续可变频率输出的电压控制晶体振荡器。
3.根据权利要求1的频率合成器环路，其中所述第一电压表示被接收信号和本地振荡器生成的信号之间的相位差。
4.根据权利要求1的频率合成器环路，还包括一个用于根据所述第一电压改变数值M的微处理器，所述微处理器改变M的数值以保持所述第一电压在所述第二电压控制振荡器的范围的中间。
5.一种调谐器电路，包括：
一个电压控制的振荡器电路，所述电压控制振荡器电路包括一个第一电压控制振荡器和一个第二本地振荡器；以及
一个响应所述电压控制振荡器电路的输出并包含有一个第三电压控制振荡器的环路电路，所述环路电路包括：
一个前馈放大器，用于将电压控制振荡器电路的输出电压向前朝第三电压控制振荡器馈送，以及
一个响应电压控制振荡器电路的输出电压的处理器，用于控制锁相环路的分频器电路以控制第三电压控制振荡器。
6.根据权利要求5的调谐器电路，其中所述第一电压控制振荡器是一个生成连续可变频率输出的电压控制晶体振荡器。
7.根据权利要求5的调谐器电路，其中所述锁相环路还包括一个耦合到所述分频器电路输出端的鉴相/鉴频器电路和一个具有一个输入端耦合到所述鉴相/鉴频器电路输出端的环路滤波器电路。
8.一种用在通信系统接收机中的调谐器，包括：
一个用于生成第一输出信号的第一本地振荡器；
一个第一混频器电路，用于将被接收的信号和所述第一输出信号混频以产生一个第一中频信号；
一个用于对所述第一中频信号滤波的第一滤波器；
一个第二混频器电路，用于将所述已滤波的第一中频信号和来自第一电压控制振荡器的第二输出信号混频以产生一个第二中频信号；
一个用于对所述第二中频信号滤波的第二滤波器；
一个解调器电路，用于解调所述第二中频信号；
一个耦合到所述解调器电路的载波相位恢复电路，用于确定第二本地振荡器和所述第二中频信号之间的相位误差；
一个第一环路滤波器，用于生成一个表示所述载波相位恢复电路确定的所述相位误差的第一电压；
一个第二电压控制振荡器，用于接收所述第一电压并根据所述第一电压生成一个第二输出信号；
一个耦合到所述第一电压控制振荡器的输出端的第一分频电路，用于将所述第二电压控制振荡器生成的第二输出信号的频率除以一个因子N；
一个鉴相/鉴频器电路，具有一个第一输入端耦合到所述第一分频器电路的输出端；
一个耦合到所述鉴相/鉴频器电路输出端的第二环路滤波器电路；
一个前馈放大器，用于接收和放大所述第一电压；
一个求和电路，具有一个第一输入端耦合到所述第二环路滤波器的输出端和一个第二输入端耦合到所述前馈放大器的输出端；
所述第一电压控制振荡器具有一个输入端耦合到所述求和电路的输出端，所述第一电压控制振荡器根据所述求和电路生成的第二电压生成所述第二输出信号；以及
一个具有一个输入端耦合到所述第一电压控制振荡器的第二分频器电路，所述第二分频器电路将所述第一电压控制振荡器生成的所述第二输出信号的频率除以一个因子M并具有一个输出端耦合到所述鉴相/鉴频器电路的第二输入端。
9.根据权利要求8的调谐器，其中所述第一电压控制振荡器是一个生成连续可变频率输出的电压控制晶体振荡器。
10.根据权利要求8的调谐器，还包括一个用于根据所述第一电压改变数值M的微处理器，所述微处理器改变M的数值以保持所述第一电压在所述第二电压控制振荡器的范围的中间。
11.一种用于接收数据输入并输出被恢复的时钟信号的时钟恢复电路，包括：
一个用于接收数据输入的第一鉴相器；
一个耦合到所述第一鉴相器的输出端的第一环路滤波器，用于产生一个第一电压；
一个耦合到所述环路滤波器的输出端的第一电压控制晶体振荡器，用于提供一个可变频率基准；
一个合成器环路，所述合成器环路包括：
一个第一分频器电路，用于将所述第一电压控制晶体振荡器的输出频率除以一个因子N，
一个第二电压控制振荡器，
一个耦合到所述电压控制振荡器的第二分频器电路，用于将所述第二电压控制振荡器的输出频率除以一个因子M，
一个鉴相/鉴频器电路，用于比较所述第一和第二分频器电路的输出的相位，从而确定出一个相位误差，
一个第二环路滤波器，用于积分相位误差并输出一个相应的控制信号到所述第二电压控制振荡器，从而降低所述相位误差，以及
一个将所述第二环路滤波器的输出作为第一输入的求和电路；
一个具有一个输入端耦合到所述第一环路滤波器的所述输出端接收所述第一电压和一个输出端耦合到所述求和电路的第二输入端的前馈放大器，所述求和电路对所述第二环路滤波器的所述控制信号和所述前馈放大器的所述输出求和并将一个和控制信号提供给第二电压控制振荡器；以及
一个第三分频器电路，用于将所述第二电压控制振荡器的输出除以一个因子A，所述第三分频器电路的输出端耦合到所述第一鉴相器电路的第二输入端。
12.根据权利要求11的时钟恢复电路，还包括一个微处理器，用于根据存储在所述微处理器中的信息改变分频数值M、N和A。
CN96198714A 1995-11-30 1996-11-14 带前馈的高稳定频率合成器环路 Pending CN1203708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/565,313 1995-11-30
US08/565,313 US5737694A (en) 1995-11-30 1995-11-30 Highly stable frequency synthesizer loop with feedforward

Publications (1)

Publication Number Publication Date
CN1203708A true CN1203708A (zh) 1998-12-30

Family

ID=24258066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96198714A Pending CN1203708A (zh) 1995-11-30 1996-11-14 带前馈的高稳定频率合成器环路

Country Status (9)

Country Link
US (1) US5737694A (zh)
EP (1) EP0900479A1 (zh)
KR (1) KR19990071777A (zh)
CN (1) CN1203708A (zh)
AU (1) AU7679596A (zh)
BR (1) BR9611620A (zh)
MX (1) MX9804172A (zh)
PL (1) PL327330A1 (zh)
WO (1) WO1997020398A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
CN102281058A (zh) * 2010-12-10 2011-12-14 华为技术有限公司 确定锁相环pll带宽特性的方法、装置和系统
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
CN105897298A (zh) * 2016-06-03 2016-08-24 北京航空航天大学 多级模块化无线收发机实验平台
CN114584071A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 一种时钟振荡器及其制备方法
CN114830542A (zh) * 2019-12-31 2022-07-29 德州仪器公司 接收器中的载波频率恢复

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022852A (ja) * 1996-07-02 1998-01-23 Nec Corp 無線通信装置
KR100494311B1 (ko) * 1997-05-06 2005-08-10 디지털 비디오 시스템스 인코퍼레이션 모터의회전유무출력장치
US6049254A (en) * 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency
DE19747735C2 (de) * 1997-10-29 2003-04-30 Infineon Technologies Ag Frequenzsynthesizer für ein Mobilfunkendgerät
US6188716B1 (en) * 1998-03-02 2001-02-13 Pan Atlantic Corporation Radio and communication method using a transmitted intermediate frequency
US6192088B1 (en) * 1998-03-31 2001-02-20 Lucent Technologies Inc. Carrier recovery system
US6091303A (en) * 1999-04-06 2000-07-18 Ericsson Inc. Method and apparatus for reducing oscillator noise by noise-feedforward
DE19948745A1 (de) * 1999-10-09 2001-04-12 Philips Corp Intellectual Pty Schaltungsanordnung zur Demodulation eines Zwischenfrequenz-Videosignals
US6693860B1 (en) 2000-10-20 2004-02-17 Hewlett-Packard Development Company, L.P. Timing signal recovery by superheterodyne phase locked loop
US6975686B1 (en) * 2000-10-31 2005-12-13 Telefonaktiebolaget L.M. Ericsson IQ modulation systems and methods that use separate phase and amplitude signal paths
NL1017191C2 (nl) * 2001-01-25 2002-07-30 Univ Delft Tech Kwadratuurmodulator en -demodulator.
US7171181B2 (en) * 2003-08-11 2007-01-30 Schick Technologies, Inc. Method for achieving immediate and accurate automatic frequency tuning
US7176738B1 (en) * 2003-11-20 2007-02-13 Integrated Device Technology, Inc. Method and apparatus for clock generation
TWI288531B (en) * 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
FR2867926B1 (fr) * 2004-03-16 2006-07-07 St Microelectronics Sa Procede et systeme de reception satellitaire
US7643602B2 (en) * 2005-09-30 2010-01-05 Freescale Semiconductor, Inc. Method and system for estimating frequency offsets
ITMI20071432A1 (it) * 2007-07-17 2009-01-18 Ducati Energia Spa Regolatore di tensione per magnetogeneratori a connessione configurabile degli avvolgimenti di fase
US8867674B2 (en) * 2009-05-29 2014-10-21 Broadcom Corporation Scalable satellite receiver system
US8842043B2 (en) * 2011-12-23 2014-09-23 Delphi Technologies, Inc. Methods to extend the frequency lock range of a received RF signal using a preamble-based frequency estimate
EP3276538B1 (en) * 2016-07-25 2020-01-01 STMicroelectronics International N.V. Carrier signal generation circuit for a radio-frequency identification transponder device and method for generating a carrier signal
CN106911330B (zh) * 2017-03-03 2020-12-15 重庆湃芯创智微电子有限公司 一种占空比稳定电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117405A (en) * 1976-11-02 1978-09-26 Louis Martinez Narrow-band radio communication system
US4180783A (en) * 1977-09-06 1979-12-25 Rca Corporation Phase lock loop data timing recovery circuit
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
NL8500675A (nl) * 1985-03-11 1986-10-01 Philips Nv Am-ontvanger.
US4755774A (en) * 1985-07-15 1988-07-05 Motorola Inc. Two-port synthesizer modulation system employing an improved reference phase modulator
US4748425A (en) * 1987-02-18 1988-05-31 Motorola, Inc. VCO range shift and modulation device
US4837853A (en) * 1987-06-05 1989-06-06 Motorola, Inc. Dual port FM demodulation in phase locked receivers
DE3721154A1 (de) * 1987-06-26 1989-01-05 Wegmann & Co Frequenzsynthesizer
US4743867A (en) * 1987-08-03 1988-05-10 Motorola, Inc. Compensation circuitry for dual port phase-locked loops
US4864252A (en) * 1988-09-26 1989-09-05 Motorola, Inc. Sample-and-hold phase detector for use in a phase locked loop
US5109531A (en) * 1989-02-28 1992-04-28 Motorola, Inc. Sideband receiver with pilot lock
FI895068A0 (fi) * 1989-10-25 1989-10-25 Telenokia Oy Frekvenssyntetisator.
US5079526A (en) * 1990-08-29 1992-01-07 Motorola, Inc. Frequency modulated synthesizer using low frequency offset mixed VCO
US5329250A (en) * 1992-02-25 1994-07-12 Sanyo Electric Co., Ltd. Double phase locked loop circuit
US5392003A (en) * 1993-08-09 1995-02-21 Motorola, Inc. Wide tuning range operational transconductance amplifiers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
CN102281058A (zh) * 2010-12-10 2011-12-14 华为技术有限公司 确定锁相环pll带宽特性的方法、装置和系统
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
CN105897298A (zh) * 2016-06-03 2016-08-24 北京航空航天大学 多级模块化无线收发机实验平台
CN114830542A (zh) * 2019-12-31 2022-07-29 德州仪器公司 接收器中的载波频率恢复
CN114830542B (zh) * 2019-12-31 2024-01-12 德州仪器公司 接收器中的载波频率恢复
CN114584071A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 一种时钟振荡器及其制备方法

Also Published As

Publication number Publication date
BR9611620A (pt) 1999-03-30
US5737694A (en) 1998-04-07
EP0900479A1 (en) 1999-03-10
WO1997020398A1 (en) 1997-06-05
MX9804172A (es) 1998-09-30
EP0900479A4 (zh) 1999-03-10
PL327330A1 (en) 1998-12-07
AU7679596A (en) 1997-06-19
KR19990071777A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
CN1203708A (zh) 带前馈的高稳定频率合成器环路
US4837853A (en) Dual port FM demodulation in phase locked receivers
US5584062A (en) Method and apparatus for compensating phase locked receivers
EP0538903B1 (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
CA2125441C (en) Synchronized clock using a non-pullable reference oscillator
EP0546088B1 (en) Frequency modulated synthesizer using low frequency offset mixed vco
US6351164B1 (en) PLL circuit
US8013681B2 (en) Wide spectrum radio transmit architecture
CN1115924A (zh) 直变换接收机
EP0645891B1 (en) Frequency tuning for a phase locked loop
US4670888A (en) Frequency modulated modem transmitter
US4683445A (en) Synchronization method for deriving a reference signal from a pilot frequency
EP0645882B1 (en) Demodulation of FM carrier
CA2293173A1 (en) Agile phase noise filter using vcxo and frequency synthesis
US6064273A (en) Phase-locked loop having filter with wide and narrow bandwidth modes
US5603109A (en) Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator
US6448909B1 (en) Analog continuous wavelet transform circuit
US6683920B1 (en) Dual-loop system and method for frequency acquisition and tracking
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
JPS61265923A (ja) 周波数シンセサイザのチヤンネル化を助長するための電子回路装置
JPS6272209A (ja) 直流ｆｍフエ−ズ・ロツク・ル−プを含む回路
EP1107458B1 (en) System for limiting IF variation in phase locked loops
WO2003052936A1 (en) Improvements relating to frequency synthesis
GB2214742A (en) Noise-controlled frequency-modulation signal detector
US20040178856A1 (en) Continuous-phase oscillator with ultra-fine frequency resolution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication