CN120417455A - 具有外导电间隔物的器件 - Google Patents

具有外导电间隔物的器件

Info

Publication number
CN120417455A
CN120417455A CN202411909827.4A CN202411909827A CN120417455A CN 120417455 A CN120417455 A CN 120417455A CN 202411909827 A CN202411909827 A CN 202411909827A CN 120417455 A CN120417455 A CN 120417455A
Authority
CN
China
Prior art keywords
outer conductive
gate
spacer
conductive spacer
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411909827.4A
Other languages
English (en)
Inventor
F·赫伯特
L·S·苏赛
S·J·本特利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN120417455A publication Critical patent/CN120417455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及半导体结构，更具体地说，涉及具有外导电间隔物的器件和制造方法。该结构包括：栅极结构；栅极金属，其连接到栅极结构；内间隔物，其接触并围绕栅极金属；钝化层，其位于内间隔物上；以及外导电间隔物，其位于钝化层上且邻近栅极结构的侧面。

Description

具有外导电间隔物的器件
技术领域
本公开涉及半导体结构，更具体地说，涉及具有外导电间隔物的器件和制造方法。
背景技术
高电子迁移率晶体管(HEMT)是一种场效应晶体管，其包括在两种具有不同带隙的材料之间的结(即，异质结)作为沟道，而不是掺杂区(对于MOSFET，通常为这种情况)。常用的材料族是GaN或GaAs，尽管根据器件的应用可以使用其他材料。
由于GaN材料系统的更高的临界场和切换品质因数(figures of merit)，因此GaNHEMT器件通常比硅MOSFET具有更高的电场强度，从而在例如导通电阻和击穿电压方面提供实质性的性能改进，同时提供快速切换速度以及其他重要参数。由于这些特性从根本上导致更高的系统效率，因此HEMT可以用于各种电源管理应用，诸如消费或汽车领域中的AC-DC和DC-DC转换。在RF应用中，它们可用于诸如手机、卫星或接收器或雷达设备的应用中的高频功率放大器、低噪声放大器或开关。
发明内容
在本公开的一方面，一种结构包括：栅极结构；栅极金属，其连接到所述栅极结构；内间隔物，其接触并围绕所述栅极金属；钝化层，其位于所述内间隔物上；以及外导电间隔物，其位于所述钝化层上且邻近所述栅极结构的侧面。
在本公开的一方面，一种结构包括：栅极结构；内电介质间隔物；外导电间隔物，其围绕所述内电介质间隔物；栅极金属，其连接到所述栅极结构且被所述内电介质间隔物围绕，所述栅极金属还在所述内电介质间隔物的相对侧与所述外导电间隔物邻近。
在本公开的一方面，一种方法包括：形成栅极结构；形成连接到所述栅极结构的栅极金属；形成接触并围绕所述栅极金属的内间隔物；在所述内侧壁间隔物上形成钝化层；以及在所述钝化层上且邻近所述栅极结构的侧面形成外导电间隔物。
附图说明
在下面的详细描述中借助本公开的示例性实施例的非限制性示例，参考所提到的多个附图描述了本公开。
图1示出了根据本公开的一些方面的结构及相应制造工艺。
图2示出了根据本公开的附加方面的结构。
图3A-3C示出了根据本公开的一些方面的除了其他特征之外的外导电间隔物的俯视图。
图4A-4D示出了根据本公开的一些方面的用于制造图1的结构的制造工艺。
具体实施方式
本公开涉及半导体结构，更具体地说，涉及具有外导电间隔物的器件和制造方法。更具体地，该器件可以是具有内电介质间隔物、外导电间隔物和包括栅极金属的场板的增强模式(例如，常关)高电子迁移率晶体管(HEMT)。在实施例中，外导电间隔物可以是连接到器件源极的场板。有利地，这些器件可以是高性能GaN功率技术所必需的可缩放增强模式器件。在实施例中，例如，这些器件可以缩放到极短长度以最小化沟道电阻，尤其是在操作电压降低时。此外，本文所述的方法可以减小p-GaN栅极结构边缘上的应力(例如，在形成栅极金属过程期间)。
在更具体的实施例中，HEMT可以是具有用于e模式GaN HEMT器件的p-GaN栅极结构(例如，栅电极)的基于自对准间隔物的结构的高电压p-GaN HEMT。在实施例中，自对准方法基于内电介质间隔物和外导电间隔物的使用，其中，栅极金属与栅极结构精确对准而不引起应力或短路。除了保护栅极结构和例如在金属栅极沉积工艺期间通过原子层沉积(ALD)形成的钝化层之外，外导电间隔物还可以用作连接到器件源极的场板。
本公开的结构可以使用多种不同的工具以多种方式来制造。然而，一般地，使用方法和工具来形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的结构的方法(即，技术)。例如，这些结构构建在晶片上，并在晶片顶部上借助光刻工艺而图案化的材料膜中实现。具体地，结构的制造使用三个基本构造块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化的掩模；以及(iii)对掩模有选择性地蚀刻所述膜。此外，如本领域已知的，可以使用预清洁工艺来清洁蚀刻表面的任何污染物。此外，如本领域已知的，在必要时，可以使用快速热退火工艺来驱入掺杂剂或材料层。
图1示出了根据本公开的一些方面的结构及相应的制造工艺。更具体地，图1的结构10可以是包括p-GaN栅极结构14的HEMT，该栅极结构具有被内电介质间隔物22和外导电间隔物23围绕的栅极金属16。外导电间隔物23可以用作连接到源极17的场板。应当认识到，场板21a可以是由栅极金属形成的独立场板。另外，在实施例中，尽管场板可以连接到源极17，但是存在其他应用，其中场板可以在其他应用中连接到栅极。
钝化层20可以设置在内电介质间隔物22和外导电间隔物23之间，其中，另一钝化层(绝缘体材料)25覆盖外导电间隔物23和钝化层20。在实施例中，除了在向器件的漏极侧19施加电压时减小工艺变化和电场之外，外导电间隔物23还将在随后的制造工艺(例如，形成场板和沉积栅极金属)期间保护p-GaN栅极结构14。栅极金属16a可以形成在外导电间隔物23的外侧上的钝化层25上方。钝化层25将栅极金属16a与外导电间隔物23隔离。应当理解，可以有附加场板21a，该附加场板可以连接到源极17。栅极金属16a可以用作连接源极17的自对准场板21a(例如，栅极金属场板)。
更具体地，结构10包括半导体衬底12。半导体衬底12可以包括含有Si的半导体衬底12a；尽管本文中考虑了其他合适的材料，包括但不限于SiGe、SiGeC、SiC、GaN、AlN、GaAs、InAs、InP和其他III/V族或II/VI族化合物半导体，或者可以是具有多层的工程衬底，例如绝缘体上硅(SOI)。在优选实施例中，半导体材料衬底可以包括合适的晶体取向，例如，在硅的情况下，晶体取向为＜111＞。
剩余的半导体材料12b-12d可以是用于形成GaN HEMT器件的半导体材料的堆叠。通过说明性且非限制性的示例，宽带隙半导体层12b例如可以是本领域中公知的AlGaN材料堆叠。例如，并且作为非限制的说明性示例，宽带隙半导体层12b可以在分层的半导体材料堆叠中包括位于底层半导体衬底12a上的种子层(例如，AlN)，以及缓冲层(例如，AlGaN/GaN超晶格)和沟道层12c(例如，GaN)。在实施例中，沟道层12c可以是形成在宽带隙半导体层12b上方的未掺杂的GaN，并且，阻挡层12d可以是形成在未掺杂的GaN上方的AlGaN。在其他实施例中，层12d可以是AlN、InAlN、InGaN、GaN或多种材料。半导体材料的堆叠可以通过常规外延生长工艺或其他已知的沉积方法形成，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。
可以在阻挡层12d上方形成p掺杂的GaN层，其被图案化以形成p-GaN栅极结构14。可选的未掺杂的薄GaN层或Si3N4材料可以设置在p-GaN栅极结构14的表面上，如参考标号14a所示。如关于图4A-4D所描述的，该附加钝化层14a充当蚀刻停止。钝化层14a可以通过任何常规沉积方法(例如，CVD或ALD)形成，并且使用本领域中公知的常规光刻和蚀刻工艺用栅极材料图案化，因此，不需要进一步的解释来完全理解本公开。
仍参考图1，器件10(例如，包括p-GaN栅极结构14)可以设置在沟道层12c和阻挡层12d之上。例如，器件10可以包括沟道层12c和/或层12d的源极区17和漏极区19。半导体材料的部分可以利用原位掺杂(例如，p型掺杂，如镁(Mg))而外延生长，如本领域中公知的。
栅极金属16，例如TiN、TiAl和/或TaN，可以设置在p-GaN栅极结构14的半导体材料的顶部并与之接触。在实施例中，栅极金属16a也可以同时沉积在钝化层25上方，以形成连接到源极17的下场板21a。栅极金属16、16a可以通过常规沉积方法(例如CVD、等离子体气相沉积(PVD)、原子层沉积(ALD)和其他技术)沉积，并且在如图4C和4D所示沉积层间电介质材料24之前通过常规蚀刻工艺(例如，反应离子蚀刻(RIE))图案化。栅极金属16、16a可以是难熔金属或其化合物，例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钯(Pd)、钨(W)或硅化钨(WSi2)。如本文进一步公开的，下场板21a将使用外导电间隔物23进行自对准。
图1还示出了金属材料16b、16c(金属材料)和可选的金属层(例如，功率金属)16d。金属材料16b、16c、16d包括上金属层16”’(例如，第一金属层处的强力金属)，以及金属材料16a、16c还包括欧姆接触16’和将上金属层16”’连接到欧姆接触16’的过孔16”。金属材料16b、16c和金属层16d可以是与栅极金属16、16a相同或不同的金属材料。例如，金属材料16b、16c、16d可以是铝(Al)或用于布线层的其他导电材料。在实施例中，金属材料16b、16c、16d可以在图4D所示的层间电介质材料24的图案化(例如，光刻和蚀刻工艺)之后沉积。附加层间电介质层24a、24b也可以沉积在层间电介质材料24和栅极金属16、16a上方。欧姆接触16c可以连接到漏极区19，例如阻挡层12d；而嵌入层间电介质材料24a内的欧姆接触16b和可选的金属层16d可以用作连接到源极17的在不同布线层级处的场板21b、21c。
尽管场板21b、21c可以由欧姆接触16b和金属层16d的金属材料形成，但是也可以构想，场板21b、21c可以是连接到金属材料16b和金属层16d的单独的布线层。例如，在可选实施例中，金属布线(例如，TiN)可用作连接到金属材料16b的场板21b。此外，应当理解，场板21a、21b、21c和钝化层20之间的层间电介质材料24和钝化层25的厚度可用于减小栅极结构14上的电场，因为漏极侧19上的电场耗尽。
在实施例中，钝化层20、25例如可以是氮化物材料。在更具体的实施例中，钝化层20可以是氮化硅、氧化硅或多种材料，并且可以使用ALD、CVD或任何其他已知的沉积工艺沉积；而钝化层25可以通过ALD或CVD工艺沉积在外导电间隔物23上方。在实施例中，钝化层20可以是Al2O3，钝化层25可以是SiO2或Si3N4。
钝化层20可以位于内电介质间隔物22的外侧壁上以及位于半导体衬底12上方，包括在有源器件10(例如，p-GaN栅极结构)的边缘和侧面处。以这种方式，内电介质间隔物22被包封在钝化层20、钝化层14a、pGaN栅极结构14(位于电介质间隔物22的底表面上)和栅极金属堆叠16(位于内侧和顶表面上)之间。内电介质间隔物22可以是单层或多层电介质绝缘体材料，例如氮化物、氧化物或氧氮化物，并且可以是与钝化层14a、20、25不同的材料。
仍然参考图1，外导电间隔物23可以形成在钝化层20上，与内电介质间隔物22相对。外导电间隔物23可以在p-GaN栅极结构14的侧面和角部上方延伸。作为示例，外导电间隔物23可以是钨、多晶硅或硅化钨，并且可以用于在制造工艺(例如，用于形成场板的蚀刻工艺)期间保护栅极结构14(例如，p-GaN栅极结构)。例如，在形成金属材料16a(和场板21a)以及金属材料16b和相应的场板21b的蚀刻工艺期间，外导电间隔物23将保护钝化层20。此外，外导电间隔物23可以减小栅极结构14上的应力，该应力否则由栅极金属16、16a和栅极结构14之间的不同膨胀系数导致。外导电间隔物23还可以与栅极侧的栅极金属16a以及漏极侧的可选附加场板21a自对准。
如图1进一步所示，在实施例中，栅极金属16a设置在钝化层25上，并且可以通过外导电间隔物23的厚度自对准。另外，设置在p-GaN栅极结构14上的栅极金属16可以自对准并被内电介质间隔物22和外导电间隔物23围绕。此外，栅极金属16可以对称地定位在有源器件10上方，并且被内电介质间隔物22和外导电间隔物23围绕，其相对于p-GaN栅极结构14的边缘偏移距离“X”。偏移距离“X”是内电介质间隔物22的厚度。另外，栅极金属16的轮廓将遵循内电介质间隔物22的轮廓。
图2示出了根据本公开的附加方面的结构。在图2的结构10a中，栅极金属16a在外导电间隔物23上方延伸。另外，外导电间隔物23进一步延伸到漂移区(例如，器件的漏极侧19)。以这种方式，包括外导电间隔物23的场板21a可以具有延伸的长度(与图1所示的结构相比)。剩余特征与图1的结构10类似。
图3A-3C示出了根据本公开的一些方面的外导电间隔物23的俯视图。图3A和3B所示的外导电间隔物23的俯视图可以对应于图1所示的结构10；而图3C的外导电间隔物23的俯视图可以对应于图2所示的结构10a。
在图3A的结构中，外导电间隔物23包括窄端部23a，其中，接触27连接到窄端部23a。在图3B中，外导电间隔物23包括更宽(例如，更大)的端部23b，其中，接触27连接到端部23b。图3B的实施例使得接触27具有更大的着陆空间。图3C示出了图2所示的外导电间隔物23的俯视图，其在漂移区内具有延伸的长度23c。接触27也可以放置在外导电间隔物23的更大端部23b处；但是还考虑了该结构包括如图3A所示的窄端部。
图4A-4D示出了根据本公开的一些方面的制造图1的结构的相应制造工艺。本领域技术人员应当理解，可以使用类似的制造工艺来制造图2的结构，但是对栅极金属和场板的图案化工艺有些修改，如本领域技术技术人员应当理解的。
如图4A所示，可以使用硬掩模28在半导体衬底12上形成(例如，图案化)p-GaN栅极结构14。在实施例中，硬掩模28可以是氮化物材料或本领域中公知的其他硬掩模材料。例如，p-GaN栅极结构14可以通过在衬底12上沉积p-GaN材料，然后沉积钝化层14a(蚀刻停止)和硬掩模28来形成。p-GaN材料、钝化层14a和硬掩模28可以使用常规光刻和蚀刻工艺来图案化，例如本领域中公知的反应离子蚀刻(RIE)。
常规光刻和蚀刻工艺包括在硬掩模材料上方形成抗蚀剂，该抗蚀剂暴露于能量(光)下，并通过利用常规抗蚀剂显影剂进行显影以形成图案(开口)。具有选择性化学作用的蚀刻工艺，例如反应离子蚀刻(RIE)，将用于使图案转移到硬掩模材料和p-GaN材料中以形成栅极结构14。该抗蚀剂可以通过常规氧灰化工艺或其他已知的剥离剂去除。
图4B示出了外导电间隔物23的形成。为了形成外导电间隔物23，在图案化的栅极结构14和硬掩模28上方形成钝化层20。在实施例中，钝化层20可以是通过ALD或CVD或其他公知的工艺的氮化物或氧化物材料(或其组合)。根据特定场板设计的期望厚度，可以在钝化层20上沉积可选的氧化物材料。
通过在钝化层20上方保形沉积导电材料，然后进行各向异性蚀刻工艺以形成外导电间隔物23，来形成外导电间隔物23。例如，可以使用例如CVD工艺在结构上沉积钨、多晶硅或硅化钨材料。该材料可通过各向异性蚀刻工艺蚀刻以形成外导电间隔物23。钝化层25可以沉积在外导电间隔物23和硬掩模28上方。
在图4C中，内电介质间隔物22形成在沟槽30的侧壁上。例如，硬掩模上方的钝化层20、25和硬掩模本身可以被选择性地去除，以形成沟槽30，该沟槽暴露p-GaN栅极结构14上方的底层钝化层14a。在实施例中，钝化层14a将充当蚀刻停止层，以保护p-GaN栅极结构14。本领域技术人员应当理解，沟槽30将具有包括钝化层20的侧壁。
内电介质间隔物22形成在沟槽30的侧壁上，更具体地说，形成在沟槽30内的钝化层14a、20上方。间隔物材料例如可以是氧化物、氮化物、氧氮化物或其他电介质材料或者其组合。在实施例中，内电介质间隔物22可通过执行常规毯式沉积工艺(例如，CVD或ALD等)接着执行回蚀工艺(例如，各向异性蚀刻工艺)以从p-GaN栅极结构14上方的钝化层14a的顶表面去除间隔物材料来形成。以这种方式，内电介质间隔物22与p-GaN栅极结构14的边缘自对准。在形成内电介质间隔物22之后，可以通过选择性蚀刻工艺去除钝化层14a的暴露部分，以暴露底层p-GaN栅极结构14。
如图4D所示，栅极金属16、16a可以通过沉积和图案化工艺形成。在实施例中，当制造栅极金属16、16a时，外导电间隔物23将减小栅极结构上的应力(该应力是由于金属材料与栅极结构相比膨胀系数不同导致的)，同时还提供用于形成至少底部场板21的自对准机制。
通过示例的方式，除了在沟槽外部的钝化层25上方之外，金属材料可以被毯式沉积(例如CVD)在沟槽内，形成为与底层p-GaN栅极结构14接触。例如，金属材料也将沉积在内电介质间隔物22、外导电间隔物23和钝化层25上方，随后进行常规图案化工艺，以形成图1和2中所示的不同配置中的任何配置。
由此，应当认识到，图案化工艺可用于从栅极金属16a形成场板21a。应当理解，栅极金属16将与p-GaN栅极结构14自对准，并且还将相对于p-GaN栅极结构14的边缘偏移了内电介质间隔物22，而栅极金属16a将自对准到外导电间隔物23。
工艺流程继续进行如关于图1所述的常规后段制程(BEOL)工艺，其中在例如场板和欧姆接触的附加制造工艺期间，外导电间隔物23保护p-GaN栅极结构14。举例来说，可以在栅极金属16、16a上方沉积层间电介质材料24，接着执行图案化工艺以在层间电介质材料24内形成包括图4D所示的图案29的不同图案，这些图案遵循图1和2所示的金属材料16b、16c的形状。漏极侧19的金属材料可以沉积在图案化的层间电介质材料24内。本领域技术人员应当理解，可以针对器件的不同层级处的每个不同场板重复该相同的过程。
HEMT可以作为分立应用中的单个器件使用、也可以通过协同封装或多芯片3D集成技术与相同或不同类型的几个其他器件组合在单个封装中，或者可以在片上系统(SoC)技术中与几个其他器件组合。SoC是将电子系统的所有部件集成在单个芯片或衬底上的集成电路(也称为“芯片”)。由于部件被集成在单个衬底上，因此与具有等效功能的多芯片设计相比，SoC消耗的功率少得多，占用的面积也小得多。因此，SoC正成为移动计算(例如在智能手机中)和边缘计算市场中的主导力量。SoC也用于嵌入式系统和物联网中。此外，在SoC设计中越来越多地采用GaN器件，在这种设计中，多个GaN HEMT形成在单个衬底上。
上述方法用于分立器件芯片或集成电路芯片的制造。所得到的芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连或掩埋互连中的一者或两者)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的选择旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能够理解本文公开的实施例。

Claims (20)

1.一种结构，包括：
栅极结构；
栅极金属，其连接到所述栅极结构；
内间隔物，其接触并围绕所述栅极金属；
钝化层，其位于所述内间隔物上；以及
外导电间隔物，其位于所述钝化层上且邻近所述栅极结构的侧面。
2.根据权利要求1所述的结构，其中，所述栅极结构包括p-GaN材料。
3.根据权利要求2所述的结构，其中，所述内间隔物包括电介质材料。
4.根据权利要求1所述的结构，其中，所述钝化层是位于所述内间隔物和所述外导电间隔物之间的氮化物材料。
5.根据权利要求1所述的结构，其中，所述外导电间隔物围绕所述栅极结构和所述栅极金属。
6.根据权利要求5所述的结构，其中，所述外导电间隔物包括连接到源极的场板。
7.根据权利要求6所述的结构，还包括与位于漏极侧的所述外导电间隔物邻近的附加栅极金属，所述附加栅极金属包括连接到所述源极的第二场板。
8.根据权利要求7所述的结构，还包括位于所述漏极侧的金属材料。
9.根据权利要求8所述的结构，其中，所述金属材料包括位于所述第一场板上的邻接所述漏极侧的所述外导电间隔物的至少另一场板。
10.根据权利要求9所述的结构，其中，所述另一场板、所述第一场板和所述第二场板位于不同层级。
11.根据权利要求1所述的结构，其中，所述外导电间隔物包括下场板，所述下场板具有延伸到漏极侧的漂移区内的长度且连接到源极，并且还包括栅极金属，所述栅极金属包括与所述外导电间隔物邻近且连接到所述源极的第二场板。
12.一种结构，包括：
栅极结构；
内电介质间隔物；
外导电间隔物，其围绕所述内电介质间隔物；
栅极金属，其连接到所述栅极结构且被所述内电介质间隔物围绕，所述栅极金属还在所述内电介质间隔物的相对侧与所述外导电间隔物邻近。
13.根据权利要求12所述的结构，还包括：绝缘体材料，其将所述外导电间隔物与邻近所述外导电间隔物的所述栅极金属隔离。
14.根据权利要求13所述的结构，还包括：钝化层，其位于所述外导电间隔物和所述内电介质间隔物之间。
15.根据权利要求14所述的结构，其中，所述外导电间隔物包括位于所述钝化层上的第一场板，以及邻近所述外导电间隔物的所述金属栅极包括位于所述绝缘体材料上的第二场板。
16.根据权利要求15所述的结构，其中，邻近所述外导电间隔物的所述栅极金属与所述外导电侧壁间隔物邻接，其中，所述绝缘体材料位于所述栅极金属和所述外导电间隔物之间。
17.根据权利要求15所述的结构，还包括：至少一个附加场板，其包括位于所述器件的漏极侧的欧姆接触。
18.根据权利要求12所述的结构，其中，所述外导电间隔物包括延伸到所述器件的漏极侧的漂移区内的长度。
19.根据权利要求12所述的结构，其中，连接到所述栅极结构的所述栅极金属和邻近所述外导电间隔物的所述栅极金属包括相同的金属材料。
20.一种方法，包括：
形成栅极结构；
形成连接到所述栅极结构的栅极金属；
形成接触并围绕所述栅极金属的内间隔物；
在所述内侧壁间隔物上形成钝化层；以及
在所述钝化层上且邻近所述栅极结构的侧面形成外导电间隔物。
CN202411909827.4A 2024-01-30 2024-12-24 具有外导电间隔物的器件 Pending CN120417455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/427,206 US20250248097A1 (en) 2024-01-30 2024-01-30 Device with outer conductive spacer
US18/427206 2024-01-30

Publications (1)

Publication Number Publication Date
CN120417455A true CN120417455A (zh) 2025-08-01

Family

ID=91829839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411909827.4A Pending CN120417455A (zh) 2024-01-30 2024-12-24 具有外导电间隔物的器件

Country Status (3)

Country Link
US (1) US20250248097A1 (zh)
EP (1) EP4597577A1 (zh)
CN (1) CN120417455A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976686A (zh) * 2005-06-10 2011-02-16 日本电气株式会社 场效应晶体管
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
KR102150007B1 (ko) * 2016-06-01 2020-09-01 이피션트 파워 컨버젼 코퍼레이션 다단계 표면의 패시베이션 구조 및 그 제조 방법
US12550356B2 (en) * 2019-04-15 2026-02-10 Rohm Co. Ltd. Nitride semiconductor device and method for manufacturing same
US11316019B2 (en) * 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor

Also Published As

Publication number Publication date
EP4597577A1 (en) 2025-08-06
US20250248097A1 (en) 2025-07-31

Similar Documents

Publication Publication Date Title
CN111509041B (zh) 半导体器件及其制造方法
CN112490286B (zh) 半导体装置及其制作方法
CN113016074A (zh) 半导体器件及其制造方法
US20240194680A1 (en) Bidirectional device
US12610615B2 (en) Device with isolation structures in active regions
CN119947165A (zh) 具有再生势垒的高电子迁移率晶体管
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
EP4379811A2 (en) High-electron-mobility transistor
US20240014306A1 (en) Semiconductor Structure with Features of D-mode and E-mode GaN Devices and Semiconductor Process Thereof
EP4597577A1 (en) Device with outer conductive spacer
US20250248096A1 (en) Device with inner and outer spacers
CN117766579A (zh) 高电子迁移率晶体管及其制造方法
EP4597576A1 (en) Device with inner spacer sidewall structures
US20250120155A1 (en) High-electron-mobility transistor
US20250040221A1 (en) High-electron-mobility transistor
US12550410B2 (en) High electron mobility transistors
US12183814B1 (en) Multi-channel transistor
US20250072024A1 (en) Transistor with thermal plug
EP4354511A2 (en) Device with field plates
EP4333042A2 (en) High-electron-mobility transistor
US12446307B2 (en) Structure and method of forming spacers on unfaceted raised source/drain regions
EP4539125A1 (en) High electron mobility transistor
CN115832041B (zh) 半导体器件及其制造方法
US20240186384A1 (en) High-electron-mobility transistor
CN119029019A (zh) 高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination