CN121237761A - 功率器件的封装结构、方法及电子设备 - Google Patents

Abstract

本申请涉及功率器件技术领域，公开了一种功率器件的封装结构、方法及电子设备，其中，该申请的功率器件的封装结构包括：引线框架和半导体芯片；半导体芯片包括相对设置的第一面和第二面；所述半导体芯片的第一面设置有重布线层，所述重布线层包括分别与所述半导体芯片的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，所述半导体芯片的第二面设置有第三引脚；所述引线框架包括基岛区和引脚区，所述引脚区设置有至少一个引脚焊盘，所述半导体芯片的第三引脚通过结合层连接所述基岛区。通过在半导体芯片第一面设置重布线层以实现正面引脚的灵活电连接，减少了键合线带来的杂散电感影响，提高了开关速度。

Description

功率器件的封装结构、方法及电子设备

技术领域

本申请涉及功率器件技术领域，尤其涉及一种功率器件的封装结构、方法及电子设备。

背景技术

随着功率电子技术的快速发展，功率器件在新能源发电、电动汽车、工业控制等领域的应用越来越广泛。在现有技术中，常见的功率器件封装结构通常采用引线键合方式实现芯片与外部引脚的电气连接，该方式需要预留足够的键合空间，导致封装体积较大。同时，键合线本身会引入额外的寄生电感和电阻，影响器件的高频特性。

发明内容

有鉴于此，本申请实施例提供一种功率器件的封装结构、方法及电子设备，可以有效解决现有技术中的功率器件封装体积大,且键合线会对器件的特性造成影响等问题。

第一方面，本申请实施例提供一种功率器件的封装结构，包括：引线框架和半导体芯片；半导体芯片包括相对设置的第一面和第二面；

所述半导体芯片的第一面设置有重布线层，所述重布线层包括分别与所述半导体芯片的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，所述半导体芯片的第二面设置有第三引脚；

所述引线框架包括基岛区和引脚区，所述引脚区设置有至少一个引脚焊盘，所述半导体芯片的第三引脚通过结合层连接所述基岛区。

在一些实施例中，所述引脚焊盘和所述半导体芯片设置于所述引线框架的同一面，所述引脚焊盘与所述半导体芯片的所述第一焊盘和所述第二焊盘分别位于所述引线框架的相对两侧。

在一些实施例中，所述基岛区的边缘区域设置有第一凹槽。

在一些实施例中，所述半导体芯片的第一面设置有第二凹槽，所述第二凹槽靠近所述第一焊盘和所述第二焊盘设置。

第二方面，本申请实施例提供一种功率器件的封装方法，包括：

提供一包括多个晶粒的晶圆,所述晶圆包括相对设置的第一面和第二面，所述晶圆的第一面设置有各个所述晶粒的第一引脚和第二引脚，所述晶圆的第二面设置有各个所述晶粒的第三引脚；

采用重布线方式，在所述晶圆的第一面制备分别与所述各个所述晶粒的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，得到制备好重布线层的晶圆；

对所述制备好重布线层的晶圆进行切割，得到半导体芯片；

提供一引线框架，所述引线框架包括基岛区和引脚区，所述引脚区设置有至少一个引脚焊盘；

利用结合层将所述半导体芯片的第二面贴装在所述基岛区，使所述半导体芯片的第三引脚与所述引脚焊盘电性连接，得到所述功率器件。

在一些实施例中，所述封装方法还包括：所述对所述制备好重布线层的晶圆进行切割之前，对所述制备好重布线层的晶圆的第二面进行减薄处理。

在一些实施例中，所述封装方法还包括：所述对所述制备好重布线层的晶圆的第二面进行减薄处理之后，所述对所述制备好重布线层的晶圆进行切割之前，在减薄处理后的晶圆的第二面制备金属化层。

在一些实施例中，所述在减薄处理后的晶圆的第二面制备金属化层包括：

在减薄处理后的晶圆的第二面依次制备钛层、镍层和银层，形成所述金属化层。

在一些实施例中，所述利用结合层将所述半导体芯片贴装在所述基岛区，使所述半导体芯片的第三引脚与所述引脚焊盘电性连接之后，所述封装方法还包括：

在所述引线框架和各个所述焊盘的表面制备保护层。

第三方面，本申请实施例提供一种电子设备，所述电子设备包括上述第一方面所述的至少一个功率器件的封装结构。

本申请的实施例具有如下有益效果：

本申请的功率器件的封装结构包括：引线框架和半导体芯片；半导体芯片包括相对设置的第一面和第二面；半导体芯片的第一面设置有重布线层，重布线层包括分别与半导体芯片的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，半导体芯片的第二面设置有第三引脚；引线框架包括基岛区和引脚区，引脚区设置有至少一个引脚焊盘，半导体芯片的第三引脚通过结合层连接基岛区。本申请通过将半导体芯片的第一面设置重布线层，使得第一引脚和第二引脚可通过重布线层中的第一焊盘和第二焊盘实现电性连接，从而在芯片正面实现引脚布局的灵活重构，提升电气连接的自由度与集成密度，且减少了键合线带来的杂散电感影响，提高了开关速度；同时，第三引脚通过结合层与引线框架的基岛区连接，使半导体芯片的第三引脚与引脚焊盘电性连接，利用引线框架进行散热，整体封装结构不仅增强了器件的电气性能和热管理能力，还支持更紧凑的封装尺寸，提高了功率器件的可靠性、功率密度和制造良率。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请实施例功率器件的封装结构的第一结构示意图；

图2示出了本申请实施例引线框架的结构示意图；

图3示出了本申请实施例功率器件的封装结构的第二结构示意图；

图4示出了本申请实施例功率器件的封装方法的流程示意图；

图5示出了本申请实施例晶圆的结构示意图。

主要元件符号说明：

10：引线框架；11：引脚焊盘；12：第一凹槽；20：半导体芯片；21：第一焊盘；22：第二焊盘；23：第二凹槽。30：晶圆；31：晶粒；311：第一引脚；312：第二引脚。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下文中，可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本申请的各种实施例中被清楚地限定。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

功率器件在电力电子系统中应用广泛，近年来，无引脚封装因其小型化、高集成度和优良的电性能，已成为功率器件的主流封装形式之一。然而，此类封装通常采用引脚侧面向下安装于印刷电路板的方式，其与引脚侧相对的上表面完全由热导率较低的环氧模塑料等树脂材料覆盖，导致散热路径受限。大部分工作过程中产生的热量主要通过金属引脚及底部向下传导至印刷电路板，散热通道单一且热阻较大，整体散热效率较低，难以满足高功率密度或高发热工况下的散热需求。

此外，在电气互连方面，传统无引脚封装多依赖铝带、金线或铜线等键合线实现芯片与外部引脚之间的连接。该工艺不仅增加了制造流程的复杂性，还需兼容多种键合材料与设备，提高了生产成本，增大的封装体积。更重要的是，键合线引入了不可忽视的寄生参数，如寄生电阻和杂散电感，这不仅限制了器件的开关速度，还导致开关过程中的能量损耗增加，影响系统整体效率与可靠性。

本申请的功率器件在安装至电路板时，采用引线框架基岛背面向上的结构，使热传递方向背离电路板，有效摆脱电路板材料低导热率的限制，提升散热效率；同时省去键合线焊接工序，简化封装工艺。通过在半导体芯片的第一表面设置重布线层，并利用其上的第一焊盘和第二焊盘实现第一引脚与第二引脚的电性连接，可在芯片正面灵活重构引脚布局，显著降低寄生电感，提高开关速度与集成密度；第三引脚则通过结合层与引线框架基岛区连接，实现电气导通并借助引线框架高效散热。整体封装结构在提升电气性能、热管理能力及可靠性的同时，支持更紧凑的尺寸设计，提高了功率密度和制造良率。

下面结合一些具体的实施例来对该功率器件的封装结构进行说明。

图1示出了本申请实施例的功率器件的封装结构的一种结构示意图。示范性地，封装结构包括引线框架10和半导体芯片20；半导体芯片20包括相对设置的第一面和第二面，其中，半导体芯片20的第一面设置有重布线层，重布线层包括分别与半导体芯片20的第一引脚和第二引脚对应电性连接的第一焊盘21和第二焊盘22，具体的，利用重布线方式在半导体芯片20的第一面设置重布线层，将半导体芯片20的第一引脚与第一焊盘21电性连接，半导体芯片20的第二引脚与第二焊盘22电性连接。

半导体芯片20的第二面设置有第三引脚。示范性地，半导体芯片20为MOS芯片，半导体芯片20的第一引脚为栅极引脚，第二引脚为源极引脚，第三引脚为漏极引脚。

引线框架10包括基岛区和引脚区，其中，基岛区用于连接半导体芯片20，引脚区用于设置功率器件的焊盘。可理解的是，引脚焊盘11和半导体芯片20设置于引线框架10的同一面，使得器件外部连接所需的源极焊盘、栅极焊盘与漏极焊盘共面分布，从而实现功率器件所有电极在封装底部的平面化布局，兼容标准贴装工艺。可根据实际应用情况对引线框架10进行设置，示范性地，引线框架10为铜结构。

半导体芯片20的第三引脚通过结合层连接基岛区，使半导体芯片20的第三引脚与引脚焊盘11电性连接。示范性地，结合层为锡膏，通过锡膏将半导体芯片20贴装在基岛区。通过将半导体芯片20的漏极引脚经锡膏结合层直接贴装于引线框架10的基岛区，实现了背面大电流电极的低电阻、高可靠性电气连接与高效热传导，显著降低接触电阻和热阻，提升器件功率密度与散热性能。

进一步的，图2示出了本申请实施例引线框架10的结构示意图，基岛区的边缘区域设置有第一凹槽12。可根据实际应用情况通过蚀刻或冲压工艺设置第一凹槽12，可理解的是，凹槽的深度应低于基岛区的厚度，示范性地，结合功率器件的散热性能和成本，基岛区的厚度为0.25mm,凹槽的深度为0.05mm，通过在基岛区的边缘区域设置第一凹槽12，能够有效限制芯片贴装过程中锡膏的横向溢出，防止其流向引脚区造成短路或污染，显著提升封装良率和电气可靠性，同时保持基岛结构的机械稳定性与热传导效率。且0.05mm深度既可形成有效阻隔，又不会过度削弱基岛整体厚度，保障热阻性能。

引线框架10的引脚区设置有至少一个引脚焊盘11，与半导体芯片20的引脚相对应，功率器件的第一焊盘21为栅极焊盘，第二焊盘22为源极焊盘，引脚焊盘11为漏极焊盘，可根据实际应用情况设置第一焊盘21、第二焊盘22和引脚焊盘11的数量和位置。示范性地，如图1所示，通过重布线方式在半导体芯片20上设置一个栅极焊盘和三个源极焊盘，多个源极焊盘可分散电流路径，降低寄生电感和电阻，提升器件的电流承载能力与开关性能，同时改善热分布，增强功率器件的可靠性和功率密度。

进一步的，半导体芯片20的第一面设置有第二凹槽23，第二凹槽23靠近第一焊盘21和第二焊盘22设置。可根据实际应用情况在利用重布线方式制备第一焊盘21和第二焊盘22时，在第一焊盘21和第二焊盘22的附近的塑封材料上设置第二凹槽23，例如，通过模塑成型时使用具有凸起结构的模具，在包封体表面对应焊盘区域外围形成凹槽结构。通过设置第二凹槽23，能够显著增加了焊盘之间及焊盘与外部导体之间的表面爬电距离，有效抑制了高电压瞬态或潮湿环境下沿封装体表面发生的漏电流、电弧放电等失效风险，提高了器件的电气绝缘性能和长期工作可靠性。同时，该凹槽结构可在不增大封装外形尺寸的前提下实现更高耐压能力，使用CTI>600V模塑料，爬电距离为1.16mm，满足器件在220V工作电压下的安全运行。

引脚区的引脚焊盘11由金属柱构成，可理解的是，金属柱的高度应等于或大于半导体芯片20的厚度，示范性地，金属柱的高度为0.3mm。在本实施例中，在引线框架10的一侧等距设置四个金属柱作为漏极焊盘。相应地，一个栅极焊盘和三个源极焊盘等距分布于功率器件的另一侧。由此，引脚焊盘11与半导体芯片20的栅极焊盘、源极焊盘分别位于引线框架10的相对两侧，形成一种对称双面电极出线结构，且所有外部电连接端均位于封装底部的不同区域，实现了无键合线、低寄生参数、高电流分散性的平面互连，显著提升功率密度、电气性能与热管理效率。

可理解的是，本申请实施例以双列扁平无引脚封装结构为例进行说明，所提出的封装结构与引脚布局能够实现与现有双列扁平无引脚封装结构的引脚兼容，便于直接替换应用。在实际应用中，本申请的功率器件的封装结构亦可适用于其他无引脚或阵列式贴装封装形式，例如四侧无引脚扁平封装、焊盘网格阵列封装等，封装外形及焊盘分布可根据具体需求进行适应性调整，在此不做限定。

进一步地，本申请实施例所提出的封装结构具有良好的尺寸兼容性，可适配不同面积的半导体芯片20。如图3所示，在半导体芯片20尺寸较小的情况下，可通过调整重布线层中焊盘的布局位置以及芯片在引线框架10上的贴装位置，使源极与栅极仍能准确对位至相应的引脚焊盘11，从而实现与对应的封装外形完全一致的外部尺寸和引脚排列，确保封装后的器件满足引脚替换要求。

图4示出了本申请实施例的功率器件的封装方法的一种流程示意图。示范性地，该封装方法包括S101-S105：

S101：提供一包括多个晶粒的晶圆,晶圆包括相对设置的第一面和第二面，晶圆的第一面设置有各个晶粒的第一引脚和第二引脚，晶圆的第二面设置有各个晶粒的第三引脚。

可理解的是，晶粒为氮化镓功率器件晶粒，晶粒也可以为碳化硅功率器件晶粒等，可根据实际应用情况设置晶圆中晶粒的数量，示范性地，如图5所示，晶圆30包括四个相同的晶粒31，各个晶粒31包括三个引脚，其中第一引脚311为栅极引脚，设置在晶圆30的第一面；第二引脚312为源极引脚，设置在晶圆30的第一面；第三引脚为漏记引脚，设置在晶圆30的第二面。

本申请实施例并不限定晶圆30的具体工艺类型，可适用于平面型、沟槽型或超级结等各类晶粒31结构。只要其具备第一面具有源极和栅极、第二面具有漏极的基本电极配置，均可纳入本封装方法的应用范围。示范性地，晶圆30为平面型，厚度为750μm。

这种结构为后续实施重布线方式奠定了物理基础。特别是漏极为大面积导体，有利于降低接触电阻和热阻，提升器件整体性能。且晶圆30结构支持批量处理例如整片重布线、整片塑封、整片研磨等，显著提高生产效率，降低单位成本，符合先进功率封装向晶圆30级封装发展的趋势。

S102：采用重布线方式，在晶圆30的第一面制备分别与各个晶粒31的第一引脚311和第二引脚312对应电性连接的第一焊盘21和第二焊盘22，得到制备好重布线层的晶圆30。

具体的，在晶圆30的第一面整片涂覆一层绝缘介质材料，作为支撑基底，绝缘材料可以为聚苯并恶唑、苯并环丁烯等，能够保护底层敏感器件结构，并为后续光刻和金属布线提供平整表面。通过曝光显影的方式定义新的导线图案，之后采用直流或脉冲电镀技术制作新的金属线路。示范性地，电镀铜层的厚度为0.2，将各晶粒31的源极和栅极引至芯片外围区域，并形成用于外部电气连接的第一焊盘21和第二焊盘22。其中，半导体芯片20的栅极引脚连接至第一焊盘21，半导体芯片20的源极引脚连接至第二焊盘22，所有晶粒31的源极和栅极已通过铜线延伸至指定位置，第一焊盘21和第二焊盘22位于芯片外围或封装兼容区域。

对电镀后的晶圆30进行塑封，并对塑封后的晶圆30的第一面进行研磨，露出第一焊盘21和第二焊盘22，可理解的是，塑封层的厚度应大于电镀铜层的厚度以对电镀铜层进行覆盖。进一步的，塑封模具能够在第一焊盘21和第二焊盘22的附近形成第二凹槽23，增加焊盘之间的爬电距离。

重布线方式将源极、栅极引至外围，突破传统打线空间限制，允许使用更大芯片。例如，传统双列扁平无引脚5X6封装结构的封装效率为0.3~0.4，本申请的半导体面积为4.6X5.1=23.5,封装效率达0.8，较传统双列扁平无引脚5X6封装结构提升超100%。重布线方式能够直接提供外部连接焊盘，无需铝带或金线，大幅降低杂散电感和电阻，提升开关速度，减少EMI。

进一步的，得到制备好重布线层的晶圆30之后，对晶圆30进行切割之前，可对制备好重布线层的晶圆30的第二面进行减薄处理。

具体的，将晶圆30固定于载片膜上，采用机械研磨和\或化学机械抛光的方式，从背面去除部分硅材料，示范性地，将其厚度由初始约750μm减薄至250μm。该步骤不仅降低芯片热阻，提升散热性能，还为后续在背面形成金属化层以改善漏极接触特性提供良好基础，同时避免切割过程中因厚度过大导致的应力损伤。

进一步的，对制备好重布线层的晶圆30的第二面进行减薄处理之后，可在减薄处理后的晶圆30的第二面制备金属氧化层，具体的，在减薄处理后的晶圆30的第二面依次制备钛层、镍层和银层，形成金属化层。

在对制备好重布线层的晶圆30第二面进行减薄处理后，可在其背面依次通过蒸镀、溅射或物理气相沉积工艺形成钛层、镍层和银层，构成金属化层。其中，钛层作为粘附层增强金属与硅基底的结合力，镍层作为扩散阻挡层抑制银原子向硅中扩散，银层则提供优良的导电性和热导性。各层金属连续沉积，可辅以退火处理以优化界面特性，从而在减薄后的晶圆30背面形成稳定可靠的金属化结构，满足后续封装中的电连接与散热需求。

S103：对制备好重布线层的晶圆30进行切割，得到半导体芯片20。

采用精密划片机或激光切割设备对晶圆30进行切割，沿预设的切割道将晶圆30分离成单个半导体芯片20。

S104：提供一引线框架10，引线框架10包括基岛区和引脚区，引脚区设置有至少一个引脚焊盘11。

该引线框架10可通过蚀刻或冲压金属材料制成，通过光刻与湿法或干法刻蚀精确成型，确保基岛区与引脚焊盘11的位置精度和表面平整度。

S105：利用结合层将半导体芯片20的第二面贴装在基岛区，使半导体芯片20的第三引脚与引脚焊盘11电性连接，得到功率器件。

在基岛区印刷锡膏，示范性地，锡膏的厚度为0.05mm,经加热固化或回流焊工艺实现牢固粘接；该贴装方式实现了芯片与基岛间的良好热传导和机械固定，结合引脚焊盘11的电连接，提升了功率器件的散热性能和结构可靠性，同时简化了封装工艺。进一步的，还可在引线框架10的与半导体芯片20的相对面通过激光镭射出例如产品型号、生产日期等产品信息。

通过在晶圆30第一面形成重布线层，将各晶粒31的第一引脚311和第二引脚312电连接至重新布局的第一焊盘21和第二焊盘22，实现输入输出端口的优化排布，并在完成切割后将芯片第二面通过结合层贴装于引线框架10的基岛区，使芯片第三引脚与引脚区的引脚焊盘11导通，构成三维立体电连接的功率器件。相较于传统5X6X1.1=33的封装结构，本申请的功率器件的厚度可降至0.55mm，封装体积缩小至16.5，减少50%，显著实现轻薄化与小型化。

且该封装方法大幅提升了封装平台的通用性，借助重布线技术灵活调整焊盘位置，并结合芯片贴装位置的可调偏移，使得同一规格的引线框架10和封装外形可适配多种芯片版本，如不同电流容量或工艺迭代的场效应晶体管，无需更换模具或修改电路板设计，有效降低开发成本与周期，有利于构建标准化产品系列，提升产品兼容性、市场响应速度及客户替换便利性。

进一步的，还可在引线框架10和各个焊盘表面的表面制备保护层。

具体的，可通过电镀工艺在引线框架10以及芯片源极和栅极的铜质表面沉积一层金属镀层，示范性地，镀层材料选用符合标准的纯锡；采用直流电镀或脉冲电镀技术，在严格控制电流密度、温度和电解液成分的条件下，使锡层均匀覆盖于暴露的铜导体表面，形成致密且结合牢固的保护膜。

通过在引线框架10及芯片的源极焊盘和栅极焊盘进行纯锡电镀，不仅有效隔绝铜导体与外界空气接触，防止氧化腐蚀引发的断路或接触不良风险，而且锡层本身具有良好的导电性，可降低界面接触电阻，提升信号与功率传输效率；此外，锡镀层在表面贴装过程中能与外部焊料迅速润湿并熔合，促进可靠焊点形成，显著减少虚焊、冷焊等焊接缺陷，保障表面贴装工艺良率与器件可靠性，满足环保要求的同时兼顾性能与制造稳定性。

可以理解，上述实施例中的可选项同样适用于本实施例，故在此不再重复描述。

本申请还提供了一种电子设备，示范性地，该电子设备包括上述的功率器件的封装结构。具体的，电子设备可以为任意一种电子设备，例如智能手机、可穿戴设备、电源适配器、驱动电源、电动工具、新能源汽车电控单元、充电桩模块、服务器电源系统或工业控制设备等。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和结构图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是智能手机、个人计算机、服务器、或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种功率器件的封装结构，其特征在于，包括：引线框架和半导体芯片；半导体芯片包括相对设置的第一面和第二面；

所述半导体芯片的第一面设置有重布线层，所述重布线层包括分别与所述半导体芯片的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，所述半导体芯片的第二面设置有第三引脚；

所述引线框架包括基岛区和引脚区，所述引脚区设置有至少一个引脚焊盘，所述半导体芯片的第三引脚通过结合层连接所述基岛区。

2.根据权利要求1所述的功率器件的封装结构，其特征在于，所述引脚焊盘和所述半导体芯片设置于所述引线框架的同一面，所述引脚焊盘与所述半导体芯片的所述第一焊盘和所述第二焊盘分别位于所述引线框架的相对两侧。

3.根据权利要求1所述的功率器件的封装结构，其特征在于，所述基岛区的边缘区域设置有第一凹槽。

4.根据权利要求1所述的功率器件的封装结构，其特征在于，所述半导体芯片的第一面设置有第二凹槽，所述第二凹槽靠近所述第一焊盘和所述第二焊盘设置。

5.一种功率器件的封装方法，其特征在于，包括：

提供一包括多个晶粒的晶圆,所述晶圆包括相对设置的第一面和第二面，所述晶圆的第一面设置有各个所述晶粒的第一引脚和第二引脚，所述晶圆的第二面设置有各个所述晶粒的第三引脚；

采用重布线方式，在所述晶圆的第一面制备分别与所述各个所述晶粒的第一引脚和第二引脚对应电性连接的第一焊盘和第二焊盘，得到制备好重布线层的晶圆；

对所述制备好重布线层的晶圆进行切割，得到半导体芯片；

提供一引线框架，所述引线框架包括基岛区和引脚区，所述引脚区设置有至少一个引脚焊盘；

利用结合层将所述半导体芯片的第二面贴装在所述基岛区，使所述半导体芯片的第三引脚与所述引脚焊盘电性连接，得到所述功率器件。

6.根据权利要求5所述的功率器件的封装方法，其特征在于，所述封装方法还包括：所述对所述制备好重布线层的晶圆进行切割之前，对所述制备好重布线层的晶圆的第二面进行减薄处理。

7.根据权利要求6所述的功率器件的封装方法，其特征在于，所述封装方法还包括：所述对所述制备好重布线层的晶圆的第二面进行减薄处理之后，所述对所述制备好重布线层的晶圆进行切割之前，在减薄处理后的晶圆的第二面制备金属化层。

8.根据权利要求7所述的功率器件的封装方法，其特征在于，所述在减薄处理后的晶圆的第二面制备金属化层包括：

在减薄处理后的晶圆的第二面依次制备钛层、镍层和银层，形成所述金属化层。

9.根据权利要求6所述的功率器件的封装方法，其特征在于，所述利用结合层将所述半导体芯片贴装在所述基岛区，使所述半导体芯片的第三引脚与所述引脚焊盘电性连接之后，所述封装方法还包括：

在所述引线框架和各个所述焊盘的表面制备保护层。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-4任一项所述的功率器件的封装结构。