CN1256830A - 时钟恢复电路和具有时钟恢复电路的接收机 - Google Patents

时钟恢复电路和具有时钟恢复电路的接收机 Download PDF

Info

Publication number
CN1256830A
CN1256830A CN99800170.8A CN99800170A CN1256830A CN 1256830 A CN1256830 A CN 1256830A CN 99800170 A CN99800170 A CN 99800170A CN 1256830 A CN1256830 A CN 1256830A
Authority
CN
China
Prior art keywords
rising
phase
determining
falling
falling edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99800170.8A
Other languages
English (en)
Other versions
CN1227856C (zh
Inventor
J·L·瓦特森
B·G·马罗尼
E·德梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9804045.4A external-priority patent/GB9804045D0/en
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1256830A publication Critical patent/CN1256830A/zh
Application granted granted Critical
Publication of CN1227856C publication Critical patent/CN1227856C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

数据接收机包括用于接收数据信号并提供基带输出的接收装置、用于提供数据输出的耦合到接收装置输出的解调装置、和用于恢复数据输出所表示的符号的耦合到解调装置输出的符号恢复装置(36、42)。符号恢复装置包括用于确定数据输出的上升和下降沿与它们标称基准点之间的时间差别的装置(52)和用于从上升和下降沿之间的时间差别确定上升和下降沿的各时钟基准点的装置(54)。

Description

时钟恢复电路和具有时钟恢复电路的接收机
本发明涉及时钟恢复电路、具有时钟恢复电路的接收机和恢复时钟信号的方法。
为方便描述，将参照接收机描述本发明。
在诸如寻呼机与蜂窝和无绳电话的用于接收数字信号的接收机中，信号解调、解码和变换为1或2个比特的不归零(NRZ)数据。为了使信息完成并适合处理，需要本地产生的同步时钟。提供时钟恢复电路产生该同步时钟。
美国专利说明书US5,418,822公开了一种通过估计数字信号的信号沿从数字信号中产生时钟信号的电路布置。第一设备在方向沿第一方向的信号沿产生一个脉冲，而第二设备在方向沿与第一方向相反的第二方向的信号沿产生一个脉冲。每个设备具有接收数字信号的一个终端和一个输出。压控的可触发振荡器设备具有至少两个触发器输入、一个控制输入和一个输出。每个触发器输入连到第一和第二设备的各个输出，而振荡器设备的输出是时钟信号的输出。积分设备具有连到振荡器设备输出的输入和具有连到振荡器设备控制输入的输出。该电路布置的目的是产生一种时钟信号，它与对数字信号中的数据极为重要的时钟信号在频率和相位上都同步。
与上升和下降沿同步的这种时钟恢复电路的缺点在于，如果发射机的群延时有所改变则在恢复数据的上升和下降沿之间出现相对相移，导致产生的时钟信号中灵敏度的抖动和衰减。
本发明的目的是避免FSK信号的时钟恢复中灵敏度的衰减。
根据本发明的第一个方面，提供一种接收机，包括用于接收数据信号并提供基带输出的接收装置、用于提供数据输出的耦合到接收装置输出的解调装置、和用于恢复数据输出所表示的符号的耦合到解调装置输出的符号恢复装置，特征在于符号恢复装置包括用于确定数据输出的上升和下降沿出现的装置、用于确定上升和下降沿出现之间的差别的装置和用该差别确定时钟基准位置的装置。
根据本发明的第二个方面，提供一种时钟恢复电路，包括用于确定数据输出的上升和下降沿出现的装置、用于确定上升和下降沿出现之间的差别的装置和用该差别确定时钟基准位置的装置。
在本发明的第一个实施例中，用于确定数据输出的上升和下降沿与它们标称基准点之间的时间差别的装置产生时间差别信号。另外提供锁相环装置(PLL)，它具有上升和下降沿与时间差别信号的输入装置和为上升和下降沿计算各自基准位置的装置。
通过锁相环装置为上升和下降沿计算各自的基准位置，锁相环装置不能超前或滞后每个符号改变因为上升和下降沿都邻近它们各自计算的基准位置。结果由于不同比特长的抖动极大地减少了而没有减少锁相环装置的带宽。不需要改变锁相环装置的带宽就能解决由于比特长度的不同而引起的灵敏度恶化问题。另外对锁相环基准振荡器的频率稳定需求不是很严格，它允许使用不那么严格规定的、较便宜的晶体。
在本发明的第二个实施例中，提供各自上升和下降沿的锁相环装置用于注意相对预定相位的各自沿位置和提供平均装置用于从各自锁相环相位的循环装置确定时钟基准位置。
根据本发明的第三个方面，提供一种恢复数据信号中符号的方法，包括确定数据输出的上升和下降沿出现、确定上升和下降沿出现之间的差别和用该差别确定时钟基准位置。
现在将参照附图通过例子解释和描述本发明，其中：
图1是选择呼叫系统的简化的方框示意图，
图2是时钟恢复电路的简化的方框示意图，
图3是关于已知类型的锁相环(PLL)的矢量图，
图4A和4B分别表示原始产生的符号和次站接收的相同符号的时序图，
图5是用于根据本发明所制的接收机的时钟恢复电路的简化的方框示意图，
图6是实际上无抖动PLL的矢量图，
图7是本发明另一个实施例的方框示意图，
图8说明在上升和下降沿有δ/2误差的短符号，和
图9说明平均图7的PLL的目前相位并产生恢复时钟的方法。
在附图中用相同的附图标记表示相应的功能部件。
图1表示的选择呼叫系统包括具有将寻呼消息中继到具有次站20的预选用户的输入12的主站10。在平台(stage)14编码和格式化寻呼消息并传送到无线发射机16用于作为点到点寻呼消息向前发射。由系统控制器18控制主站的操作。
次站20包括例如超外差式接收机或零IF接收机的接收机22，它下变频接收的信号以便在零IF产生包括由一个或几对比特或正交相关的I和Q信号形成的比特顺序的输出24。输出24提供给包括解调器28的基带平台26，解调器28将输出24滤波、解码和变换为1或2比特的不归零(NRZ)数据30。时钟恢复电路32从NRZ数据30产生符号时钟信号并将数据和符号时钟提供给处理器34，在处理器34通过在上升和下降沿的中间抽样NRZ数据30得到符号值。
通常来说时钟恢复依赖于沿的方向以便使本地时钟信号与接收的数据同步，沿相应于数据状态的改变。在选择呼叫系统，诸如根据CCIR无线寻呼码No.1，或叫做POCSAG操作的寻呼系统中，数据相应于频移键控(FSK)调制无线信号的频率。
图2表示了一种典型的时钟恢复电路32。NRZ数据30提供给沿检测器36，沿检测器36分别相应于上升沿或FSK频率的增加和下降沿或FSK频率的减少提供信号38、40。上升和下降沿信号38、40提供给PLL 42，PLL 42使自己与这些沿信号同步并主要在检测的上升和下降沿的中间产生恢复的时钟信号44。
该典型时钟恢复电路32的缺点在于由于主站10的发射机16的FSK频率的群延迟和/或同频道信号的存在，在上升和下降沿和摩擦信号的沿之间有相对相移，摩擦信号中所有符号长度相等，它的沿此后叫做“基准点”。在次站，解调NRZ数据30的沿并不出现在预定基准点而是出现在基准点两侧的区域。相对相移的影响在于使PLL 42超前或滞后于每个符号改变以便将它调整到预定基准点而且它导致PLL抖动的增加和灵敏度的衰减。
图3所示的矢量图表示了上升沿(超前)46、下降沿(滞后)47、基准点48和离开基准点48 180度的符号时钟50。
图4A说明每个脉冲具有标称符号周期T秒的原始的、未变坏的NRZ数据。图4B说明符号群延迟的影响，即正脉冲短于周期Tδ秒，其中δ是接收的符号周期与理想周期T之间的时间差别，同时负脉冲长于周期Tδ秒。但是各脉冲的上升和下降沿46、47(或下降和上升沿)相对对称地位于基准点48所标识的理想周期并且δ/2地时间周期位于理想周期地沿和邻近上升或下降沿之间。根据本发明可以从至少知道上升和下降沿地出现产生恢复的时钟。
参照图5，来自解调器(未示出)的数据30提供给沿检测器36，沿检测器36产生提供给确定δ值的PLL 42的第一部分52的上升沿信号38和下降沿信号40。通过测量上升和下降沿或下降沿和上升沿之间的时间以自适应方式确定该值。合适的积分常数使得由于噪音引起的δ的变化受到限制而同时在同步期间允许尽快确定δ以免丢失数据。在本发明的实施例中，沿检测器36包括滤出接近沿的任何噪音并计算沿之间的中点的状态机。
PLL 42的第二部分54不仅接收数据沿38、40还接收δ，在δ的基础上，部分54计算上升沿的基准位置和下降沿的另一个基准位置。计算这些基准位置的结果，PLL不再超前或滞后每个符号改变因为实际的上升和下降沿邻近于各自计算的基准位置。
图6说明无抖动PLL的矢量图。上升基准点(+δ/2)56和下降基准点(-δ/2)58位于图的右半边而恢复的时钟50位于图的左半边，相对于基准点56、58对称。
再参照图5，当沿在基准点之后出现时PLL 42只超前，当沿在基准点之前出现时滞后。
图5所示的电路结构使得由于不同符号长度引起的抖动极大地减少而不减少PLL的带宽。可以快速保持锁定时间而不失去同步。最后PLL基准振荡器的需求并不严格，允许使用规定较松的较便宜的晶体。
图7说明的本发明的实施例，包括检测NRZ信号沿的沿检测器36。沿检测器36产生标识输出38下降沿的信号和标识输出40上升沿的信号。输出38和40分别连到锁相环60、62。锁相环60、62分别超前以便排列输出38的上升沿标识和输出40的下降沿标识。上升沿PLL 60的相位和下降沿PLL 62的相位64、66反馈到平台68，平台68计算PLL的平均相位并当相位的中间值相对于基准点相位相差180度时标识恢复的时钟。
在操作中，当上升沿超前下降沿时，如图8所示，PLL 60和62的相位分别相对于基准点有δ/2和-δ/2的偏移。相反地，当下降沿超前上升沿时，PLL 60和62的相位分别相对于基准点有δ/2和-δ/2的偏移。通过在平台68确定这两个相位的中间值，在输出端50上精确地没有差错地标识符号的中心。
可以以直接的方式计算相位64和66的最小循环装置相对于基准点相位相差180度的点。参照图9，矢量46和47说明相位值64和66。如果配置PLL 60和62结果180度标识各个沿出现的点，并在(-180度到180度)的范围表示角度，则当相位的平均值是0度，例如当PLL60的输出等于PLL 62输出等于PLL 62的负数并且两个计数器在(-90度到90度)的范围内时，应该表示恢复的时钟50。
通过阅读本公开的内容，本领域普通技术人员可明显发现会有其它修改。这种修改可以包括设计中已知的其它功能部件、接收机及其组成部分的制造和使用，可以使用它们替代或加入在这里已经描述的功能部件。
在例如电信的任何应用中，其中它需要从要解调和检测的数据信号中得到时钟信号。

Claims (11)

1.一种接收机，包括用于接收数据信号并提供基带输出的接收装置、用于提供数据输出的耦合到接收装置输出的解调装置、和用于恢复数据输出所表示的符号的耦合到解调装置输出的符号恢复装置，其特征在于符号恢复装置包括用于确定数据输出的上升和下降沿出现的装置、用于确定上升和下降沿出现之间的差别的装置和用该差别确定时钟基准位置的装置。
2.如权利要求1所述的接收机，特征在于所述确定装置包括确定数据输出的上升和下降沿和它们的标称基准点之间时间差别以产生时间差别信号的装置，和特征在于提供锁相环装置，它具有上升和下降沿和时间差别信号的输入装置和为上升和下降沿计算各基准位置的装置。
3.如权利要求2所述的接收机，特征在于锁相环装置适于滤除上升和下降沿邻近的噪音沿。
4.如权利要求2或3所述的接收机，特征在于锁相环装置具有计算在上升和下降沿的各自基准位置中间计算时钟基准的装置。
5. 如权利要求1所述的接收机，特征在于提供各上升和下降沿锁相环装置以便确定各上升和下降沿位置的出现，和特征在于在锁相环装置中提供从相位的最小循环装置确定时钟基准位置的装置。
6.一种时钟恢复电路，包括用于确定数据输出的上升和下降沿出现的装置、用于确定上升和下降沿出现之间的差别的装置和用该差别确定时钟基准位置的装置。
7.如权利要求6所述的电路，特征在于所述确定装置包括确定数据输出的上升和下降沿和它们的标称基准点之间时间差别以产生时间差别信号的装置，和特征在于提供锁相环装置，它具有上升和下降沿和时间差别信号的输入装置和为上升和下降沿计算各基准位置的装置。
8.如权利要求6所述的电路，特征在于提供各上升和下降沿锁相环装置以便确定各上升和下降沿位置的出现，和特征在于在锁相环装置中提供从相位的最小循环装置确定时钟基准位置的装置。
9.一种恢复数据信号中符号的方法，包括用于确定数据输出的上升和下降沿出现、用于确定上升和下降沿出现之间的差别和用该差别确定时钟基准位置。
10.如权利要求9所述的方法，特征在于用锁相环装置确定数据输出的上升和下降沿和它们的标称基准点之间时间差别以产生时间差别信号的装置，和从上升和下降沿和时间差别信号为上升和下降沿计算各基准位置。
11.如权利要求9所述的方法，特征在于由各锁相环装置确定各上升和下降沿位置的出现，和特征在于在锁相环装置从相位的最小循环装置确定时钟基准位置。
CN99800170.8A 1998-02-26 1999-02-15 时钟恢复方法、时钟恢复电路和具有时钟恢复电路的接收机 Expired - Fee Related CN1227856C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9804045.4 1998-02-26
GBGB9804045.4A GB9804045D0 (en) 1998-02-26 1998-02-26 Receiver
GB9820721.0 1998-09-24
GBGB9820721.0A GB9820721D0 (en) 1998-02-26 1998-09-24 Receiver

Publications (2)

Publication Number Publication Date
CN1256830A true CN1256830A (zh) 2000-06-14
CN1227856C CN1227856C (zh) 2005-11-16

Family

ID=26313184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99800170.8A Expired - Fee Related CN1227856C (zh) 1998-02-26 1999-02-15 时钟恢复方法、时钟恢复电路和具有时钟恢复电路的接收机

Country Status (6)

Country Link
US (1) US6587531B1 (zh)
EP (1) EP0983659B1 (zh)
JP (1) JP4070823B2 (zh)
CN (1) CN1227856C (zh)
TW (1) TW417372B (zh)
WO (1) WO1999044327A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060508B (zh) * 2006-04-21 2010-12-08 阿尔卡特朗讯 解调信号的数据分割器电路、解调级、接收系统和方法
CN108449300A (zh) * 2018-03-16 2018-08-24 成都力合微电子有限公司 一种ofdm系统帧同步方法
CN112385174A (zh) * 2018-06-26 2021-02-19 美高森美半导体无限责任公司 具有状态机控制器的时钟恢复设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711226B1 (en) * 2000-05-12 2004-03-23 Cypress Semiconductor Corp. Linearized digital phase-locked loop
GB2379027B (en) 2001-08-02 2004-12-22 Daidalos Inc Pulse peak and/or trough detector
US7049869B2 (en) * 2003-09-02 2006-05-23 Gennum Corporation Adaptive lock position circuit
US7826581B1 (en) 2004-10-05 2010-11-02 Cypress Semiconductor Corporation Linearized digital phase-locked loop method for maintaining end of packet time linearity

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734900A (en) * 1986-04-25 1988-03-29 International Business Machines Corporation Restoring and clocking pulse width modulated data
US4970609A (en) * 1988-10-17 1990-11-13 International Business Machines Corporation Clocking method and apparatus for use with partial response coded binary data
EP0500263A3 (en) 1991-02-20 1993-06-09 Research Machines Plc Method for synchronising a receiver's data clock
US5134637A (en) * 1991-03-22 1992-07-28 Motorola, Inc. Clock recovery enhancement circuit
US5208833A (en) * 1991-04-08 1993-05-04 Motorola, Inc. Multi-level symbol synchronizer
DE4231175C1 (de) 1992-09-17 1994-01-13 Siemens Ag Anordnung zur Taktrückgewinnung
US5539784A (en) * 1994-09-30 1996-07-23 At&T Corp. Refined timing recovery circuit
US5502711A (en) * 1995-03-20 1996-03-26 International Business Machines Corporation Dual digital phase locked loop clock channel for optical recording
US5943378A (en) * 1996-08-01 1999-08-24 Motorola, Inc. Digital signal clock recovery
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060508B (zh) * 2006-04-21 2010-12-08 阿尔卡特朗讯 解调信号的数据分割器电路、解调级、接收系统和方法
CN108449300A (zh) * 2018-03-16 2018-08-24 成都力合微电子有限公司 一种ofdm系统帧同步方法
CN108449300B (zh) * 2018-03-16 2020-12-29 成都力合微电子有限公司 一种ofdm系统帧同步方法
CN112385174A (zh) * 2018-06-26 2021-02-19 美高森美半导体无限责任公司 具有状态机控制器的时钟恢复设备
CN112385174B (zh) * 2018-06-26 2022-08-05 美高森美半导体无限责任公司 具有状态机控制器的时钟恢复设备

Also Published As

Publication number Publication date
CN1227856C (zh) 2005-11-16
TW417372B (en) 2001-01-01
WO1999044327A3 (en) 1999-12-02
EP0983659B1 (en) 2011-10-05
WO1999044327A2 (en) 1999-09-02
EP0983659A2 (en) 2000-03-08
JP2001522577A (ja) 2001-11-13
US6587531B1 (en) 2003-07-01
JP4070823B2 (ja) 2008-04-02

Similar Documents

Publication Publication Date Title
US7394870B2 (en) Low complexity synchronization for wireless transmission
US5539355A (en) Frequency-shift-keying detector using digital circuits
EP0243589B1 (en) Radio receiver with a carrier recovery control system
JP3116377B2 (ja) クロック回復回路で用いられる位相調整方法および装置
EP0095496A1 (en) Digital coherent psk demodulator and detector
US5040193A (en) Receiver and digital phase-locked loop for burst mode data recovery
CN1227856C (zh) 时钟恢复方法、时钟恢复电路和具有时钟恢复电路的接收机
US7046743B2 (en) Demodulator for demodulating digital modulated signals
JPH05292137A (ja) 判断指向クロック回復システムを変更するための方法及び装置
US5793250A (en) Phase demodulator selectively using a first or a second detector
US5841823A (en) Method and apparatus for extracting a clock signal from a received signal
US5598446A (en) Clock extraction of a clock signal using rising and falling edges of a received transmission signal
US5654989A (en) Method and apparatus for symbol timing tracking
US6072344A (en) Phase-locked loop (PLL) circuit containing a phase detector for achieving byte alignment
KR100613755B1 (ko) 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법
US6959051B2 (en) Clock regenerator for use in demodulating digital modulated signals
KR100447155B1 (ko) 디지탈패킷데이터의클럭및타이밍복구장치
JP2000174744A (ja) フレーム同期回路
JP3088359B2 (ja) π／４シフトＤＱＰＳＫデジタル復調器
JP4436998B2 (ja) 移動通信用無線基地局装置
JP2901414B2 (ja) ディジタル無線通信方式
JPH08288971A (ja) ディジタル無線受信端末
JP2001518750A (ja) パイロットトーンをサーチする方法
JP3518130B2 (ja) Ｄｐｌｌ制御方法
KR100447156B1 (ko) 디지탈패킷데이터의클럭및타이밍복구장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20130215