CN1269309C - 一种数字－模拟变换器和一种电荷泵 - Google Patents
一种数字－模拟变换器和一种电荷泵 Download PDFInfo
- Publication number
- CN1269309C CN1269309C CNB998041408A CN99804140A CN1269309C CN 1269309 C CN1269309 C CN 1269309C CN B998041408 A CNB998041408 A CN B998041408A CN 99804140 A CN99804140 A CN 99804140A CN 1269309 C CN1269309 C CN 1269309C
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- transistor
- circuit
- current
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明描述了一种BiCMOS开关电路，它允许用低电压CMOS信号来控制双极性电流源或吸收阱电路。该电路包括电流镜电路，它通过第一双极晶体管流出恒定电流。该晶体管的集电极首先通过第二双极晶体管被连接到电路输出端，以及其次再通过CMOS晶体管被连接到正电压源。根据加到CMOS晶体管的栅极的输入控制信号，该器件可被接通或关断。当CMOS晶体管被关断时，流过第一双极晶体管的恒定电流通过电路输出端被取出。当CMOS晶体管被接通时，流过第一双极晶体管的恒定电流通过CMOS晶体管被取出，以及输出电流是零。可以通过制作一组这样的电路而构成数字-模拟变换器，每个电流镜电路的一半是公用的，这些电路具有不同的恒定电流以及在它们各自的控制输入端处接收输入数字信号的不同比特。
Description
技术领域
本发明涉及开关电路，更具体地，本发明涉及BiCMOS电路，它允许用低电压CMOS信号来控制双极性电流源或吸收阱(sink)电路。
发明背景
BiCMOS电流开关电路是公知的，其中加到CMOS晶体管上的信号确定流过双极晶体管的电流。例如，各种电流控制数字-模拟变换器可以包括多个双极性器件，每个双极性器件具有与其相关的各自的CMOS器件，以及由双极性器件流出的总的电流由加到CMOS器件的输入确定。
作为这方面的一个例子，US-5,548,288描述了在电流控制数字-模拟变换器中使用的电流源和电流开关。在那里描述的电路中，输出电流由加到电路输入端的数字信号确定。
然而，那里描述的电路具有缺点：它包括相对较多数目的元件，从而它使用集成电路中相对较大的面积。
发明概要
本发明提供这样一种电路，在某些实施例中，它可通过使用比至少某些现有技术电路更少的元件来实施，从而它在集成电路中使用较小的面积。
更具体地，本发明的第一方面的一个实施例提供了这样一种BiCMOS电路，其中包括第一双极晶体管，它在运行时流出电流。第一双极晶体管的集电极通过CMOS晶体管被连接到电压源，以及通过第二双极晶体管被连接到电路输出端。通过第二双极晶体管取出的输出电流取决于CMOS晶体管被加到其上的控制电压控制成接通还是关断。
按照本发明的第二方面，提供了一种数字-模拟变换器，它包括多个按照本发明的第一方面的BiCMOS电路。它们的各个第一双极晶体管优选地与另一个双极晶体管形成各自的电流镜电路，以及取出各自的电流，它们可被相加以形成总的输出电流，该输出电流取决于被加到各个CMOS晶体管的各自的控制电压。
按照本发明的第三方面，提供了一种电荷泵电路，它包括两个按照本发明的第一方面的BiCMOS电路。第一电路被配置为电流源，以及第二电路被配置为电流吸收阱。通过控制加到两个电路的输入，可以改变输出电流。
附图简述
图1是按照本发明的第一电流吸收阱电路的电路图。
图2是按照本发明的第二电流吸收阱电路的电路图。
图3是按照本发明的第三电流吸收阱电路的电路图。
图4是按照本发明的电荷泵电路的电路图。
优选实施例详细描述
图1显示按照本发明的第一电路，它被用作为一个切换的电流吸收阱。图1的电路是基于一个传统的双极性发射极跟随器增扩电流镜电路2，包括被连接在适当的双极性正电压源Vcc和NPN双极晶体管6的集电极之间的恒定电流源4，它产生恒定电流Iref，晶体管6的发射极通过电阻值为R的电阻8被连接到地。晶体管6的基极被连接到另一个NPN双极晶体管10的基极，晶体管10的发射极通过电阻12被连接到地。在这个说明的实施例中，电阻12具有与电阻8相等的电阻值R。电阻8、12的作用是控制流过晶体管6、10的电流。将会看到，这些电阻可以从电路中省略，然后，任何所需要的尺寸定标是可以通过对晶体管的发射极面积的定标而达到的。
电流镜电路2还包括第三NPN双极晶体管14，其基极被连接到晶体管6的集电极，其集电极被连接到正的电压源Vcc，以及其发射极被连接到晶体管6、10的基极。将会看到，这个发射极跟随器晶体管14可以被省略，如果这样造成的电流镜精度的降低是可接受的话。
作为按照本发明的这个说明的实施例的开关的一部分是第四NPN双极晶体管16，其发射极被连接到晶体管10的集电极，以及其集电极被连接到输出端18。晶体管16的基极被偏置为由电压源20设置的电压电平，电压源20的负端被连接到地。例如，这个电压电平可被设置为3·Vbe，其中Vbe是使得晶体管接通所需要的基极-发射极电压。
最后，图1的电路包括PMOS晶体管22，其源极被连接到适当的正的MOS电压源Vdd，以及其漏极被连接到晶体管16的发射极与晶体管10的集电极的连接点。PMOS晶体管22的栅极端被连接到控制输入端24，它接收逻辑输入信号。
当控制输入端24处的输入信号是高电平时，MOS晶体管22被关断，以及电流镜电路2以传统方式运行。因此，双极晶体管16被接通，晶体管10的集电极电流通过晶体管16流出，从而呈现为通过输出端18流出的输出电流。如果在这个说明的实施例中，电阻12的电阻值等于电阻8的电阻值，则输出电流可被做成为等于Iref，它是由电流源4产生的电流。
另一方面，如果在控制输入端24处的输入信号是低电平，则MOS晶体管被接通。在这种情况下，在晶体管16的发射极与晶体管10的集电极的连接点处的电压是高电平(接近于Vdd，取决于MOS晶体管22的特性)，以及晶体管16被关断。因此，晶体管10的全部集电极电流通过MOS晶体管22流出。
这样，通过输出端18流出的输出电流是零。
输出电流可被用来对以后的任何电路块加电或断电。因此可以看到，输出电流可以由加到MOS晶体管22的栅极的数字信号进行开关，而不需要在CMOS和CML电平之间切换控制信号电平。而且，如果以后的被控制的电路块是高电压块，则这可由低电压CMOS信号来控制。
图2显示了基于图1的开关的数字-模拟变换器。在图2的D-A变换器中，有多个输入端，用于例如接收输入数字信号的不同的比特，以及各个输出端。每个这样的输入端和输出端是与图1所示的那种类型的各个电流镜电路相联系的。
在图2上，产生恒定电流Iref的恒定电流源104被连接在适当的双极性正的电压源Vcc和NPN双极晶体管106的集电极之间，其发射极通过电阻值R的电阻108被连接到地。晶体管106是对于每个与不同的输入端有关的各自的电流镜电路公用的，并且它构成该每个电流镜电路的一半。
正如图1那样，该电路还包括双极晶体管114，其基极被连接到晶体管106的集电极，其集电极被连接到正的电压源Vcc，以及其发射极被连接到晶体管106的基极。
也正如图1那样，图2电路的另一个NPN双极晶体管110，其基极被连接到晶体管106的基极，以及其发射极通过电阻112被连接到地。
在这个说明的实施例中，电阻112具有与电阻108相等的电阻值R，从而，通过晶体管110流出的电流等于Iref，它是由电流源104产生的电流。
第四NPN双极晶体管116的发射极被连接到晶体管110的集电极，以及其集电极被连接到输出端OP1。晶体管116的基极被偏置为由电压源120设置的电压电平，电压源的负端被连接到地。例如，这个电压电平可被设置为3·Vbe，其中Vbe是使得晶体管接通所需要的基极-发射极电压。
最后，第一电流镜电路包括PMOS晶体管122，其源极被连接到适当的正的MOS电压源Vdd，以及其漏极被连接到晶体管116的发射极与晶体管110的集电极的连接点。PMOS晶体管122的栅极端被连接到控制输入端IP1，它接收逻辑输入信号。
同样地，第二电流镜电路包括另一个NPN双极晶体管130，其基极被连接到晶体管106的基极，以及其发射极通过电阻132被连接到地。
在这个说明的实施例中，电阻132具有电阻值R/n，也就是，电阻108的电阻值的整分数。
另一个NPN双极晶体管136的发射极被连接到晶体管130的集电极，以及其集电极被连接到输出端OP2。和晶体管116一样，晶体管136的基极被偏置为由电压源120设置的电压电平。
最后，第二电流镜电路包括PMOS晶体管142，其源极被连接到正的MOS电压源Vdd，以及其漏极被连接到晶体管136的发射极与晶体管130的集电极的连接点。PMOS晶体管142的栅极端被连接到控制输入端IP2，它接收逻辑输入信号。
将会看到，虽然图2所示的电路具有两个电路输入端、两个输出端和两个电流镜电路，但它可以包括任何合适的数目的这样的电路，而双极晶体管130和136、电阻132和PMOS晶体管142则按需要重复，并且也可能带有不同电阻值的电阻。
图2的电路以与图1相同的方式运行。这样，当在控制输入端IP1或IP2之一处的输入信号是高电平时，相关的MOS晶体管122或142被关断，以及晶体管110或130的集电极电流通过晶体管116或136流出，从而呈现为通过输出端OP1或OP2流出的输出电流。
另一方面，如果在控制输入端OP1、OP2之一处的输入信号是低电平，则相关的MOS晶体管122、142被接通。在这种情况下，晶体管116或136被关断。所以，晶体管110或130的全部集电极电流通过MOS晶体管122或142流出，以及通过输出端OP1或OP2流出的输出电流是零。
在输出端OP1或OP2处的输出电流可被相加，以给出响应于输入端IP1和IP2处的数字输入的总的模拟输出电流。
正如在这个说明的实施例那样，如果电阻112的电阻值等于电阻108的电阻值，则输出端OP1处的输出电流可被做成为等于Iref，它是由电流源104产生的电流。同时，如果电阻132的电阻值等于R/n，即电阻108的电阻值的整分数，则输出端OP2处的输出电流可被做成为等于n.Iref，即，由电流源104产生的电流的整倍数。
这样，在本例中，通过选择加到两个输入端IP1、IP2的数字信号，总的输出电流可被形成为等于0、Iref、n.Iref、或(n+1).Iref。例如，如果n＝2，这可能是特别有用的。在有两个以上的输入端和输出端的情况下，电阻的电阻值可被选择为R/n，n是在不同的电流镜电路中2的逐次幂。
图3显示了按照本发明的另一个电路实施例，其中相应于图1的电路的元件的那些元件用相同的参考数字表示。在图3的电路中，没有电流镜，但仍产生流过晶体管10的电流，因为有参考电压源160被连接在晶体管1O的基极和地线之间。在电阻12两端的电压降由参考电压和晶体管1O的基极-发射极电压来设定，以及由电阻值12确定流过晶体管1O的电流。
该电路在这里被描述为电流吸收阱，但类似的电流源可以通过使用PNP双极晶体管和NMOS晶体管(代替在控制输入端处的PMOS)来实现。
图4显示按照本发明的电荷泵电路，它由两个上述的电路组成，即，电流吸收阱电路180，和电流源电路182。
电流吸收阱电路180包括NPN双极晶体管184，该NPN双极晶体管184的集电极端被连接到恒定电流源186，后者产生恒定电流Iref。晶体管184的发射极端通过电阻188被连接到地。晶体管184的基极端被连接到另一个NPN双极晶体管190的基极端，其发射极端通过另一个电阻192被连接到地。第三NPN双极晶体管194的基极被连接到晶体管184的集电极端，其集电极端被连接到正的电压源Vcc，以及其发射极端被连接到晶体管184、190的基极端。第四NPN双极晶体管196的发射极端被连接到晶体管190的集电极端，以及其集电极端被连接到一个输出点，在该点可得到输出值IOUT。晶体管196的基极端被偏置为由电压源196设置的适当的电平。
最后，电流吸收阱电路180包括PMOS晶体管200，其源极被连接到正的MOS电压源Vdd，以及其漏极被连接到在晶体管196的发射极与晶体管190的集电极之间的节点。PMOS晶体管200的栅极端被连接到一个控制输入端IP2，它接收逻辑输入信号。
正如前面参照图1的电路所描述的，当在控制输入端IP2处的输入信号是高电平时，一个等于参考电流Iref的电流从输出端IOUT处被取出，而当输入信号是低电平时，没有电流流出。
正如前面描述的，电流源电路182类似于电流吸收阱电路180。
更具体地，电流源电路182包括PNP晶体管202，其发射极端通过电阻204被连接到正的电源电压Vcc。晶体管202的集电极端被连接到电流源186，其基极端被连接到第二PNP双极晶体管206的基极端。这个第二PNP双极晶体管的发射极端通过各自的电阻208也被连接到正的电源干线，以及集电极端被连接到第三PNP晶体管210的发射极端。这个第三晶体管210的集电极端被连接到输出端IOUT，以及其基极端被偏置为由电压源212设置的适当的电压电平。同时，第四PNP双极晶体管214具有的发射极端被连接到晶体管202、206的基极端，其基极端被连接到晶体管202的集电极端，以及其集电极端被连接到地。
NMOS晶体管216具有的源极端被连接到地，其漏极端被连接到在晶体管206的集电极端和晶体管210的发射极端之间的节点，以及它具有的栅极端被连接到输入端IP1。当这个输入端处的输入信号是低电平时，一个等于参考电流Iref的电流从输出端IOUT处被提供出来，而当被提供给输入端IP1的输入信号是高电平时，没有电流被提供。
这样，总的电路起到电荷泵电路的作用，输出电流取决于被加上的输入信号的数值。
当两个输入都是低电平时，一个等于参考电流Iref的电流被提供到输出端IOUT。当两个输入都是高电平时，一个等于参考电流Iref的电流会从输出端I OUT处流出。当在输入端IP1处的输入信号是高电平和在输入端IP2处的输入信号是低电平时，没有电流被提供到输出端。当在输入端IP1处的输入信号是低电平和在输入端IP2处的输入信号是高电平时，电流吸收阱和电流源电路都工作，以及提供到输出端的电流是零。然而，在这种条件下，在两个电路之间的任何失配将导致一个漏电流，因此，对于实际用途，这种状态最好避免。
因此本发明描述了这样一种电路，它允许用低电压CMOS信号来控制双极性电流源或吸收阱电路，而不需要大量的元件，或不需要集成电路中很大的表面积。
Claims (3)
1.一种数字-模拟变换器，包括：
多个第一双极晶体管；
电流镜电路，通过第一双极晶体管流出各个恒定电流；
多个第二双极晶体管，其每个被连接在各个第一双极晶体管的集电极和各自的电路输出端之间；
多个CMOS晶体管，其每个被连接在各个第一双极晶体管的集电极和正的电压源之间，其中CMOS晶体管的栅极端被连接成可以接收输入数字信号的各个比特；
输出电路，用于把各个电路输出端处的电流相加，以便给出输出的模拟信号；其中所述电流镜电路包括：
第三双极晶体管；
恒定电流源，它被连接在电压源和第三双极晶体管的集电极之间；以及
第一电阻，它被连接在地和第三双极晶体管的发射极之间，以及其中
第三双极晶体管的基极被连接到每个第一双极晶体管的基极。
2.如权利要求1中要求的数字-模拟变换器，其特征在于，还包括多个第二电阻，它们被连接在地和各个第一双极晶体管的发射极之间，以及其中流过第一双极晶体管的各自的恒定电流的大小是由第一和第二电阻的各个相对电阻值确定的。
3.一种电荷泵，包括：
第一BiCMOS开关电路，包括：
第一NPN双极晶体管；
第二NPN双极晶体管，它被连接在第一NPN双极晶体管的集电极和一个电路输出端之间；以及
PMOS晶体管，它被连接在第一NPN双极晶体管的集电极和一个第一正电压源之间，该PMOS晶体管的栅极端被连接成可接收第一输入控制信号；
一个电流镜电路，它包括：
第三NPN双极晶体管；
恒定电流源，它被连接在电压源和第三NPN双极晶体管的集电极之间；以及
第一电阻，它被连接在地和第三NPN双极晶体管的发射极之间，其中第三NPN双极晶体管的基极被连接到第一NPN双极晶体管的基极；以及
第二BiCMOS开关电路，它包括：
第一PNP双极晶体管；
第二PNP双极晶体管，它被连接在第一PNP双极晶体管的集电极和该电路输出端之间；以及
NMOS晶体管，它被连接在第一PNP双极晶体管的集电极和负的电压源之间，该NMOS晶体管的栅极端被连接成可接收第二输入控制信号；和
一个电流镜电路，它包括：
第三PNP双极晶体管，其中一个恒定电流源被连接在电压源和第三PNP双极晶体管的集电极之间；以及
第一电阻，它被连接在地和第三PNP双极晶体管的发射极之间，其中第三PNP双极晶体管的基极被连接到第一PNP双极晶体管的基极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9805827A GB2335556B (en) | 1998-03-18 | 1998-03-18 | Switch circuit |
| GB9805827.4 | 1998-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1293834A CN1293834A (zh) | 2001-05-02 |
| CN1269309C true CN1269309C (zh) | 2006-08-09 |
Family
ID=10828829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB998041408A Expired - Fee Related CN1269309C (zh) | 1998-03-18 | 1999-03-17 | 一种数字－模拟变换器和一种电荷泵 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6288660B1 (zh) |
| EP (1) | EP1064725B1 (zh) |
| JP (1) | JP2002507851A (zh) |
| KR (1) | KR20010041971A (zh) |
| CN (1) | CN1269309C (zh) |
| AU (1) | AU3414399A (zh) |
| CA (1) | CA2323413A1 (zh) |
| DE (1) | DE69933999T2 (zh) |
| GB (1) | GB2335556B (zh) |
| TW (1) | TW417355B (zh) |
| WO (1) | WO1999048206A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60140428D1 (de) | 2001-04-30 | 2009-12-24 | Avago Tech Fiber Ip Sg Pte Ltd | Stromversorgung und Verfahren zur Stromversorgung eines Diodenlasertreibers |
| US7245245B2 (en) * | 2005-10-11 | 2007-07-17 | Via Technologies Inc. | Digitizer and related charge pump circuit |
| TWI316795B (en) * | 2005-10-25 | 2009-11-01 | Novatek Microelectronics Corp | Current steering digital-to-analog converter |
| CN101888178B (zh) * | 2010-06-13 | 2012-10-03 | 浙江大学 | 用于锁相环中极低电压工作下降低电流失配的电荷泵电路 |
| WO2015008108A1 (en) | 2013-07-18 | 2015-01-22 | Freescale Semiconductor, Inc. | Charge pump circuit, phase locked loop apparatus, integrated circuit, and method of manufacture of a charge pump |
| US9413231B2 (en) * | 2014-12-03 | 2016-08-09 | Fairchild Semiconductor Corporation | Charge pump circuit for providing voltages to multiple switch circuits |
| US9843255B1 (en) | 2014-12-08 | 2017-12-12 | Nxp Usa, Inc. | Charge pump apparatus, phase-locked loop, and method of operating a charge pump apparatus |
| EP3255796B1 (en) | 2016-06-08 | 2020-01-08 | NXP USA, Inc. | Method and apparatus for generating a charge pump control signal |
| EP3267586B1 (en) | 2016-07-07 | 2020-06-03 | NXP USA, Inc. | Charge pump driver circuit |
| EP3312990B1 (en) | 2016-10-24 | 2019-12-11 | NXP USA, Inc. | Amplifier devices with input line termination circuits |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438352A (en) | 1980-06-02 | 1984-03-20 | Xerox Corporation | TTL Compatible CMOS input buffer |
| US4437025A (en) | 1981-07-29 | 1984-03-13 | Intel Corporation | MOS Buffer for receiving TTL level signals |
| US4485317A (en) | 1981-10-02 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Dynamic TTL input comparator for CMOS devices |
| US4475050A (en) | 1981-12-21 | 1984-10-02 | Motorola, Inc. | TTL To CMOS input buffer |
| US4490633A (en) | 1981-12-28 | 1984-12-25 | Motorola, Inc. | TTL to CMOS input buffer |
| DE3300869A1 (de) | 1982-01-26 | 1983-08-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Logischer cmos-schaltkreis |
| US4469959A (en) | 1982-03-15 | 1984-09-04 | Motorola, Inc. | Input buffer |
| US4555642A (en) | 1983-09-22 | 1985-11-26 | Standard Microsystems Corporation | Low power CMOS input buffer circuit |
| EP0189571A1 (en) | 1984-12-24 | 1986-08-06 | General Electric Company | CMOS with "shoot-through" current control |
| JPS61202523A (ja) | 1985-03-06 | 1986-09-08 | Fujitsu Ltd | 半導体集積回路 |
| JPH0758899B2 (ja) | 1985-06-12 | 1995-06-21 | シーメンス、アクチエンゲゼルシヤフト | 電子スイツチ |
| JPS62220026A (ja) | 1986-03-20 | 1987-09-28 | Toshiba Corp | 出力バツフア回路 |
| US4717845A (en) | 1987-01-02 | 1988-01-05 | Sgs Semiconductor Corporation | TTL compatible CMOS input circuit |
| US4999519A (en) | 1987-12-04 | 1991-03-12 | Hitachi Vlsi Engineering Corporation | Semiconductor circuit with low power consumption having emitter-coupled logic or differential amplifier |
| US4939478A (en) * | 1988-02-05 | 1990-07-03 | Siemens Aktiengesellschaft | Asymmetrical differential amplifier as level converter |
| JP2608108B2 (ja) | 1988-06-30 | 1997-05-07 | 株式会社日立製作所 | 位相同期回路 |
| DE68926045T2 (de) | 1989-07-26 | 1996-10-02 | Ibm | Familie logischer Schaltkreise, bestehend aus einem kaskodierten Differentialstromschalter mit Eingangsdioden |
| DE4000780C1 (zh) * | 1990-01-12 | 1991-07-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
| JP3134302B2 (ja) | 1990-10-30 | 2001-02-13 | 日本電気株式会社 | 電流切替回路 |
| JP2987971B2 (ja) | 1991-02-26 | 1999-12-06 | 日本電気株式会社 | レベル変換回路 |
| US5283479A (en) * | 1991-04-30 | 1994-02-01 | Microunity Systems Engineering, Inc. | BiCMOS logic gate having plural linearly operated load FETs |
| JPH04335297A (ja) | 1991-05-09 | 1992-11-24 | Mitsubishi Electric Corp | 半導体集積回路装置のための入力バッファ回路 |
| JP2824706B2 (ja) * | 1991-09-27 | 1998-11-18 | 三菱電機株式会社 | 電流源回路およびその動作方法 |
| MY118023A (en) | 1991-10-25 | 2004-08-30 | Texas Instruments Inc | High speed, low power high common mode range voltage mode differential driver circuit |
| US5164725A (en) * | 1992-02-05 | 1992-11-17 | Tritech Microelectronics International Pte Ltd. | Digital to analog converter with current sources paired for canceling error sources |
| EP0590818A3 (en) | 1992-10-02 | 1994-05-11 | Nat Semiconductor Corp | Ecl-to-bicmos/cmos translator |
| JPH06196746A (ja) * | 1992-12-25 | 1994-07-15 | Canon Inc | 光電変換装置、駆動回路、半導体発光素子駆動回路、記憶装置、及びシーケンシャルアクセスメモリー |
| JP3019668B2 (ja) | 1993-05-21 | 2000-03-13 | 日本電気株式会社 | 半導体論理回路 |
| US5508640A (en) | 1993-09-14 | 1996-04-16 | Intergraph Corporation | Dynamic CMOS logic circuit with precharge |
| JP3538442B2 (ja) | 1993-09-20 | 2004-06-14 | 富士通株式会社 | レベル変換回路 |
| CA2112070A1 (en) | 1993-12-21 | 1995-06-22 | Bosco Leung | Current cell and switch for digital-to-analog converters |
| JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
| US5485106A (en) | 1994-04-05 | 1996-01-16 | Sun Microsystems, Inc. | ECL to CMOS converter |
| US5420529A (en) | 1994-05-19 | 1995-05-30 | Northern Telecom Limited | Current steering switch and hybrid BiCMOS multiplexer with CMOS commutation signal and CML/ECL data signals |
| EP0691729A3 (en) * | 1994-06-30 | 1996-08-14 | Sgs Thomson Microelectronics | Charge pump circuit with feedback control |
| US5532616A (en) * | 1994-08-01 | 1996-07-02 | Texas Instruments Incorporated | On-chip series terminated CMOS(Bi-CMOS) driver |
| EP0765038A3 (en) | 1995-07-27 | 1998-01-07 | Texas Instruments Incorporated | Improvements relating to CMOS inverter design |
-
1998
- 1998-03-18 GB GB9805827A patent/GB2335556B/en not_active Expired - Fee Related
- 1998-05-20 TW TW087107823A patent/TW417355B/zh not_active IP Right Cessation
-
1999
- 1999-03-17 WO PCT/EP1999/001773 patent/WO1999048206A2/en not_active Ceased
- 1999-03-17 CA CA002323413A patent/CA2323413A1/en not_active Abandoned
- 1999-03-17 KR KR1020007010296A patent/KR20010041971A/ko not_active Withdrawn
- 1999-03-17 EP EP99915648A patent/EP1064725B1/en not_active Expired - Lifetime
- 1999-03-17 JP JP2000537309A patent/JP2002507851A/ja active Pending
- 1999-03-17 DE DE69933999T patent/DE69933999T2/de not_active Expired - Fee Related
- 1999-03-17 AU AU34143/99A patent/AU3414399A/en not_active Abandoned
- 1999-03-17 CN CNB998041408A patent/CN1269309C/zh not_active Expired - Fee Related
- 1999-03-18 US US09/271,943 patent/US6288660B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1064725B1 (en) | 2006-11-15 |
| TW417355B (en) | 2001-01-01 |
| EP1064725A2 (en) | 2001-01-03 |
| CA2323413A1 (en) | 1999-09-23 |
| JP2002507851A (ja) | 2002-03-12 |
| GB2335556A (en) | 1999-09-22 |
| GB2335556B (en) | 2002-10-30 |
| DE69933999D1 (de) | 2006-12-28 |
| US6288660B1 (en) | 2001-09-11 |
| CN1293834A (zh) | 2001-05-02 |
| KR20010041971A (ko) | 2001-05-25 |
| DE69933999T2 (de) | 2007-10-04 |
| WO1999048206A2 (en) | 1999-09-23 |
| GB9805827D0 (en) | 1998-05-13 |
| WO1999048206A3 (en) | 2000-01-06 |
| AU3414399A (en) | 1999-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1169289C (zh) | 电平移动电路 | |
| CN1269309C (zh) | 一种数字－模拟变换器和一种电荷泵 | |
| CN1107892C (zh) | 将电压转换为多个电流输出的电压/电流转换电路 | |
| CN1220330C (zh) | 数模转换器 | |
| KR940003152A (ko) | 수정된 부호 절대값 디지탈-아날로그 변환기 및 그 작동방법 | |
| US6522175B2 (en) | Current/voltage converter and D/A converter | |
| CN1201489C (zh) | 电子电路 | |
| JPH0573292B2 (zh) | ||
| US6677784B2 (en) | Low voltage bipolar logic and gate device | |
| US6072413A (en) | Current output type digital-to-analog converter capable of suppressing output current fluctuation using a current mirror | |
| CN101208861A (zh) | 由低压vcc供电的差分晶体管对电流开关 | |
| HK1036164A (zh) | 开关电路 | |
| JP3322600B2 (ja) | 電流調整回路 | |
| GB2250149A (en) | Low power output gate | |
| CN221595943U (zh) | 一种输出级电路、芯片和显示设备 | |
| US7098700B2 (en) | Low power output driver | |
| US5886653A (en) | Differential decoder circuit | |
| SU1184096A1 (ru) | Цифроаналоговый преобразователь | |
| CN117995101A (zh) | 一种输出级电路、芯片和显示设备 | |
| JP2513009B2 (ja) | ディジタル―アナログ変換回路 | |
| JPS61173524A (ja) | デジタル・アナログ変換器 | |
| CN120567191A (zh) | 开关稳压器 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH05102856A (ja) | デイジタルアナログ変換器 | |
| JP2002026719A (ja) | 完全差動型論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD. Effective date: 20041001 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20041001 Address after: Munich, Germany Applicant after: Infennian Technologies AG Address before: Stockholm Applicant before: Ericsson Telephone AB |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1036164 Country of ref document: HK |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |