CN1327503C - 增进浅槽隔离结构高度均匀性的方法 - Google Patents
增进浅槽隔离结构高度均匀性的方法 Download PDFInfo
- Publication number
- CN1327503C CN1327503C CNB2004100543771A CN200410054377A CN1327503C CN 1327503 C CN1327503 C CN 1327503C CN B2004100543771 A CNB2004100543771 A CN B2004100543771A CN 200410054377 A CN200410054377 A CN 200410054377A CN 1327503 C CN1327503 C CN 1327503C
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor substrate
- coating
- isolation structure
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000005498 polishing Methods 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000001737 promoting effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000012940 design transfer Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种增进浅槽隔离结构高度均匀性的方法，它是在移除位于浅槽外的氧化物层时，在有源区域上的氧化物层上形成复数个阵列排列的氧化物柱或氧化物洞，以使得在对具有较大的有源区域面积与密度的半导体衬底进行平坦化工艺时，能够获得最佳的抛光速率平衡点，进而获得具有良好的高度均匀度的浅槽隔离结构。
Description
技术领域
本发明涉及一种浅槽隔离结构的制造方法，特别涉及一种增进浅槽隔离结构高度均匀性的方法。
背景技术
集成电路工业经过数十年来的发展后，人们已经可以在面积只有2~3平方厘米大小的芯片上，放进数以千万计的晶体管。但在如此小体积的芯片上放置数目如此庞大的IC元件，元件之间如何被隔离来防止彼此间的干扰，则是一大技术重点，更重要的是，现今元件尺寸朝深亚微米发展，已成为一个不可避免的趋势，因此隔离工艺的重要性，就更日益显著。
在集成电路上隔离工艺使用的方式有两种，一种是局部硅氧化法(Local oxidation ofSilicon)，另一种为浅槽隔离工艺(Shallow trench isolation process)，但随着元件尺寸趋近0.25μm以下之后，局部硅氧化法再也难以应付集成电路量产上的需求，而转向以浅槽隔离工艺为主。
但是，请参阅图1所示的浅槽隔离结构，往往容易因为沟槽10深宽比变大导致填入沟槽10内的氧化物12密度不均，因此需要在沟槽内设置虚拟有源区域(dummy active area)(在图中未示)，而当半导体衬底上的有源区域14面积较大或者有源区域密度较高时，为使得在后续进行移除沟槽10外的氧化物时能获得一个较均匀的抛光速率，需要利用一个反相掩膜在具有较大面积的有源区域14上的氧化层12上形成一个凹槽16，使得全面平坦化时能获得一致的抛光速度，但是在大面积或高密度的有源区域14上形成凹槽16，往往容易导致该有源区域14的氧化层12密度降低，而导致抛光速率不佳等现象。
发明内容
本发明为一种增进浅槽隔离结构高度均匀性的方法，其步骤为先提供一个半导体衬底，再在半导体衬底上依序形成一个垫氧化层，以及一个氮化物层，接着在半导体衬底上形成一个第一图案化光刻胶层，以第一图案化光刻胶层为掩膜，对垫氧化层，氮化物层以及半导体衬底进行刻蚀，来定义出有源区域的位置并形成多个浅槽结构，然后移除第一图案化光刻胶层，在半导体衬底上沉积一个填满该浅槽结构的氧化层，再在半导体衬底上形成一个第二图案化光刻胶层，然后，以第二图案化光刻胶层为掩膜，对氧化层进行刻蚀，以形成多个阵列排列的氧化物柱、氧化物洞，然后移除第二图案化光刻胶层，对半导体衬底的氧化物层进行一次化学机械抛光工艺，此时刻意形成的氧化物柱与氧化物洞将弥补氧化物沉积层高度、密度不均所造成的抛光速率不一致，从而得到一个高度均匀的浅槽隔离结构。
采用本方法，能够有效地调整填充于沟槽内的氧化物层因为有源区面积增大或密度增加，所导致的平坦化抛光工艺速率不一致的缺点，进而获得高度一致的浅槽结构，并且能够有效地降低盘凹现象的发生。
附图说明
图1为已知的为修正氧化物沉积密度不均而在有源区域形成凹槽的示意图。
图2至图9为本发明的工艺步骤示意图。
标号说明：
10沟槽 26光刻胶层 36第二图案化光刻胶层
12氧化物 28第一图案化光刻胶层 37图案区
14有源区域 30沟槽 38氧化物柱
16凹槽 31有源区域 40氧化物洞
20半导体衬底 32衬底氧化层 42浅槽隔离结构
22垫氧化物层 34氧化物层
24氮化物层 35有源区反相掩膜
具体实施方式
本发明涉及一种增进浅槽隔离结构高度均匀性的方法，它可以被广泛地应用到深亚微米下的半导体工艺中的隔离工艺，来使元件间获得最佳的隔离效果。请参阅图2，首先提供一个半导体衬底20，然后对半导体衬底20进行清洗，然后将经清洗后的半导体衬底20送入直立式或横式的炉管内，在含氧的环境中，在半导体衬底20上形成一个材料为二氧化硅(SiO2)的垫氧化层22，一个利用低压化学气相沉积法所制得的材料为氮化硅(Si3N4)的氮化物层24，与一个光刻胶层26，然后以有源区(Active Area)掩膜版(在图中未示)把包含有源区域与沟槽的图案转移到光刻胶，以形成一个第一图案化光刻胶层28，如图3所示，再以各向异性刻蚀(Anisotropic Etch)，将无光刻胶层保护的氮化物层24与垫氧化物层22移除，接着进行硅沟槽(Si trench)的干法刻蚀，用以在半导体衬底20上形成多个沟槽30结构，以定义出有源区域31。
接着，如图4所示，在完成沟槽30制作后，先将半导体衬底20送入热炉管内，以高温氧化的方式，在硅沟渠30表面形成一个用来修补硅沟槽表面因干法刻蚀所造成的损伤(Damage)，并且将硅角落圆化(Corner rounding)的衬底氧化层(Liner Oxide)32，然后利用化学气相沉积法进行材料为二氧化硅的氧化层34填沟，直到氧化层34填满沟槽30为止，形成如图5所示的结构。
然后，在半导体衬底20上形成一个光刻胶层，再以一个如图6所示的有源区反向掩膜版(ACT-reverse Mask)35为掩膜，对光刻胶层进行图案转移，以形成一如图7所示的第二图案化光刻胶层36，其中有源区反相掩膜35上具有多个成阵列排列的氧化柱或氧化洞的图案区37，接着以第二图案化光刻胶层36为掩膜，对氧化物层34进行刻蚀，以形成如图8所示的位于有源区域31上的多个阵列排列的氧化物柱38或者氧化物洞40，然后移除第二图案化光刻胶层36。另外，在形成光刻胶层前更可对氧化物层34进行一次高温退火处理，以提高氧化物层的品质与密度。
如图9所示，为求全面平坦化，对半导体衬底20进行一次化学机械抛光工艺，此时将因为氧化物柱38与氧化物洞40的修正，使沉积于沟槽30与有源区域上31的氧化物层34的密度差异降至最低，使得进行化学机械抛光时的抛光速率能够得到最佳的一致性，进而获得高度均匀性的浅槽隔离结构42。
其中关于氧化物柱38与氧化物洞40的排列密度、排列方式，可由实验推导出，利用先对一未形成氧化物柱及氧化物洞的氧化物进行化学机械抛光，以观察不同区域的抛光速率，再进行氧化物柱38与氧化物洞40的适当修正，例如抛光速率较快易产生盘凹的部分，可增加多个氧化物柱38，来修正抛光速率。
综上所述，本发明为一种增进浅槽隔离结构高度均匀性的方法，它利用一个有源区反向掩膜，使位于有源区上的氧化物层表面形成多个阵列排列的氧化物柱与氧化物洞，来弥补现有技术仅在较大有源区域形成一个凹槽而使得有源区域的氧化物层密度降低的缺失，从而修正对氧化物层抛光时，因位于浅槽隔离结构与有源区域的氧化层密度差异所引起的抛光速率不均，进而获得高度均匀的浅槽隔离结构。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在使本领域的普通技术人员能够了解本发明的内容并据以实施，本专利的范围并不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围内。
Claims (7)
1.一种增进浅槽隔离结构高度均匀性的方法，其步骤包括有：
提供一个半导体衬底；
在该半导体衬底上依序形成一个垫氧化层，以及一个氮化物层；
在该半导体衬底上形成一个第一图案化光刻胶层，以该第一图案化光刻胶层为掩膜，对该垫氧化层、该氮化物层与该半导体衬底进行刻蚀，以定义出有源区域以形成多个浅槽结构，然后移除该第一图案化光刻胶层；
在该半导体衬底上沉积一个氧化物层，以填满该浅槽结构；
在该半导体衬底上形成一个第二图案化光刻胶层，以该第二图案化光刻胶层为掩膜，对该氧化物层进行刻蚀，以在有源区域的氧化物层上形成多个阵列排列的氧化物柱、氧化物洞，然后移除该第二图案化光刻胶层；以及
利用化学机械抛光法对位于该半导体衬底上的该氧化物层进行平坦化工艺。
2.根据权利要求1所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：该垫氧化层的材料为二氧化硅。
3.根据权利要求1所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：该氮化物层的材料为氮化硅。
4.根据权利要求3所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：该氮化物层是利用低压化学气相沉积法所形成的。
5.根据权利要求1所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：在沉积该氧化物层前，先将该半导体衬底送入热炉管内，以高温氧化的方式，在该浅槽结构内形成一层衬底氧化层。
6.根据权利要求1所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：该氧化物层是利用化学气相沉积法所形成的。
7.根据权利要求1所述的增进浅槽隔离结构高度均匀性的方法，其特征在于：在完成该氧化层沉积后对该氧化物层进行一次高温退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100543771A CN1327503C (zh) | 2004-09-08 | 2004-09-08 | 增进浅槽隔离结构高度均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100543771A CN1327503C (zh) | 2004-09-08 | 2004-09-08 | 增进浅槽隔离结构高度均匀性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1747146A CN1747146A (zh) | 2006-03-15 |
| CN1327503C true CN1327503C (zh) | 2007-07-18 |
Family
ID=36166585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100543771A Expired - Fee Related CN1327503C (zh) | 2004-09-08 | 2004-09-08 | 增进浅槽隔离结构高度均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1327503C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1239821A (zh) * | 1998-06-24 | 1999-12-29 | 三星电子株式会社 | 形成没有凹陷的沟槽隔离的方法 |
| CN1099133C (zh) * | 1996-08-08 | 2003-01-15 | 西门子公司 | 用于浅沟槽绝缘隔离的空隙填充及平面化工艺方法 |
| CN1396645A (zh) * | 2002-06-20 | 2003-02-12 | 上海华虹（集团）有限公司 | 一种可消除硅锥现象影响的双硬掩膜cmp工艺 |
| CN1501468A (zh) * | 2002-11-15 | 2004-06-02 | 上海宏力半导体制造有限公司 | 减少半导体组件产生浅沟渠隔离凹陷效应的方法 |
-
2004
- 2004-09-08 CN CNB2004100543771A patent/CN1327503C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1099133C (zh) * | 1996-08-08 | 2003-01-15 | 西门子公司 | 用于浅沟槽绝缘隔离的空隙填充及平面化工艺方法 |
| CN1239821A (zh) * | 1998-06-24 | 1999-12-29 | 三星电子株式会社 | 形成没有凹陷的沟槽隔离的方法 |
| CN1396645A (zh) * | 2002-06-20 | 2003-02-12 | 上海华虹（集团）有限公司 | 一种可消除硅锥现象影响的双硬掩膜cmp工艺 |
| CN1501468A (zh) * | 2002-11-15 | 2004-06-02 | 上海宏力半导体制造有限公司 | 减少半导体组件产生浅沟渠隔离凹陷效应的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1747146A (zh) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100461375C (zh) | 制造用于闪存半导体器件的隔离结构的方法 | |
| CN103377912B (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| CN116230529B (zh) | 一种半导体结构的制造方法 | |
| KR20040096365A (ko) | 반도체소자의 제조방법 | |
| CN105161450B (zh) | 一种双浅沟槽隔离形成方法 | |
| KR100500934B1 (ko) | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 | |
| CN102543714A (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN112802796B (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN1327503C (zh) | 增进浅槽隔离结构高度均匀性的方法 | |
| JP2001144171A (ja) | 半導体装置およびその製造方法 | |
| CN108054085A (zh) | 存储器及其制备方法 | |
| TW200415719A (en) | Method of planarizing a semiconductor die | |
| CN102623339A (zh) | 改善双层栅mos结构的中间氧化层厚度均匀性的方法 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| CN114038745A (zh) | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 | |
| CN100468702C (zh) | 制作深沟渠电容和蚀刻深沟渠开口的方法 | |
| US20240297125A1 (en) | Memory device and fabricating method thereof | |
| TWI246738B (en) | Method of improving a uniformity in height for shallow trench isolation (STI) structure | |
| KR100455726B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100499408B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN117995756A (zh) | 基于沟槽结构的locos氧化隔离层的制备方法 | |
| KR100545179B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100548521B1 (ko) | 반도체 소자의 제조방법 | |
| KR100497210B1 (ko) | 반도체 소자의 폴리 스트링거 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |