CN1432191A - 绝缘体上的单晶硅(soi)材料的制造方法 - Google Patents

绝缘体上的单晶硅(soi)材料的制造方法 Download PDF

Info

Publication number
CN1432191A
CN1432191A CN01806781A CN01806781A CN1432191A CN 1432191 A CN1432191 A CN 1432191A CN 01806781 A CN01806781 A CN 01806781A CN 01806781 A CN01806781 A CN 01806781A CN 1432191 A CN1432191 A CN 1432191A
Authority
CN
China
Prior art keywords
silicon
ion
layer
buried
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01806781A
Other languages
English (en)
Other versions
CN1194380C (zh
Inventor
卢志恒
罗晏
周宏余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Normal University
Original Assignee
Beijing Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Normal University filed Critical Beijing Normal University
Publication of CN1432191A publication Critical patent/CN1432191A/zh
Application granted granted Critical
Publication of CN1194380C publication Critical patent/CN1194380C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种采用SIMOX技术制造SOI材料的方法。通过在传统的注氧隔离制造工艺中引入离子注入非晶化处理，使得非晶化区域内的各种原子在退火时产生很强的增强扩散效应，从而制造出顶部硅层中的穿通位错等晶体缺陷和二氧化硅埋层中的硅岛和针孔等硅分凝产物得以消除的高品质的SOI材料。本发明还公开了一种将离子注入非晶化处理应用到采用注氮隔离或注入氮氧隔离技术中制造SOI材料的方法，使得氮化硅埋层或者氮氧化硅埋层是非晶层，顶部硅层是和氮化硅埋层或者氮氧化硅埋层的界面具有原子级陡峭的单晶硅层。

Description

绝缘体上单晶硅 ( SOI )材料的制造方法 技术领域
本发明涉及半导体材料技术领域， 特别涉及一种采用注氧隔离技术
( SIMOX, Separation by Implanted Oxygen )及注氮隔离技术 （ SIMNI, Separation by Implanted Nitrogen )制造绝缘体上单晶硅（SOI ) 材料的 方法。 发明背景
大量的研究表明， 在传统体硅片 （bulk silicon wafer ) 上制造更高 集成度的半导体器件， 例如当前国际上正在开发的 0.1 μ ιη 线条器件， 已经遇到了许多不可克服的困难。 诸如奇生电容、 寄生的闩锁效应等 等。
SOI ( Silicon on Insulator )材料， 其顶部的单晶硅层很薄， 应用 SOI 材料作为衬底比体硅片 （bulk silicon wafer ) 上制造半导体器件具有如 下重要好处： （1 )可以用于制造 0.1 μ ηι 以下线条的大规模集成电路， 从而可以消除在体硅中制造如此高集成度器件所产生的各种寄生效 应； （2 )可以用于制造各种袖珍设备所需要的高速低功耗半导体器件； ( 3 )可以用于制造抗核辐照的半导体器件。 因此， 国际上普遍认为， SOI材料是未来二十一世纪大规模集成电路主导产业的基础材料。
注氧隔离技术是目前制造 SOI 材料所采用的主要方法。 其要点是， 将大剂量的氧离子注入到单晶硅片中， 经过 1300°C以上的高温退火， 在原有硅片中形成绝缘的氧化硅埋层。 这种氧化硅埋层将原有硅片隔 离成两部分：保留原有主表面的顶部单晶硅层和原有的底部单晶硅。 100 nm至 200 nm的顶部硅层是用以制造半导体器件的衬底。 常规的注氧隔离方法制造的 SOI 材料有两大问题严重影响着产品 的质量： 顶部硅层存在着穿通位错等各种位错， 位错密度高达 l x lO7 cm"2, 如此高的位错密度影响着在其上制造的半导体器件的性能； 同时， 在氧化硅埋层的底部出现许多硅岛， 氧化硅埋层中还有高密度的由下 部引向上部的称为针孔的硅分凝产物， 极大地降低了氧化硅埋层的绝 缘性能。
顶部硅层的高密度位错的产生机制与大剂量的氧注入有关。 为了形 成足够厚的氧化硅埋层， 注入氧的剂量高达 1.2 x l O18 cm-2至 2 χ 1018 cm-2。 同时为了形成足够厚的顶部硅层， 注入能量一般为 150 至 200 keV。 这样大剂量的氧如果注入到室温下的硅中， 将使射程范围内很大 一个区域非晶化， 并且一直扩展到主表面。 这样的样品经退火之后将 会使整个顶部硅层成为多晶， 而不能形成所需的单晶。 为保持主表面 附近的单晶结构， 注入过程中必须将靶加热到 450°C至 700°C之间的一 个温度。 这样在退火过程中， 从主表面出发所发生的重结晶可以形成 顶部硅层的单晶结构。 然而， 由于靶温被加热， 在注入过程中， 首先 在注入离子分布最集中的区域附近， 注入的氧和硅相结合形成二氧化 硅。 随着注入剂量的加大， 以二氧化硅为主要成分的区域进一步扩大。 由于大量的氧原子代替了硅原子形成二氧化硅， 从宏观方面看， 由于 体积增加将会产生内部的附加应力。 从微观方面看， 被替代的多余的 硅原子一部分被发射到顶部硅层中， 使顶部硅层中包含了大量的填隙 硅原子； 另一部分沉积在二氧化硅埋层中， 最后形成硅岛和针孔等硅 分凝产物。 由于氧注入的统计分布接近于高斯分布， 在顶部硅层还会 留下少量的氧原子， 这些氧原子与附近的硅原子相结合将形成二氧化 硅颗粒。 再加上辐照损伤， 特别是， 在较高注入温度下辐照损伤形成 的各种缺陷的络合物在后续的退火过程中是极难消除的。 为了使具有 这样复杂的缺陷的顶部硅层在退火过程中恢复为单晶硅， 退火温度不 得不被升高到接近单晶硅的熔点， 即 1420 °C。 即使在这样高的温度下 退火， 所产生的穿通位错仍然不能消除。
如 J. Stoemenos等人在发表于 J. Appl . Phys, 69 ( 1991 ) , 793的 "Dislocation formation related with high oxygen dose implantation on silicon" 文章中认为， 在高温下退火， 二氧化硅颗粒被分解， 氧原子向 中间的二氧化硅埋层方向扩散， 再与界面上的硅原子结合成二氧化硅， 成为二氧化硅埋层的一部分。 残存的填隙硅原子是退火过程中产生穿 通位错的主要原因。
与这种认识有关， D. Hill 等在发表于 J. App l . Phys., 63( 1988 ), 4933 的 "The reduction of dislocations in oxygen implanted silicon on insulator layers by sequential implantation and annealing" 中提出, 将进 4亍一次的 大剂量注入和接着的高温退火的处理过程分解为， 每次以较小的剂量 注入， 如小于 0.4 χ 1018 cm-2 , 随后进行高温退火的多次处理过程。 由 于每次退火要克服浓度低得多的填隙原子所形成的缺陷， 最后形成的 顶部硅层的位错密度据称可以降至 l x lO3 cm-2。 然而， 由于要提高成 本， 这种方法在商业上的应用受到限制。
至于硅岛和针孔等硅分凝产物的产生机制， 至今仍不十分清楚。 由 于硅岛的表面张力引起的正压力阻止了硅原子自内向外扩散是硅岛难 以消除的主要原因。 这是目前被广泛接受的一种说法。
至今还没有提出消除硅岛的有效方法。 注意到降低氧的注入剂量形 成较薄的氧化硅埋层可以降低硅岛密度的这个事实， 促使人们从研究 低剂量的氧注入形成较薄的氧化硅埋层着手。 S. Nakashima等在发表于 J. Electrochem. Soc, 143 ( 1996 ) ,244 的文章 "Investigations on high- temperature thermal oxidation press at top and bottom interfaces of top silicon of SIMOX wafers" 指出， 经较低剂量的氧注入的硅片， 如果高 温退火过程在氧化气氛中进行， 顶部硅外表面氧化的同时， 内部氧化 硅埋层的界面也将发生氧化， 氧化硅埋层的厚度随之增加。 这样在增 加氧化硅埋层的厚度的同时， 可以抑制硅岛与针孔的产生与增长。 这 种方法称为内部热氧化法 （ITOX )。 但是， 由于内部氧化速率非常慢， 而外部氧化过程又以较快速率消耗顶层硅， 这种消耗限制了内部热氧 化方法的应用前景。
至于硅岛或者针孔的形成机制， 人们事实上忽略了这样一个事实， 它们是在特定的初始条件下， 在极高温度的退火过程中， 从氧化硅埋 层中产生的硅的分凝产物。 这是由于在氧化硅埋层中氧原子和硅原子 之间的结合键非常强， 使得无论氧原子或者硅原子在二氧化硅埋层中 的迁移都非常困难。 所以一旦形成了硅岛或者针孔等硅的分凝产物， 不管有没有表面张力， 它们的消除都非常困难。
制备 SOI 材料的另一种途径是采用氮代替氧注入硅， 称为注氮隔 离技术（SIMNI )。 它的优点是由于氮化硅中氮原子与硅原子的比例比 氧化硅中氧原子与硅原子的比例低得多。 所以， 只需要相对较小的剂 量的氮离子注入硅， 就可以形成同样厚度的绝缘体埋层， 可以降低成 本。 也由于氮离子的注入剂量低， 因此， 应用注氮隔离技术形成的顶 部硅层的位错密度要低得多。 采用注氮隔离技术的缺点是在高温退火 过程中形成的埋层中的氮化硅是一种多晶的 ct - Si3N4。 由于埋层是多晶 层， 漏电流较大， 绝缘性能较差。
为克服上述缺点， L.Nesbit 等人在发表于 J.Electrochem. Soc.， 133 ( 1986 ) , 1186的 "Microstructure of silicon implanted with high dose of nitrogen and oxygen" 文章中指出， 经氮注入的硅片， 再以同样的能量 注入一定剂量的氧， 可以形成非晶的绝缘体埋层。 它是氮氧化硅， 氮 化硅和氧化硅的复合物。 但是附加的氧注入剂量较低时， 在顶部硅层 与隐埋氮氧化硅非晶层之间会有一层多晶硅出现， 而不能形成一种陡 峭的界面。 附加的氧注入的剂量较大时， 在埋层的内部将产生氮的气 泡。 这些都与氮原子在氮化硅或氮氧化硅中的扩散系数太低有关。 发明内容
本发明的主要思想是把离子注入非晶化处理引入到采用注氧隔离技 术和注氮隔离技术制造绝缘体上单晶硅（SOI )材料的方法中， 以克服 上述的种种不足， 制造出高品质的 SOI材料。
由于离子注入的过程同时也是注入离子与村底原子发生碰撞的过 程。 如果注入离子与衬底的某个原子在一次碰撞中的能量损失足够大， 被碰撞的衬底原子与其邻近原子相结合的键就要被打断而发生移位。 如果注入离子的剂量足够大， 就会使一个区域的衬底原子全部发生移 位。 在移位过程中， 移位的原子和邻近的原子之间的原有的各种键都 会被打断， 使得原来处于单晶或多晶状态的区域变成非晶区。 由于非 晶化的注入过程打断了村底原子周围原有的各种键， 虽然不能使非晶 化区域中的所有原子都变成孤立的、 离散的， 但原有的各种联系减弱 了， 使得在后续的退火过程中， 至少在退火初期， 这些原子可以以非 常低的激活能和非常多的间隙通道进行迁移。 所以离子注入非晶化具 有非常明显的增强扩散效应。 根据上述本发明思想， 本发明首先提供了一种采用注氧隔离技术在 具有主表面的包含衬底的硅上形成高品质绝缘体上单晶硅（SOI )材料 的方法， 包括：
( 1 ) 第一次离子注入过程： 将氧离子以第一剂量和第一能量通过 所述的主表面注入到温度被控制在第一温度的包含村底的硅中；
( 2 ) 第二次离子注入过程： 将第二种离子以第二剂量和第二能量 通过上述主表面注入到温度在 100°C以下的上述包含衬底的硅中， 以能 够使所述主表面以下， 包括经步骤（3 ) 退火后将形成的大部分的顶部 硅层和全部的隐埋氧化硅层在内的一个区域非晶化， 并且能够保持所 述包含衬底的硅的主表面的原有结构；
( 3 )将经过以上步骤的包含衬底的硅在一退火温度下进行退火， 使第一次注入的氧离子和硅结合形成隐埋的氧化硅层， 和形成被隐埋 的氧化硅层所隔离的包含所述主表面的顶部硅层。
选择上述步骤（3 ) 的退火温度是 1250°C以上至硅的熔点以下的范 围时， 可以形成顶部硅层消除穿通位错、 且表面位错密度降至最低的 绝缘体上单晶硅（ SOI )材料。
选择上述步骤（3 ) 的退火温度是 900°C至 1250。C的范围时， 可以 形成既在顶部硅层中消除穿通位错、 又在隐埋氧化硅层中消除硅岛和 针孔的绝缘体上单晶硅（SOI )材料。
针对注氧隔离技术， 本发明改变了氧离子注入过程中形成的特定的 初始条件， 就是将包括上述注入过程中将要形成的整个氧化硅埋层和 尽可能大的顶部硅层包括在内的一个区域， 在保持所述包含衬底的硅 的主表面附近的单晶结构的条件下， 进行离子注入非晶化的处理。 由 于非晶化的作用， 顶部硅层在退火过程中将从主表面出发迅速重结晶。 重结晶的过程使顶部硅层中大量填隙的硅原子迅速回到硅单晶的格点 位置， 消除了产生穿通位错的起因。 又由于非晶化区域中的所有原子， 无论氧原子或者硅原子， 在退火的过程中都具有很强的增强扩散效应， 使得只有在很高温度下才能实现的过程， 可以在较低的温度下实现。 因此， 只要退火温度选择适当， 就能形成同时消除顶部硅层中的穿通 位错和埋层中的硅岛与针孔的高品质的 SOI材料。 同样根据上述本发明思想， 本发明又提供了一种采用注氮隔离技术 在具有主表面的包含衬底的硅上形成高品质绝缘体上单晶硅（SOI ) 材 料的方法， 包括：
( 1 ) 第一次离子注入过程： 将氮离子以第一剂量和第一能量通过 所述主表面注入到温度被控制在第一温度的包含衬底的硅中；
( 2 ) 第二次离子注入过程： 将第二种离子以第二剂量和第二能量 通过上述主表面注入到温度在 100'C以下的上述包含衬底的硅中， 以能 够使所述主表面以下， 包括经步骤 （3 ) 退火后将形成的大部分的顶部 硅层和全部的隐埋氮化硅层在内的一个区域非晶化， 并且能够保持所 述包含衬底的硅的主表面的原有结构， 使得非晶化区域内的各种原子、 特别是经第一次注入的氮原子在退火过程中增强扩散以形成绝缘性能 好的埋层和具有原子级陡峭的顶层和埋层的界面；
( 3 ) 将包含衬底的硅在 900 °C以上至硅的熔点以下的一温度下进 行退火， 使第一次注入的氮离子和硅结合形成隐埋的氮化硅层， 和形 成被隐埋的氮化硅层所隔离的包含所述主表面的顶部硅层。
依据上述的技术方案， 在所述的步骤 （2 )之前可进一步包括一次 氧离子的注入过程， 其能量和所述第一能量相同， 剂量的选择是能够 使经过步骤（3 ) 的退火形成的隐埋氮氧化硅层易于形成非晶结构。
由于非晶化区域内各种原子的增强扩散效应， 使得在较低温度下形 成界面清晰的氮化硅埋层处于非晶状态成为可能。 对于附加注入氧的 隔离方法中形成的中间多晶硅层或埋层中的氮气泡， 经非晶化处理后， 由于顶部硅层的重结晶， 或者由于极大地提高了氮原子在氮化硅或氮 氧化硅中的扩散系数， 顶部硅层和埋层之间的界面将形成原子级的陡 峭， 埋层中的气泡得到消除。 从而使得采用注氮隔离方法也能够制造 出合乎要求的高品质的 SOI材料， 且制造成本得到降低。
上述离子注入的第一剂量的选择应使经所述步骤 （3 ) 退火后将形 成的所述隐埋氧化硅层、 隐埋氮化硅层或隐埋氮氧化硅层能够具有所 需要的厚度。
上述离子注入的第一能量的选择应使经所述步骤 （3 ) 退火后将形 成的所述隐埋氧化硅层、 隐埋氮化硅层或隐埋氮氧化硅层能够具有足 够的深度， 以使所述顶部硅层的厚度满足需要。
上述第一温度的选择是能使在所述第一次离子注入过程中所述包含 衬底的硅的主表面保持原有结构。 能造成任何影响。 可以是硅离子、 锗离子、 惰性气体离子或氧离子等。 还根据上述本发明思想， 本发明也提供了一种消除采用任何注氧隔 离技术制造的绝缘体上单晶硅（SOI )材料中隐埋氧化硅层中的硅岛和 针孔的方法， 包括：
( 1 ) 将硅离子、 锗离子、 惰性气体离子或氧离子， 以一能量和剂 量注入到温度在 lcxrc以下的包含有顶部硅层和隐埋氧化硅层的 soi材 料中， 使包括所述隐埋氧化硅层在内的一区域非晶化， 且保持所述主 表面的结构不变；
( 2 )在 900°C至 1250°C范围内的一个温度下进行退火， 使所述 SOI 材料各层的结构得以恢复， 所述隐埋氧化硅层中的硅岛和针孔得以消 除。
由于离子注入非晶化的处理， 使包含硅岛和针孔的整个氧化硅埋层 非晶化。 然后在 90(TC至 125CTC之间的一个较低的温度下退火， 则可 以得到硅岛被完全消除、 针孔密度大幅度降低的 SOI材料。 由此可见， 本发明不但解决了长期以来人们一直渴望解决的问题， 即消除了硅岛和穿通位错， 而且通过降低退火温度， 可以使用常规退 火炉取代为实现 1300°C以上的高温退火所采用的价格昂贵的由碳化硅 管构成的退火炉， 从而使制造 SOI材料的新工艺的成本比较低廉。 附图简要说明
为使本发明的目的、 技术方案、 及优点更加清楚明白， 以下参照附 图并举实施例， 对本发明进一步详细说明。 其中
图 1 为根据常规工艺制备的 SOI材料的背散射谱。 可以看出形成 的顶部硅层的厚度约为 200nm, 埋层氧化硅的厚度约为 300nm。
图 2为经硅离子注入单晶硅片之后形成非晶化区域的背散射沟道对 准语。 可以看出大约在表面以下 50 nm至 500 nm的深度范围内是非晶 化区。
图 3为 170 keV的氧离子以剂量 1.6 χ 1018 cm-2注入到 ρ型 ( 100 ) 硅片中，接着进行硅离子注入非晶化处理使大约在表面以下 50 nm至 500 nm的深度范围非晶化， 最后经 115CTC持续 5秒的快速热退火的样品的 断面电子显^ ί啟镜照片 （ΧΤΕΜ )。 可以看出已经初步形成 SOI 的三层结 构， 顶层硅正在进行的重结晶过程。 埋层中没有出现硅岛。
图 4为注入条件与图 3所述相同， 但最后经 1250°C持续 5秒的快 速热退火的样品的 XTEM照片。 可以看出已经形成 SOI的界面清晰的 三层结构。 埋层中已经出现硅岛。
图 5为 180 keV的氧离子以剂量 1.6 x 1018cm—2注入到 p型 ( 100 ) 硅片中， 接着进行硅离子注入非晶化处理， 使大约在表面以下 50 nm ! 0
至 500 nm的深度范围非晶化， 再经 1300°C持续 6 小时退火的样品的 XTEM 照片。 可以看出， 这是一种没有穿通位错但仍存在硅岛的 SOI 材料。
图 6为注入条件与图 5所述相同， 最后的退火是在 900°C至 1250°C 之间的较低温度下进行的样品的 XTEM 照片。 可以看出这是既没有穿 通位错又没有硅岛的材料。
图 7为将如图 5制备的 SOI材料按照本发明进行硅离子注入非晶 化处理， 然后在 90CTC至 1250°C之间的较低温度下进行退火所制备的 样品的 XTEM 照片。 可以看出， 这也是既没有穿通位错又没有硅岛的 材料。 实施本发明的方式
对于采用离子注入非晶化处理改进采用 SIMOX技术制造 SOI材料 的工艺可由以下步骤来实现：
首先将装有硅片的耙加热到 450°C至 700°C之间的一个温度， 建议 采用 5ocrc。 通常在靶室内装有! ¾素灯进行加热。 在注入过程中通过电 子设备使靶温保持恒定。 硅片可以是 P- 型 （100 ), 或者 n型， 或者其 他晶向， 根据需要而选定。 氧离子通过抛光的硅片表面即主表面注入 衬底。 氧离子的注入剂量选择范围为 1 X 1016 cm-2至 5 X 1018 cm-2。 常规 工艺为了获得 300 nm至 400 nm的氧化硅埋层厚度， 注入剂量选择 1.2 X 1018 cm-2 J. 1.8 X 1018 cm-2。如果为了制备较薄的氧化硅埋层，如 100 nm 左右， 可以选用的剂量为 0.5 x lO18 cm-2。 氧的注入能量根据顶部硅层 的厚度和将要形成的氧化硅埋层的厚度两者来决定。 选择的范围是 30 keV至 400 keV。 对于常规的厚氧化硅埋层来说， 注入能量选择范围为 150 keV至 180 keV, 这样可以制备出 200 nm左右的顶部硅层。 在很多 情形下， 注入之前， 先在硅片的抛光表面上沉积一层二氧化硅薄膜， 厚度可在 0至 100 nm之间选择。 一方面用以防止在注入过程中金属颗 粒直接污染硅片， 另一方面在完成氧注入以后， 即用 HF溶液除去二氧 化硅薄膜， 仍可恢复比较光滑的硅片的表面。 但是形成这一层二氧化 硅薄膜是以减小顶部硅层的厚度为代价的， 所以， 一般不选择太厚的 二氧化硅薄膜， 例如可以是 30 nm。
接着进行第二次离子注入， 即实施离子注入非晶化处理。 先将靶温 降至 100°C以下， 或者在另一台离子注入机上完成本次注入过程。 靶温 越低， 相同注入剂量所产生的非晶化的深度范围越大， 所以一般控制 在 1CKTC以下。 为了便于实施， 靶温可以采用室温或者液氮冷却的温度 (约 77K )。 为实现非晶化， 所用的注入离子种类可以是硅离子、 锗离 子、 惰性气体离子或氧离子。 最好的离子是硅离子。 这是由于衬底的 材料就是硅， 硅的自注入， 只要注入过程的辐照损伤在退火过程得到 恢复， 不会对衬底性质造成任何影响。 另外锗、 惰性气体或者氧离子 都可以选用。 锗和硅是同一族的半导体元素， 锗在硅中又有无限的固 溶度。 惰性气体是不和任何元素发生化学反应的一族元素， 只要剂量 不大， 不会影响衬底的性质。 至于氧离子， 由于和第一次注入的是同 一种离子， 在随后的退火过程中将与第一次注入的离子起相同的作用。
在注入离子的种类选定之后， 第二次离子注入的剂量和衬底温度一 起决定非晶化区域的大小。 过高的衬底温度， 由于注入过程的退火作 用使损伤不断恢复而使非晶化区域缩小。 为了取得较高的非晶化效果， 村底温度被限制在 100°C以下。 第二次注入能量的大小决定非晶化区域 的深度。 本次注入的能量选择范围是 30 keV至 5MeV, 剂量选择范围 为 1 X 1013 cm-2至 5 X 1016 cnr2。 对于常规的厚氧化硅埋层的制造工艺来 说， 并且以硅离子作为注入离子， 能量选择范围可以是 100 keV至 500 keV, 剂量选择范围为 5 χ 1013 cm-2至 5 χ 1015 cm-2。 能量和剂量的选择 要保证经注入之后能够使预期形成的氧化硅埋层和尽可能大的顶部硅 层包含在内的一个区域非晶化， 并且还要保持硅片的表面附近的单晶 结构不变。 第二次注入的能量和剂量的大小可根据需要非晶化的区域 的大小和深度按照 Richmond理论或 Sigmund理论进行计算。 然后通过 背散射沟通效应来验证。
图 1和图 2的背散射谱是应用 2.0 MeV的 He+离子束垂直入射到样 品表面对样品进行分析的结果， 探测器放置在与入射离子束成 165° 角 的位置。 图 1和图 2的纵坐标是背散射产额 （计数）， 横坐标是多道分 析器的道数。 在所述的实验条件下， 每道对应的深度约为 8.3 nm。 图 1 表示 180 keV的氧离子以剂量 1.6 X 1018 cm-2注入到 p. 型 （100 )硅片， 接着进行 130CTC高温下持续 6小时退火所形成的 SOI样品的背散射随 机谱。 它表明该样品的顶部硅层的厚度约为 200nm, 氧化硅埋层的厚 度约为 300nm。 图 2 的背散射沟道对准谱表示第二次离子注入所实施 的非晶化区域的深度范围约为 50nm至 500nm。 在沟道谱中表现表面单 晶结构的特有的表面峰仍清晰可见。 只是它的高度提高了， 这是由于 和表面以下紧接着严重损伤区以及非晶区的背散射谱迭加在一起造成 的。 无论如何， 对于图 1的样品来说， 这样的非晶化区域是合适的。
紧接着进行第三步， 要对样品进行退火处理。 为了防止注入的氧在 退火过程中外扩散， 一般先在经注入的样品在不超过 700°C的温度下沉 积上一层 0至 500nm的二氧化硅薄膜。 其厚度一般采用 200 nm或 300 nm。 退火是在惰性气体加上不超过 0.2%的氧气的气氛中进行。 如果按 照常规退火在 1250 °C以上至硅的熔点以下的一个温度下进行， 退火时 间的选择范围为 1至 10小时。
由于非晶化的作用， 顶部硅层将从主表面出发迅速重结晶。 重结晶 的过程使顶部硅层中大量填隙的硅原子迅速回到硅单晶的格点位置， 消除了产生穿通位错的起因。 非晶化的作用又使顶部硅中的氧原子在 化学势的作用下迅速向氧化硅埋层迁移而溶入氧化硅埋层中。 从而使 顶部硅层的单晶结构得到恢复。 其结果将可以形成消除了穿通位错、 界面平整清晰的 SOI 材料。 但是此时， 在氧化硅埋层中仍然出现硅岛 与针孔， 如图 5所示。
参见图 3和图 4的 XTEM照片可以看出， 经过常规的氧离子注入、 接着进行硅离子注入非晶化处理， 再经 115CTC持续 5 秒的快速热退火 的样品， 已经初步形成 SOI 的三层结构， 顶层硅正在进行的重结晶过 程。 埋层中没有出现硅岛。 而经 125CTC持续 5秒的快速热退火的样品， 则已经形成 SOI 的界面比较清晰的三层结构， 埋层中已经出现硅岛， 但是顶层硅中没有发现穿通位错。 这进一步说明： 硅岛是高温退火过 程的硅分凝产物， 穿通位错在经硅离子注入非晶化处理后的样品中没 有产生。 在图 3 和图 4 中还可以发现在氧化硅埋层下方的硅衬底上出 现一列损伤带， 被称为离子注入射程尾部损伤 （英文缩写为 EOR ), 这 是由于退火不充分遗留下来的。
图 5是一幅 XTEM照片。 它的样品是 180 keV的氧离子以剂量 1.6 X 1018 cm-2注入 P- 型 （100 )硅片之后， 紧接着注入硅离子， 使得在 50 至 500 nm的深度范围内的村底非晶化， 然后在 1300°C持续 6小时的高 温退火下形成的。
为了实施 1300°C的退火， 退火炉是特殊设计的。 炉管采用 SiC代 替石英， 并用灯光加热代替炉丝加热， 价格昂贵且使用寿命短。 采用 这种退火炉提高了 SOI材料的制造成本。
如果第三步所实施的退火是在 900°C至 1250°C范围内的较低温度下 进行， 退火时间的选择范围为 1 至 20小时， 退火设备可以使用常规的 退火炉。 由于非晶化的作用， 即使在较低退火温度下非晶化区域内各 种原子仍然具有较高的扩散系数， 且在合适的较低温度条件下能够抑 制氧化硅埋层中硅分凝的发生， 从而制造出既没有发现穿通位错也没 有发现埋层中的硅岛与针孔的 SOI材料。 如图 6所示。
图 6是一幅 XTEM照片。 它的注入条件和图 5—样， 实施同样的 非晶化区处理， 只是最后是在 900°C到 1250°C的范围内的一个较低的 温度下进行退火完成的。 从照片中可以看出， 这是一种既没有穿通位 错也没有硅岛的 SOI 材料。 图中氧化硅埋层的下界面的下方有一条损 伤带， 这是没有完全消除的射程尾部损伤。 由于氧化硅埋层的隔离， 在氧化硅埋层以下的射程尾部损伤不会影响到将在顶部硅层上制备的 器件的性能。 相反， 这样的损伤将可能吸收在制造过程中沾污在样品 上的金属杂质。 基于本发明已经阐明和上述图例已经进一步说明的一种观点， 即氧 化硅埋层中的硅岛和针孔是由于退火温度过高而产生的硅分凝产物。 采用本发明方法消除已经制成的 SOI材料中的硅岛时， 先将 SOI硅片 放在靶上， 使靶温保持在 100°C以下的一个温度。 通过顶部硅层上的抛 光表面，将硅离子注入到 SOI硅片中。能量的选择范围为 lOO keV至 500 keV, 剂量选择范围为 5 X 1013 cm-2到 5 x 1015 cm-2。 使得包含氧化硅埋 层的区域非晶化， 但保持表面附近的单晶结构不变。 这时再在 900°C至 1250。C范围内的一个温度下进行退火， 从而硅岛消失， 原有的顶部硅 层的单晶结构没有改变。 退火是在常规退火炉中， 在惰性气体的气氛 的保护下进行， 只要非晶化范围没有扩展到顶部硅层的过多区域， 没 有发现退火过程中氧的外扩散现象。 图 7的 XTEM照片是一个证明。
图 7的 XTEM照片的样品就是应用如图 5制备的 SOI样品， 经硅 自注入使氧化硅埋层非晶化之后， 在 90CTC到 1250°C范围内的一个温 度下退火完成的。 它保持了图 5 样品中顶部硅层的单晶结构和平整界 面， 并且消除了埋层中的硅岛。 图中氧化硅埋层下界面的下方出现一 些损伤， 这也是起源于没有完全消除的射程尾部损伤的一部分。
据发明者了解，对于应用 SIMOX方法制备的较厚氧化硅埋层的 SOI 材料中， 顶层中既没有穿通位错、 埋层中又没有硅岛出现的样品， 这 应是第一例。 相似的一组步骤可以用来改进注氮隔离方法， 解决注氮隔离或注入 氮氧隔离方法中存在的问题， 成功实现应用注氮隔离技术制造高品质 的 SOI材料。
首先将 160 keV的 N+ 以剂量 1.0 χ 1018 cm-2注入到衬底温度为 500 匸的 P -型 （100 ) 的硅片中， 这时如果按照常规緊接着进行高温退火， 那么所形成的氮化硅埋层将是多晶层。 或者在退火之前以和氮注入时 同样的能量下再注入剂量为 2 χ 1017 cm-2的 0+到上述硅片中， 经高温 退火可以形成非晶的氮氧化硅埋层。 由于本次附加氧注入的剂量较低， 在顶部硅层与隐埋氮氧化硅非晶层之间有一层多晶硅出现， 而不能形 成一种陡峭的界面。 如果附加的氧注入的剂量过大， 在埋层的内部将 产生氮的气泡。 这些都与氮原子在氮化硅或氮氧化硅中的扩散系数太 低有关。
根据本发明在氮离子注入或者氮氧离子注入之后， 在室温附近或液 氮温度下以硅自注入实现非晶化处理。选用的能量范围为 lOO keV至 500 keV, 剂量范围为 5 X 1013 cm-2到 5 χ 1015 cm"2, 在保持硅表面单晶结构 的前提下， 使得表面以下直至将要形成的氮氧化硅埋层包含在内的一 个区域非晶化。 当然， 注入的离子还可以选择锗离子、 惰性气体离子 或者氧离子。
再接着在 900°C以上直至硅熔点以下的范围内选择一个温度， 将上 述样品退火。 结果是， 顶部硅层和氮氧化硅埋层的界面清晰， 没有发 现中间的多晶硅层， 氮氧化硅埋层是一个均匀的非晶层， 也没有出现 气泡。 由于非晶化区域内各种原子的增强扩散作用， 原来滞留在顶部 硅层中的氮原子， 在退火过程中很快迁移到氮氧化硅埋层中， 使得顶 部硅层在重结晶的过程中变为单晶硅。 总之， 由于离子注入非晶化处理的引入， 非晶化区域内各种原子的 扩散系数大为提高， 使得在退火过程中整个系统在热力学势、 化学势 和应力的驱动下迅速地按照最小自由能原则进行重新组合， 因而在应 用于 SIMOX技术中时可以消除顶层的穿通位错， 可以在较低温度下抑 制硅岛的产生， 在应用于 SIMNI 方法中时可以避免多晶层的出现。 凡 在本发明上述的精神和原则之内， 依据本发明所作的任何修改、 等同 替换、 改进等， 均应包含在本发明的权利要求范围之内。

Claims (30)

  1. 权利要求书
    1、 一种采用注氧隔离技术在具有主表面的包含衬底的硅上形成 绝缘体上单晶硅（SOI ) 材料的方法， 其特征在于该方法包括：
    ( 1 ) 第一次离子注入过程： 将氧离子以第一剂量和第一能量通过 所述主表面注入到温度被控制在第一温度的包含村底的硅中；
    ( 2 ) 第二次离子注入过程： 将第二种离子以第二剂量和第二能量 通过上述主表面注入到温度在 100°C以下的上述包含衬底的硅中， 以能 够使所述主表面以下， 包括经步骤（3 ) 退火后将形成的大部分的顶部 硅层和全部的隐埋氧化硅层在内的一个区域非晶化， 并且能够保持所 述包含村底的硅的主表面的原有结构；
    ( 3 ) 将经过以上步骤的包含衬底的硅在一退火温度下进行退火， 使第一次注入的氧离子和硅结合形成隐埋的氧化硅层， 和形成被隐埋 的氧化硅层所隔离的包含所述主表面的顶部硅层。
  2. 2、 如权利要求 1 所述的方法， 其特征在于： 所述步骤（3 ) 的 退火温度的选择范围是 1250°C以上至硅的熔点以下， 可以形成顶部硅 层消除穿通位错、 且表面位错密度降至最低的绝缘体上单晶硅（SOI ) 材料。
    3、 如权利要求 1 所述的方法， 其特征在于： 所述步骤（3 ) 的 退火温度的选择范围是 900°C至 125(TC , 可以形成既在顶部硅层中消 除穿通位错、 又在隐埋氧化硅层中消除硅岛和针孔的绝缘体上单晶硅
    ( SOI )材料。
  3. 4、 如权利要求 1 所述的方法， 其特征在于： 所述离子注入的第 一剂量是使经所述步骤 （3 ) 退火后将形成的所述隐埋氧化硅层能够具 有所需要的厚度的剂量。 5、 如权利要求 4所述的方法， 其特征在于： 所述离子注入的第 一剂量取值范围为 1 X 10<sup>16</sup> cm-<sup>2</sup>至 5 x 10<sup>18</sup> cm-<sup>2</sup>。
  4. 6、 如权利要求 1 所述的方法， 其特征在于： 所述离子注入的第 一能量是使经所述步骤 （3 ) 退火后将形成的所述隐埋氧化硅层能够具 有足够的深度， 以使所述顶部硅层的厚度满足需要。
  5. 7、 如权利要求 6 所述的方法， 其特征在于： 所述离子注入的第 一能量取值范围为 50keV至 400keV。
  6. 8、 如权利要求 1 所述的方法， 其特征在于： 所述第一温度的选 择是能使在所述第一次离子注入过程中所述包含衬底的硅的主表面保 持原有结构。
  7. 9、 如权利要求 8 所述的方法， 其特征在于： 所述第一温度的选 择范围为 450°C至 700°C。
  8. 10、 如权利要求 1 所述的方法， 其特征在于： 所述离子注入的第 二剂量取值范围为 1 X 10<sup>13</sup>至 5 X 10<sup>16</sup>cm-<sup>2</sup>。
  9. 1 1、 如权利要求 1 所述的方法， 其特征在于： 所述离子注入的第 二能量取值范围为 30keV至 5MeV。
  10. 12、 如权利要求 1 所述的方法， 其特征在于： 所述的第二种离子 是硅离子。
  11. 13、 如权利要求 1 所述的方法， 其特征在于： 所述的第二种离子 是锗离子。
  12. 14、 如权利要求 1 所述的方法， 其特征在于： 所述的第二种离子 是惰性气体离子。
  13. 15、 如权利要求 1 所述的方法， 其特征在于： 所述的第二种离子 是氧离子。
  14. 16、 一种消除采用注氧隔离技术制造的绝缘体上单晶硅 （SOI ) 材料中隐埋氧化硅层中的硅岛和针孔的方法， 其特征在于该方法包括：
    ( 1 ) 将硅离子、 锗离子、 惰性气体离子或氧离子， 以一能量和剂 量注入到温度在 100°C以下的包含有顶部硅层和隐埋氧化硅层的 SOI材 料中， 使包括所述隐埋氧化硅层在内的一区域非晶化， 且保持所述主 表面的结构不变；
    ( 2 )在 900°C至 125CTC范围内的一个温度下进行退火， 使所述 SOI 材料各层的结构得以恢复， 所述隐埋氧化硅层中的硅岛和针孔得以消 除。
  15. 17、 如权利要求 16所述的方法，其特征在于：所述的能量在 30keV 至 5MeV之间选择。
  16. 18、 如权利要求 16所述的方法， 其特征在于： 所述的剂量在 1 X 10<sup>13</sup>至 5 X 10<sup>16</sup>cm-<sup>2</sup>之间选择。
  17. 19、 一种采用注氮隔离技术在具有主表面的包含衬底的硅上形成 绝缘体上单晶硅（SOI )材料的方法， 其特征在于该方法包括：
    ( 1 ) 第一次离子注入过程： 将氮离子以第一剂量和第一能量通过 所述主表面注入到温度被控制在第一温度的包含衬底的硅中；
    ( 2 ) 第二次离子注入过程： 将第二种离子以第二剂量和第二能量 通过上述主表面注入到温度在 100°C以下的上述包含衬底的硅中， 以能 够使所述主表面以下， 包括经步骤（3 ) 退火后将形成的大部分的顶部 硅层和全部的隐埋氮化硅层在内的一个区域非晶化， 并且能够保持所 述包含衬底的硅的主表面的原有结构， 使得非晶化区域内的各种原子、 特别是经第一次注入的氮原子在退火过程中增强扩散以形成绝缘性能 好的埋层和具有原子级陡峭的顶层和埋层的界面；
    ( 3 )将经过以上步骤的包含衬底的硅在 900°C以上至硅的熔点以 下的一温度下进行退火， 使第一次注入的氮离子和硅结合形成隐埋的 氮化硅层， 和形成被隐埋的氮化硅层所隔离的包含所述主表面的顶部 硅层。
  18. 20、 如权利要求 19 所述的方法， 其特征在于： 所述离子注入的 第一剂量是使经所述步骤 （3 ) 退火后将形成的所述隐埋氮化硅层能够 具有所需要的厚度的剂量。
  19. 21、 如权利要求 20 所述的方法， 其特征在于： 所述离子注入的 第一剂量取值范围为 1 X 10<sup>16</sup> cm-<sup>2</sup>至 5 X 10<sup>18</sup> cm-<sup>2</sup>。
  20. 22、 如权利要求 19 所述的方法， 其特征在于： 所述离子注入的 第一能量是使经所述步骤（3 ) 退火后将形成的所述隐埋氮化硅层能够 具有足够的深度， 以使所述顶部硅层的厚度满足需要。
  21. 23、 如权利要求 22 所述的方法， 其特征在于： 所述离子注入的 第一能量取值范围为 50keV至 400keV。
  22. 24、 如权利要求 19 所述的方法， 其特征在于： 所述第一温度的 选择是能使在所述第一次离子注入过程中所述包含衬底的硅的主表面 保持原有结构。
  23. 25、 如权利要求 24 所述的方法， 其特征在于： 所述第一温度的 选择范围为 450°C至 70(TC。
  24. 26、 如权利要求 19 所述的方法， 其特征在于： 所述离子注入的 第二剂量取值范围为 1 X 10<sup>13</sup>至 5 X 10<sup>16</sup>cm-<sup>2</sup>。
  25. 27、 如权利要求 19 所述的方法， 其特征在于： 所述离子注入的 第二能量取值范围为 30keV至 5MeV。
  26. 28、 如权利要求 19 所述的方法， 其特征在于： 所述的第二种离 子是硅离子。
  27. 29、 如权利要求 19 所述的方法， 其特征在于： 所述的第二种离 子是锗离子。 30、 如权利要求 19 所述的方法， 其特征在于： 所述的第二种离 子是惰性气体离子。
  28. 31、 如权利要求 19 所述的方法， 其特征在于： 所述的第二种离 子是氧离子。
  29. 32、 如权利要求 19所述的方法， 其特征在于： 在所述的步骤（2 ) 之前更进一步包括一次氧离子的注入过程， 其能量和所述第一能量相 同， 剂量的选择是能够使经过步骤 （3 ) 的退火形成的隐埋的氮氧化硅 层易于形成非晶结构。
  30. 33、 如权利要求 32所述的方法， 其特征在于： 所述步骤（2 ) 的 离子注入的第二剂量和第二能量的选择是能够使所述主表面以下， 包 括经步骤（3 ) 退火后将形成的大部分的顶部硅层和全部隐埋的氮氧化 硅层在内的一个区域非晶化， 并且能够保持所述包含衬底的硅的主表 面的原有结构， 使得非晶化区域内的各种原子、 特别是经第一次注入 的氮原子在退火过程中增强扩散以形成绝缘性能好的埋层和具有原子 级陡峭的顶层和埋层的界面。
CNB018067816A 2000-04-24 2001-04-03 绝缘体上单晶硅(soi)材料的制造方法 Expired - Fee Related CN1194380C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN00106246.8 2000-04-24
CN00106246 2000-04-24

Publications (2)

Publication Number Publication Date
CN1432191A true CN1432191A (zh) 2003-07-23
CN1194380C CN1194380C (zh) 2005-03-23

Family

ID=4578235

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018067816A Expired - Fee Related CN1194380C (zh) 2000-04-24 2001-04-03 绝缘体上单晶硅(soi)材料的制造方法

Country Status (4)

Country Link
US (2) US20010039098A1 (zh)
CN (1) CN1194380C (zh)
AU (1) AU6004101A (zh)
WO (1) WO2001082346A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044611B (zh) * 2004-11-12 2011-08-03 英特尔公司 用于制造具有蚀刻终止层的绝缘体上硅（soi）晶片的方法
CN115732541A (zh) * 2022-11-25 2023-03-03 中国科学院微电子研究所 Mos器件的制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759312B2 (en) * 2001-10-16 2004-07-06 The Regents Of The University Of California Co-implantation of group VI elements and N for formation of non-alloyed ohmic contacts for n-type semiconductors
US6551898B1 (en) * 2001-11-01 2003-04-22 The United States Of America As Represented By The Secretary Of The Navy Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
US7566630B2 (en) * 2006-01-18 2009-07-28 Intel Corporation Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
KR101323222B1 (ko) * 2006-03-08 2013-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
US7548364B2 (en) 2006-07-31 2009-06-16 Applied Materials, Inc. Ultra-fast beam dithering with surface acoustic wave modulator
US20080025354A1 (en) * 2006-07-31 2008-01-31 Dean Jennings Ultra-Fast Beam Dithering with Surface Acoustic Wave Modulator
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
KR100950756B1 (ko) * 2008-01-18 2010-04-05 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
US8698107B2 (en) * 2011-01-10 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for monitoring ion mass, energy, and angle in processing systems
CN102915915A (zh) * 2012-10-08 2013-02-06 上海华力微电子有限公司 一种离子注入附加掩膜的方法
CN111739838B (zh) * 2020-06-23 2023-10-31 中国科学院上海微系统与信息技术研究所 一种抗辐射的soi材料的制备方法
CN115376931A (zh) * 2021-05-19 2022-11-22 邱志威 三维系统单芯片的制造方法及三维系统单芯片
CN114927411A (zh) * 2022-05-12 2022-08-19 长鑫存储技术有限公司 半导体器件的制备方法及结构
KR102920560B1 (ko) 2023-06-28 2026-01-29 인벤션 앤드 콜라보레이션 라보라토리, 아이엔씨. 반도체 구조물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
JPH04184918A (ja) * 1990-11-20 1992-07-01 Canon Inc 絶縁基体上への不純物拡散方法
JP2861617B2 (ja) * 1992-03-26 1999-02-24 株式会社デンソー Ｌｓｉ用基板の製造方法
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US6768175B1 (en) * 1998-09-25 2004-07-27 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044611B (zh) * 2004-11-12 2011-08-03 英特尔公司 用于制造具有蚀刻终止层的绝缘体上硅（soi）晶片的方法
CN115732541A (zh) * 2022-11-25 2023-03-03 中国科学院微电子研究所 Mos器件的制备方法

Also Published As

Publication number Publication date
US20040175899A1 (en) 2004-09-09
US20010039098A1 (en) 2001-11-08
CN1194380C (zh) 2005-03-23
AU6004101A (en) 2001-11-07
WO2001082346A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
CN1432191A (zh) 绝缘体上的单晶硅(soi)材料的制造方法
JP2752799B2 (ja) Ｓｏｉ基板の製造方法
US6090689A (en) Method of forming buried oxide layers in silicon
KR100314420B1 (ko) 스루풋 실리콘-상-절연체용 결함 유도 매립형 산화물(dibox)
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
JP3204855B2 (ja) 半導体基板の製造方法
JP2006191028A (ja) 配向変更された低欠陥密度のＳｉを製造する方法
US7910463B2 (en) Method of producing SIMOX wafer
US7807545B2 (en) Method for manufacturing SIMOX wafer
US20090309190A1 (en) Semiconductor processing
KR20010074887A (ko) Ｓｏｉ 기판 및 그의 제조 방법
KR100260574B1 (ko) Soi 기판의 제조방법
US7084459B2 (en) SOI substrate
JP3660469B2 (ja) Ｓｏｉ基板の製造方法
JP3262190B2 (ja) Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP2010062291A (ja) 半導体基板及びその製造方法
KR0151954B1 (ko) 실리콘 기판에의 게터링층 형성방법
JP2008270592A (ja) Ｓｏｉ基板の製造方法
JP3262945B2 (ja) Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP2002231651A (ja) Ｓｉｍｏｘ基板およびその製造方法
JP3384439B2 (ja) 半導体装置の製造方法
US20130012008A1 (en) Method of producing soi wafer
JPH1079356A (ja) 半導体基板の製造方法
JPH1140512A (ja) 半導体基板の製造方法
Miao et al. Nanocavities: an Effective Gettering Method for Silicon-on-Insulator Wafers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee