CN1438574A - 一种16位微处理器指令集 - Google Patents

一种16位微处理器指令集 Download PDF

Info

Publication number
CN1438574A
CN1438574A CN 03114503 CN03114503A CN1438574A CN 1438574 A CN1438574 A CN 1438574A CN 03114503 CN03114503 CN 03114503 CN 03114503 A CN03114503 A CN 03114503A CN 1438574 A CN1438574 A CN 1438574A
Authority
CN
China
Prior art keywords
instruction
register
function
content
mnemonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 03114503
Other languages
English (en)
Inventor
张伟功
于伦正
段青亚
刘曙蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
771 Research Institute of 9th Academy of CASC
Original Assignee
771 Research Institute of 9th Academy of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 771 Research Institute of 9th Academy of CASC filed Critical 771 Research Institute of 9th Academy of CASC
Priority to CN 03114503 priority Critical patent/CN1438574A/zh
Publication of CN1438574A publication Critical patent/CN1438574A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

本发明涉及一种16位微处理器指令集，采用RISC体系结构，每条指令均为单字长、单周期。包括数据传送、数学逻辑运算、转移控制、立即数操作及处理器控制5类共37条指令，构成了完整的RISC处理器的指令集。该16位微处理器指令集的编码将固定长编码、哈夫曼编码和扩展编码三种编码方式相结合，将常用的指令用短码表示，将数据传送类、转移类指令、算术逻辑类类型，用四位基本码编码，而指令的其余字段可用于操作数地址或扩展本类指令的所有指令。指令集规定16位微处理器所包含的128个寄存器，前16个寄存器为通用寄存器，可以作为算术逻辑运算的操作数，也可以作为地址寄存器或与存储器进行数据传送；其余的寄存器则只能与前16个通用寄存器进行数据传送。

Description

一种16位微处理器指令集
一、所属技术领域
本发明属于计算机技术领域，涉及一种微处理器指令集，特别涉及一种16位微处理器指令集。
二、背景技术
当微处理器用于工业控制计算机中时，一般不需要很复杂的指令，但指令集合的功能必须完整，指令执行效率必须很高。而目前的微处理器在应用于工业控制时，存在以下缺陷：
(1)通常的计算机中央处理器为了实现通用化的目的，指令集比较庞大，指令种类繁多，执行一条指令需要取指一到两次，甚至三次，严重影响了计算机的处理效率。
(2)而有的计算机指令系统又过于简单，指令功能太弱，不能实现应有的功能。有时为了实现一个既定的功能，必须使用大量的程序代码来完成，从而影响了处理速度，并占用大量的存储空间。
(3)采用传统计算机体系结构的单片计算机，一般来讲指令系统简单，各部件的操作是串行的，指令以顺序方式执行，指令吞吐率低，整个系统的工作效率比较低。
(4)由于结构复杂，因此实现结构也相对复杂，不利于系统集成。
在要求不断提速的现代工业控制中，特别是采用片上系统(SOC)技术进行系统集成设计时，上述计算机显得力不从心，急需一种简单、高效的面向工业控制的微处理器来代替，LS-IPU16微处理器应运而生。
目前计算机系统指令的编码使用的编码方式有三种：固定长编码、哈夫曼编码和扩展编码。它们都各有缺点：
(1)固定长编码方式即操作码的长度固定，且集中放在指令字的一个字段中。指令操作码的长度决定了指令系统中完成不同操作的指令数量。若某机器的操作码长N位，则它最多可以拥有2N条指令。固定长编码方式对简化硬件设计，减少指令译码时间非常有利，但这种指令格式不利于指令系统的扩充。
(2)哈夫曼编码指令格式有效地降低了指令操作码的平均长度，缩短了程序的存储空间，但这种指令格式有浪费的操作码点。
(3)码格式是一种可变格式，即操作码的长度可变，且分散在指令的不同字段中。其主要思想是用一类指令的某个或某些码点作为别的指令类的扩展码点。扩展编码指令格式有利于指令格式的设计和指令系统的扩充，但指令格式长度不规整。
三、发明内容
根据上述现有技术存在的缺陷或不足，本发明的目的在于，提供一种16位微处理器指令集。
实现本发明的技术方案是，LS-IPU16微处理器的指令集，其特点是，该指令集采用RISC体系结构，每条指令均为单字长、单周期；包括数据传送、数学逻辑运算、转移控制、立即数操作及处理器控制等5类共37条指令，构成了一个完整的RISC处理器的指令集。
本发明的微处理器指令集，和现有技术相比，其优点是：
(1)该微处理器指令集的指令长度固定，均为单字指令长，即16位，每条指令只需对程序存储器访问一次。
(2)由于该处理器采用流水线技术，除了转移类指令外，其余指令均在一个指令周期内完成。
(3)该微处理器指令集种类少，包括五类37条指令。但是它能够囊括象8031处理器指令集的所有指令功能。
(4)微处理器指令集一条指令可包含一个以上的功能。例如：运算类指令除了执行运算外，还附带了移位功能；跳转类指令除了执行跳转外，还附带了是否返回功能。这样一个指令周期就可完成两个功能，再加上流水机制，对于实现同种功能的这样一条指令就等同于类8031指令系统的四条指令的执行功能。
(5)该微处理器指令集只有取数和存数指令访问存储器，其余指令的操作均在寄存器之间进行。从而提高了处理器的执行效率。
(6)寻址方式少。该指令集只使用了四种寻指方式：立即数寻址、直接寻址、间接寻址、相对寻址。
四、具体实施方式
在进行微处理器的设计时，首先要解决指令系统的确定和指令编码的设计。申请人采用本发明完成了LS-IPU16微处理器的指令集，其指令集考虑到其通用性、高速性、高效性、易实现性，采用了RISC体系结构，每条指令均为单字长、单周期。通过选择使用频度较高的简单指令及一些很有用但不复杂的指令，LS-IPU16微处理器的指令集，包括数据传送、数学逻辑运算、转移控制、立即数操作及处理器控制等5类共37条指令，构成了一个完整的RISC处理器的指令集。
LS-IPU16微处理器指令集编码时将固定长编码、哈夫曼编码和扩展编码这三种编码方式相结合，避开它们的缺点，汲取优点。采用哈夫曼思想，将常用的指令用短码表示，如立即数装入指令；将不常用的指令用长码表示如杂类指令。将数据传送类、转移类指令、算术逻辑类类型，用四位基本码编码，而指令的其余字段可用于操作数地址或扩展本类指令的所有指令。
LS-IPU16微处理器包含128个寄存器，为了有效地利用指令字长，规定前16个寄存器为通用寄存器(地址为0～15)，可以作为算术逻辑运算的操作数，也可以作为地址寄存器或与存储器进行数据传送；地址为16～127的寄存器则只能与16个通用寄存器进行数据传送。
LS-IPU16微处理器的指令格式及编码如下，其中：
R：七位二进制数表示的寄存器号
Rb：四位二进制数表示的用作间接寻址的寄存器号
Rd：四位二进制数表示的目的操作数寄存器号
Rs：四位二进制数表示的一个源通用寄存器或专用寄存器A、立即数装入指令
①立即数→内部寄存器
指令助记符：LDM Rd，#imm10
指令格式：01，Rd，#imm10
功能：将10位的立即数送入内部寄存器；B、数据传送类指令
①内部寄存器寄存器
指令助记符：LD Rd，R及ST Rd，R
指令格式：00，Rd，00，D，R(D为1表示ST，为0表示LD)
功能：LD将寄存器R的内容送到内部寄存器Rd；
ST将内部寄存器Rd的内容送到寄存器R；
②内部寄存器存储器
指令助记符：LD Rd，@Rb及ST Rd，@Rb
指令格式：00，Rd，01，D，000，Rb
D为1表示ST，为0表示LD
功能：LD将Rb所指的存储器的内容送往内部寄存器Rd；
ST将内部寄存器Rd的内容送往Rb所指的存储器单元；
③堆栈操作：包括压栈和出栈指令
指令助记符：PUSH Rd及POP Rd
指令格式：00，Rd，11，D，000，0001(D为1表示PUSH，为0表示POP)
功能：PUSH将内部寄存器Rd的内容压入栈顶；
POP将栈顶内容弹到内部寄存器Rd；C、算术逻辑运算类指令
为了减少指令种类，将移位操作附加于算术逻辑运算之后；
①加“1”指令
指令助记符：INC Rs(，shiftcode)
功能：指定寄存器Rs内容加1，按指定方式移位后送到该寄存器；
②减“1”指令
指令助记符：DEC Rs(，shiftcode)
功能：指定寄存器Rs内容减1，按指定方式移位后送到该寄存器；
③加法或带进位的加法
指令助记符：ADD Rs(，shiftcode)
功能：累加器ACC内容加指定寄存器Rs内容，按指定方式移位后送到累加器寄存器；
指令助记符：ADDC Rs(，shiftcode)
功能：累加器ACC内容加指定寄存器Rs内容再加进位后，再按指定方式移位后送到累加器ACC；
④减法或带进位的减法
指令助记符：SUB Rs(，shiftcode)
功能：累加器ACC内容减指定寄存器Rs内容，按指定方式移位后送到累加器ACC；
指令助记符：SUBC Rs(，shiftcode)
功能：累加器ACC内容减指定寄存器Rs内容再减进位后，再按指定方式移位后送到累加器ACC；
⑤逻辑与符：AND Rs(，shiftcode)
功能：累加器ACC内容逻辑与指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；
⑥逻辑或
指令助记符：OR Rs(，shiftcode)
功能：累加器ACC内容逻辑或指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；
⑦逻辑异或
指令助记符：XOR Rs(，shiftcode)
功能：累加器ACC内容逻辑异或指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；
⑧逻辑求反
指令助记符：NOT Rs(，shiftcode)
功能：将指定寄存器Rs内容各位取反后，再按指定方式移位后送到累加器寄存器。
⑨移位
指令助记符：SHT Rs(，shiftcode)
功能：将指定寄存器Rs内容按指定方式移位；
⑩字节交换
指令助记符：SWAP Rs
功能：将内部寄存器Rs的高低字节交换。
算术逻辑运算指令格式：11，Rs，00，LAOP，ShiftMode
格式说明：LAOP是四位二进制数表示的算术或逻辑运算类型代码：
0000：INC    0010：DEC    1000：ADD    1001：ADDC
1010：SUB    1011：SUBC   1101：AND    1110：OR
1100：XOR    01 10：NOT    0100：SHT或SWAP
ShiftMode占四位，规定了指令执行时的移位方式：
0101：逻辑左移一位，低位补0，D15送BF
0100：逻辑右移一位，高位补0，D0送BF
0011：循环左移一位，不包括BF
0010：循环右移一位，不包括BF
0111：循环左移一位，包括BF，D15送BF
0110：循环右移一位，包括BF，D0送BF
1000：高低字节交换，不影响BF
1111和其他：不进行移位D、转移类指令
相对地址短转移、寄存器转移、直接地址长转移三种指令：
①无条件转移
指令助记符：JMP[S]  #imm13
指令格式：10，S，#imm13
S：返回地址存储标识，为1保存返回地址，0不保存
功能：程序转移到指定的存储器地址。该地址是指令中13位立即数操
      作数。
②寄存器转移
指令助记符：JMP[S]  Rs
指令格式：11，S000，10，0000，Rs(S同上)
功能：程序转移到寄存器内容所指的存储器地址。
③条件转移
指令助记符：
JZ  #imm8  或  JZ  标号  (若ZF标志为真即‘1’转移)
JNZ #imm8  或  JNZ 标号  (若ZF标志为假即‘0’转移)
JC  #imm8  或  JC  标号  (若CF标志为真即‘1’转移)
JNC #imm8  或  JNC 标号  (若CF标志为假即‘0’转移)
JB  #imm8  或  JB  标号  (若BF标志为真即‘1’转移)
JNB #imm8  或  JNB 标号  (若BF标志为假即‘0’转移)
JO  #imm8  或  JO  标号  (若OF标志为真即‘1’转移)
JNO #imm8  或  JNO 标号  (若OF标志为假即‘0’转移)
指令格式：11，S000，10，0000，Rs(S同上)
功能：当测试条件成立时，程序转移到程序计数器加相对偏移量的存储器的地址；
对零标志、进位标志、移出位标志、溢出标志进行测试；E、杂类
①开/关中断指令
指令助记符：SETI及CLRI
指令格式：11，0000，11，0000，000S
S＝1表示SETI开中断，为0表示CLRI关中断
指令功能：SETI设置中断允许标志为允许；CLRI设置中断允许标志为禁止；
②清除中断服务标志指令
指令助记符：CLRIS
指令格式：11，0001，11，0000，0000
功能：清除中断用服务标志IS，该标志只能由硬件置位，软件清除；
③清除堆栈溢出标志指令
指令助记符：CLRSO
指令格式：11，0010，11，0000，0000
功能：清除堆栈标志SO，该标志只能由硬件置位，软件清除；
④停机指令
指令助记符：HLT
指令格式：11，0011，11，0000，0001
功能：使LS-IPU16处理器进入休眠状态，冻结LSIPU16处理器核的工作时钟；
⑤软中断指令
指令助记符：INT #no
指令格式：11，1111，11，1111，#no
功能：转入#no号中断服务程序，并通过设置中断服务标志来禁止后续中断；
⑥NOP指令
指令助记符：NOP
指令格式：00，0000，00，0000，0000
功能：该指令只是一个伪操作指令，该指令不实现任何操作，占用一个指令周期。
⑦返回指令
指令助记符：RET
指令格式：1101，0011，0000，0000
功能：从堆栈中弹出返回地址到PC中，实现中断的返回。4.替换方案：
(1)可增加乘除法指令。
(2)可以简单地增加或扩充专用指令。

Claims (1)

1.一种16位微处理器的指令集，其特征在于，该指令集采用RISC体系结构，每条指令均为单字长、单周期；系统包括数据传送、数学逻辑运算、转移控制、立即数操作及处理器控制等5类共37条指令，构成了一个完整的RISC处理器的指令集；
该16位微处理器的指令格式及编码如下，其中：
R： 七位二进制数表示的寄存器号
Rb：四位二进制数表示的用作间接寻址的寄存器号
Rd：四位二进制数表示的目的操作数寄存器号
Rs：四位二进制数表示的一个源通用寄存器或专用寄存器A、立即数装入指令
①立即数→内部寄存器
指令助记符：LDM Rd，#imm10
指令格式：  01，Rd，#imm10
功能：将10位的立即数送入内部寄存器；B、数据传送类指令
①内部寄存器寄存器
指令助记符：LD Rd，R及STRd，R
指令格式：  00，Rd，00，D，R(D为1表示ST，为0表示LD)
功能：LD将寄存器R的内容送到内部寄存器Rd；
      ST将内部寄存器Rd的内容送到寄存器R；
②内部寄存器存储器
指令助记符：LD Rd，@Rb及ST Rd，@Rb
指令格式：  00，Rd，01，D，000，Rb
D为1表示ST，为0表示LD
功能：LD将Rb所指的存储器的内容送往内部寄存器Rd；
      ST将内部寄存器Rd的内容送往Rb所指的存储器单元；
③堆栈操作：包括压栈和出栈指令
指令助记符：PUSH Rd及POP Rd
指令格式：00，Rd，11，D，000，0001(D为1表示PUSH，为0表示POP)
功能：PUSH将内部寄存器Rd的内容压入栈顶；
      POP将栈顶内容弹到内部寄存器Rd；C、算术逻辑运算类指令
为了减少指令种类，将移位操作附加于算术逻辑运算之后；①加“1”指令
指令助记符：INC Rs(，shiftcode)
功能：指定寄存器Rs内容加1，按指定方式移位后送到该寄存器；②减“1”指令
指令助记符：DEC Rs(，shiftcode)
功能：指定寄存器Rs内容减1，按指定方式移位后送到该寄存器；③加法或带进位的加法
指令助记符：ADD Rs(，shiffcode)
功能：累加器ACC内容加指定寄存器Rs内容，按指定方式移位后送到累加器寄存器；
指令助记符：ADDC Rs(，shiffcode)
功能：累加器ACC内容加指定寄存器Rs内容再加进位后，再按指定方式移位后送到累加器ACC；④减法或带进位的减法
指令助记符：SUB Rs(，shiffcode)
功能：累加器ACC内容减指定寄存器Rs内容，按指定方式移位后送到累加器ACC；
指令助记符：SUBC Rs(，shiftcode)
功能：累加器ACC内容减指定寄存器Rs内容再减进位后，再按指定方式移位后送到累加器ACC；⑤逻辑与符：AND Rs(，shiftcode)
功能：累加器ACC内容逻辑与指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；⑥逻辑或
指令助记符：OR Rs(，shiftcode)
功能：累加器ACC内容逻辑或指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；⑦逻辑异或
指令助记符：XOR Rs(，shiftcode)
功能：累加器ACC内容逻辑异或指定寄存器Rs内容后，再按指定方式移位后送到累加器ACC；⑧逻辑求反
指令助记符：NOT Rs(，shiftcode)
功能：将指定寄存器Rs内容各位取反后，再按指定方式移位后送到累加器寄存器。⑨移位
指令助记符：SHT Rs(，shiftcode)
功能：将指定寄存器Rs内容按指定方式移位；⑩字节交换
指令助记符：SWAP Rs
功能：将内部寄存器Rs的高低字节交换；
算术逻辑运算指令格式：11，Rs，00，LAOP，ShiftMode
格式说明：LAOP是四位二进制数表示的算术或逻辑运算类型代码：
0000：INC 0010：DEC  1000：ADD  1001：ADDC
1010：SUB 1011：SUBC 1101：AND  1110：OR
1100：XOR 0110：NOT 0100：SHT或SWAP
ShiftMode占四位，规定了指令执行时的移位方式：
0101：逻辑左移一位，低位补0，D15送BF
0100：逻辑右移一位，高位补0，D0送BF
0011：循环左移一位，不包括BF
0010：循环右移一位，不包括BF
0111：循环左移一位，包括BF，D15送BF
0110：循环右移一位，包括BF，D0送BF
1000：高低字节交换，不影响BF
1111和其他：不进行移位D、转移类指令
相对地址短转移、寄存器转移、直接地址长转移三种指令：①无条件转移
指令助记符：JMP[S]   #imm13
指令格式：10，S，  #imm13
S：返回地址存储标识，为1保存返回地址，0不保存
功能：程序转移到指定的存储器地址。该地址是指令中13位立即数操作数。②寄存器转移
指令助记符：JMP[S]  Rs
指令格式：11，S000，10，0000，Rs(S同上)
功能：程序转移到寄存器内容所指的存储器地址。③条件转移
指令助记符：
JZ   #imm8  或  JZ   标号  (若ZF标志为真即‘1’转移)
JNZ  #imm8  或  JNZ  标号  (若ZF标志为假即‘0’转移)
JC   #imm8  或  JC   标号  (若CF标志为真即‘1’转移)
JNC  #imm8  或  JNC  标号  (若CF标志为假即‘0’转移)
JB   #imm8  或  JB   标号  (若BF标志为真即‘1’转移)
JNB  #imm8  或  JNB  标号  (若BF标志为假即‘0’转移)
JO   #imm8  或  JO   标号  (若OF标志为真即‘1’转移)
JNO  #imm8  或  JNO  标号  (若OF标志为假即‘0’转移)
指令格式：11，S000，10，0000，Rs(S同上)
功能：当测试条件成立时，程序转移到程序计数器加相对偏移量的存储器的地址；
对零标志、进位标志、移出位标志、溢出标志进行测试；E、杂类①开/关中断指令
指令助记符：SETI及CLRI
指令格式：11，0000，11，0000，000S
S＝1表示SETI开中断，为O表示CLRI关中断
指令功能：SETI设置中断允许标志为允许；CLRI设置中断允许标志为禁止；②清除中断服务标志指令
指令助记符：CLRIS
指令格式：11，0001，11，0000，0000
功能：清除中断用服务标志IS，该标志只能由硬件置位，软件清除；③清除堆栈溢出标志指令
指令助记符：CLRSO
指令格式：11，0010，11，0000，0000
功能：清除堆栈标志SO，该标志只能由硬件置位，软件清除；④停机指令
指令助记符：HLT
指令格式：11，0011，11，0000，0001
功能：使LS-IPU16处理器进入休眠状态，冻结LS IPU16处理器核的工作时钟；⑤软中断指令
指令助记符：INT #no
指令格式：11，1111，11，1111，#no
功能：转入#no号中断服务程序，并通过设置中断服务标志来禁止后续中断；⑥NOP指令
指令助记符：NOP
指令格式：00，0000，00，0000，0000
功能：该指令只是一个伪操作指令，该指令不实现任何操作，占用一个指令周期；⑦返回指令
指令助记符：RET
指令格式：1101，0011，0000，0000
功能：从堆栈中弹出返回地址到PC中，实现中断的返回。
CN 03114503 2003-02-21 2003-02-21 一种16位微处理器指令集 Pending CN1438574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03114503 CN1438574A (zh) 2003-02-21 2003-02-21 一种16位微处理器指令集

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03114503 CN1438574A (zh) 2003-02-21 2003-02-21 一种16位微处理器指令集

Publications (1)

Publication Number Publication Date
CN1438574A true CN1438574A (zh) 2003-08-27

Family

ID=27674088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03114503 Pending CN1438574A (zh) 2003-02-21 2003-02-21 一种16位微处理器指令集

Country Status (1)

Country Link
CN (1) CN1438574A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103486A (zh) * 2009-12-22 2011-06-22 英特尔公司 用于将三个源操作数相加的加法指令
CN102109976A (zh) * 2009-12-26 2011-06-29 英特尔公司 完成其执行而不读取进位标志的循环指令
CN101615173B (zh) * 2006-02-06 2011-11-30 威盛电子股份有限公司 处理任何数个不同格式数据的串流处理器及其方法及模块
CN102411490A (zh) * 2011-08-09 2012-04-11 清华大学 一种针对动态可重构处理器的指令集的优化方法
CN101650645B (zh) * 2009-09-04 2013-01-09 浙江大学 一种协处理器指令集的扩展方法
CN103970508A (zh) * 2014-06-04 2014-08-06 上海航天电子通讯设备研究所 一种精简的微处理器ip核
CN112667291A (zh) * 2021-01-08 2021-04-16 广东赛昉科技有限公司 Risc-v指令集移位指令实现电路
WO2021093582A1 (zh) * 2019-11-11 2021-05-20 深圳市中兴微电子技术有限公司 基于risc-v向量扩展指令的编码处理方法及装置、存储介质
CN113656071A (zh) * 2021-10-18 2021-11-16 深圳市智想科技有限公司 一种基于risc架构的cpu指令集系统及cpu系统
CN114063972A (zh) * 2021-11-22 2022-02-18 深圳市爱协生科技有限公司 乘法器装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615173B (zh) * 2006-02-06 2011-11-30 威盛电子股份有限公司 处理任何数个不同格式数据的串流处理器及其方法及模块
CN101650645B (zh) * 2009-09-04 2013-01-09 浙江大学 一种协处理器指令集的扩展方法
CN102103486A (zh) * 2009-12-22 2011-06-22 英特尔公司 用于将三个源操作数相加的加法指令
CN102103486B (zh) * 2009-12-22 2016-03-30 英特尔公司 用于将三个源操作数相加的加法指令
US11106461B2 (en) 2009-12-26 2021-08-31 Intel Corporation Rotate instructions that complete execution either without writing or reading flags
US11900108B2 (en) 2009-12-26 2024-02-13 Intel Corporation Rotate instructions that complete execution either without writing or reading flags
CN102109976B (zh) * 2009-12-26 2015-04-22 英特尔公司 完成其执行而不读取进位标志的循环指令
US9164762B2 (en) 2009-12-26 2015-10-20 Intel Corporation Rotate instructions that complete execution without reading carry flag
US9916160B2 (en) 2009-12-26 2018-03-13 Intel Corporation Rotate instructions that complete execution either without writing or reading flags
US9940131B2 (en) 2009-12-26 2018-04-10 Intel Corporation Rotate instructions that complete execution either without writing or reading flags
US9940130B2 (en) 2009-12-26 2018-04-10 Intel Corporation Rotate instructions that complete execution either without writing or reading flags
CN102109976A (zh) * 2009-12-26 2011-06-29 英特尔公司 完成其执行而不读取进位标志的循环指令
CN102411490A (zh) * 2011-08-09 2012-04-11 清华大学 一种针对动态可重构处理器的指令集的优化方法
CN102411490B (zh) * 2011-08-09 2014-04-16 清华大学 一种针对动态可重构处理器的指令集的优化方法
CN103970508A (zh) * 2014-06-04 2014-08-06 上海航天电子通讯设备研究所 一种精简的微处理器ip核
WO2021093582A1 (zh) * 2019-11-11 2021-05-20 深圳市中兴微电子技术有限公司 基于risc-v向量扩展指令的编码处理方法及装置、存储介质
CN112667291A (zh) * 2021-01-08 2021-04-16 广东赛昉科技有限公司 Risc-v指令集移位指令实现电路
CN113656071B (zh) * 2021-10-18 2022-02-08 深圳市智想科技有限公司 一种基于risc架构的cpu指令集系统及cpu系统
WO2023065960A1 (zh) * 2021-10-18 2023-04-27 深圳市智想科技有限公司 一种基于risc架构的cpu指令集系统及cpu系统
CN113656071A (zh) * 2021-10-18 2021-11-16 深圳市智想科技有限公司 一种基于risc架构的cpu指令集系统及cpu系统
CN114063972A (zh) * 2021-11-22 2022-02-18 深圳市爱协生科技有限公司 乘法器装置

Similar Documents

Publication Publication Date Title
CN1174313C (zh) 多指令集的数据处理
CN1243304C (zh) 用以在扩充寄存器模式下存取扩充寄存器集的中央处理单元及其方法
CN1129843C (zh) 使用组合的数据处理器系统和指令系统
CN1095116C (zh) 执行两种指令长度代码的处理机及其指令码输入装置
CN1147306A (zh) 多指令集映射
CN1438574A (zh) 一种16位微处理器指令集
CN1121014C (zh) 具有risc结构的八位微控制器
CN1577257A (zh) 具有取整和移位的单指令多数据整数高位乘法
CN1321270A (zh) 程序产品及数据处理系统
CN1813241A (zh) 混洗数据的方法和装置
CN1206590C (zh) 高效微处理器体系结构
EP4202663A1 (en) Asymmetric tuning
CN1666174A (zh) 处理器的地址生成单元
EP4020184A1 (en) Instructions to convert from fp16 to bf8
CN114077424A (zh) 扩展mips指令集处理器支持risc指令集多模系统的方法和装置
CN1125403C (zh) 信息处理设备
CN1236455A (zh) 具有risc结构的八位微控制器
KR20170122758A (ko) 듀얼 모드 인터럽트를 갖는 마이크로컨트롤러 또는 마이크로프로세서
CN1427336A (zh) 微处理器
CN1271523C (zh) 具有扩展指令的中央处理器
EP4141657B1 (en) Bfloat16 square root and/or reciprocal square root instructions
CN1347028A (zh) 处理器指令集
US20070250689A1 (en) Method and apparatus for improving data and computational throughput of a configurable processor extension
CN1595351A (zh) 一种基于mips指令集的处理器的多线程方法和装置
CN121918878A (zh) Bfloat16缩放和/或化简指令

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication