CN1528047A - 低噪声完全差分放大的电路布置 - Google Patents
低噪声完全差分放大的电路布置 Download PDFInfo
- Publication number
- CN1528047A CN1528047A CNA018212042A CN01821204A CN1528047A CN 1528047 A CN1528047 A CN 1528047A CN A018212042 A CNA018212042 A CN A018212042A CN 01821204 A CN01821204 A CN 01821204A CN 1528047 A CN1528047 A CN 1528047A
- Authority
- CN
- China
- Prior art keywords
- transistor
- input
- output
- load
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种低噪声完全差分放大的电路。通过在第一反馈电阻(119)和第二反馈电阻(120)中形成的分压器，在差分放大电路的差分输出级中确定反馈信号(121)。在第一输出电路节点(117)处提供第一输出信号(111)，在第二输出电路节点(118)处提供第二输出信号(112)。各个第一和第二输出信号(111)或(112)形成完全输出信号，该输出信号相应于通过第一和第二输入信号(101)或(102)形成的输入信号。负载电流(134)，输入电流(132)和参考电流(133)通过负载电流源(128)，输入电流源(128)和参考电流源(127)提供。匹配晶体管(301)用于调节在负载电流源(128)，输入电流源(131)和参考电流源(127)之间的适配。差分放大电路的反馈信号(121)与参考级中的参考电压(122)进行比较，并在电流反射镜装置中将负载电流(134)反射到差分输入级。
Description
本发明涉及一种低噪声放大的电路布置(circuit arrangement)，且特别是涉及一种低噪声、完全差分的放大器。
完全差分放大器用在多个领域，这些领域涉及在较宽的操作频率范围上的差分信号的放大。特别地-但不是专有地-这些完全差分放大器用于将非常小的输入信号放大为尽可能没有噪声的输出信号。完全差分放大器通常需要在放大器输出中设置共模电压的共模控制。上述共模控制必须满足下面一个或两个必要条件：
(a)必须确保整个电路布置有足够增益带宽；和
(b)整个电路布置的任何噪声必须不超过预定的限度。
在这种情况下，特别地，应当注意的是在(b)中指定的边界条件包括1/f噪声。因为低的1/f噪声大大影响用于放大信号的电路元件的需要，所以上述这两个必要条件((a)(b))相互冲突。换句话说，对具有非常大的门控面积的场效应晶体管的一般要求是，依次限制共模控制环的带宽。另一方面，如果使用具有小的门控面积的晶体管，那么将增加放大器的1/f噪声。
如果增益带宽变得太小，诸如放大器性能的非线性和输入信号的失真影响则非常显著。
根据现有技术，给定用于输入信号的差分放大的模拟电路布置。DavidJohns，Ken Martin的“模拟集成电路设计”在290-291页公开了一种包括共模控制的电路布置，在放大器输出的共模电压减去用于偏移的DC电压电平，这在反馈节点VA处产生。
然后将该电压利用额外放大器与参考电压Vref进行比较。尽管该方法能进行，但它有相当大的限制。这些限制在于存在这样的事实，即跨越源输出晶体管的电压下降限制了可处理的差分信号。当使用低供给电压时，这些限制具有特别不利的影响。另外，在共模控制环中的更多的节点有使整个电路布置更难补偿的影响。
在共模控制电路的设计中，重要考虑的是它们必须被补偿。否则，电路可能变得不稳定。
利用具有精确输出平衡的操作放大器的完全差分放大的进一步的电路布置在固态电路的IEEE杂志(1988)第23卷第6期第1410-1414页中公开。具有平衡输出的操作放大器是公知的具有差分输出的放大器的特殊情况。具有差分输出的放大器通常包括提到的共模控制电路。然而，在这种情况下，特定电路设计的输出不平衡。
用于高阻抗电流模式应用的共模控制的进一步的电路布置在IEEE学报中的电路与系统II：“模拟与数字处理(2000)”的第47卷第4期第363-359页的由Lah，L.；Choma，J.，Jr.和Draper，J.撰写的题目为“高阻抗电流模式应用的连续时间共模反馈电路(CMFB)”中公开。在这种情况下，共模控制可稳定共模信号。
根据已有技术的电路布置的主要缺点是为了将极点引入共模控制环而出现的稳定问题。根据已有技术的电路布置，原则上极点的出现是不可避免的。在根据已有技术的电路拓朴的情况下，只有在通过相应的电路测量将增益带宽朝向低频率偏移时，共模控制的稳定性才被稳定，因而在常规的电路布置出现的极点变为主极点。
在根据已有技术的电路布置中，因为差分放大器晶体管较大，极点通常在低频率处，因此差分放大器电路布置必须受到高度的频率补偿，其反过来将导致带宽的进一步衰减。由于低带宽，此结果为当频率增加时，增益减少，由此使得输入信号的失真被放大。
因此，具有差分放大器的常规电路布置的进一步的缺点是仅能获得较小的增益带宽。
附图5示出了根据已有技术将差分输入信号差分放大为相应的差分输出信号的电路布置图。
如附图5所示，共模电压通过在电路布置的差分输出级的两个输出之间的分压器来确定。将共模参考电压与参考级中的参考电压进行比较，该参考级与两个参考晶体管和两个参考负载一起形成。在这种情况下，将参考晶体管形成为第一参考差分晶体管和第二参考差分晶体管。
在通过1/f噪声限定的差分放大器中，这种共模控制仅在当共模控制具有低DC电压增益或非常低的情况下使用。用于这种共模控制的晶体管具有较大的面积，这意味着它们具有大的门控面积，结果降低了1/f噪声。因此形成的电流反射镜对于将一附加极点引入共模控制环产生影响，这将导致电路出现问题，即在共模控制中出现的稳定问题。
因此，本发明的主要目的是提供一种用于差分放大器的共模控制，该差分放大器具有较大的增益带宽。
本发明进一步的目的是限制1/f噪声。
本发明另一个目的是防止由于过分小的增益带宽产生的输入信号的扭曲。
根据本发明的装置和根据本发明的方法的主要优点是，为低噪声完全差分放大器提供一种共模控制，在没有增加1/f噪声的情况下维持大的增益。
本发明进一步的优点在于提供一种不产生额外极点(pole)的共模控制。
本发明另外一个优点在于提供一种仅控制分电流的共模控制。
本发明还有一个优点在于提供能一种能启动和设置合适操作点的启动电路单元。
本发明的核心是用于具有低1/f噪声和仅控制分电流的共模控制的完全差分放大的电路布置。
依据本发明的一个优选情况，提供一种匹配晶体管，它可确保在所使用的电流源之间达到匹配。
依据本发明进一步的优选情况，为了使整个电路布置启动，提供一包括第一启动晶体管和第二晶体管的启动电路单元。
依据本发明另一个的优选情况，第一输入晶体管和第二输入晶体管形成具有差分输入级的输入电路。
依据本发明另一个的优选情况，第一输出晶体管和第二输出晶体管形成具有差分输出级的输出电路。
依据本发明另一个的优选情况，对于共模控制，通过在施加第一输出信号的第一输出电路节点和施加第二输出信号的第二输出电路节点之间设置的分压器，将共模电压确定为反馈信号。
依据本发明另一个的优选情况，将反馈信号与参考电压进行比较。
依据本发明另一个的优选情况，在第一和第二输出晶体管的漏极端子之间的输出级处分接共模电压。
依据本发明另一个的优选情况，提供一种共模控制，其中仅通过负载电流源提供的负载电流的一部分的参考电流用于控制。
依据本发明另一个的优选情况，提供一种共模控制，其中依据小于1的分压器系数k设置分支电流。
依据本发明另一个的优选情况，作为二极管负载形成的负载晶体管与负载电流一起工作，将该负载电流通过在每种情况下的第一和第二电流反射镜晶体管反射到由第一输入晶体管和第二输入晶体管形成的差分输入级中。
依据本发明另一个的优选情况，在差分输入级中提供分别与第一和第二输入晶体管平行连接的第一和第二启动晶体管。
依据本发明另一个的优选情况，共模控制在每种情况下在具有各自分电流的第一和第二参考电路节点处运行，这些分电流通过第一，第二和第三参考晶体管控制。
依据本发明另一个的优选情况，提供第二和第三参考晶体管，其互导小于第一和第二输入晶体管的互导。
依据本发明另一个的优选情况，提供一种避免额外极点的共模控制。
依据本发明另一个的优选情况，提供一种驱动负载电流的负载电流源。
依据本发明另一个的优选情况，提供一种匹配晶体管，在其栅极端子(gate terminal)施加一参考电压，且其漏极一源极通路传送负载电流。
依据本发明另一个的优选情况，通过一电阻器形成第一参考晶体管的第一参考负载。
依据本发明另一个的优选情况，通过二极管负载形成第一参考晶体管的第一参考负载。
依据本发明另一个的优选情况，匹配晶体管的负载形成为负载晶体管，该负载晶体管连接为二极管负载。
依据本发明另一个的优选情况，通过一输入电流源提供的输入电流，通过一负载电流源提供的负载电流和通过一参考电流源提供的参考电流互相匹配。
依据本发明另一个的优选情况，当输入电流源通过差分输入级保持，且参考电流源通过包括第一，第二和第三参考晶体管的参考级保持时，负载电流源通过匹配晶体管保持在同一操作点。
本发明的示例性实施例在附图中图解并在下面进行详细说明。
在附图中：
附图1示出了根据本发明对由第一输入信号101和第二输入信号102组成的整个输入信号进行放大、并形成由第一输出信号111和第二输出信号112组成的输出信号的电路布置；
附图2示出了一个根据本发明的电路布置的示例性实施例，如图1所示的电路布置通过包括第一启动晶体管201和第二启动晶体管202的启动电路单元扩展；
附图3示出了一个根据本发明的电路布置的示例性实施例，除了另外提供一匹配晶体管301之外，在附图3中示出的电路布置与附图2中示出的电路布置相当；
附图4示出了一个根据本发明的电路布置的示例性实施例，除在附图3的参考级中另外提供第一参考负载401之外，在附图4中示出的电路布置与附图3中示出的电路布置相当；
附图5示出了根据现有技术将差分输入信号差分放大为相应的输出信号的电路布置。
在附图中，同一参考符号表示同一或者功能相同的部件。
附图1示出了根据本发明对由第一输入信号101和第二输入信号102组成的整个输入信号进行放大并形成由第一输出信号111和第二输出信号112组成的输出信号的电路布置。
在附图1所示的电路布置中，将第一输入信号101输送到第一输入晶体管103的栅极端子，而将第二输入信号102输送到第二输入晶体管104的栅极端子。两个晶体管103和104的源端子互连并连接到输入电流源131的第一端，将输入电流源的第二端连接到接地电路节点100上，输入电流源131驱动输入电流132。
将第一晶体管103的漏极端子连接到第一参考电路节点129上，并将第二晶体管104的漏极端子连接到第二参考电路节点130上。进一步，将第一输出晶体管107的栅极端子连接到第一参考电路节点129上，并将第二输出晶体管108的栅极端子连接到第二参考电路节点130上。利用两个参考电路节点129和130可实现共模控制，因为第二参考晶体管124的漏极端子与第一参考电路节点129连接，且第三参考晶体管108的漏极端子与第二参考电路节点130连接。同样第一电流反射镜晶体管105的漏极端子与第一参考电路节点129连接，且第二电流反射镜晶体管106的漏极端子与第二参考电路节点130连接。
将第一电流反射镜晶体管105的栅极端子连接到第二电流反射镜晶体管106的栅极端子和负载晶体管135的栅极端子上，将负载晶体管135的栅极端子和漏极端子互连，这样是为了形成一个二极管负载。此外，将负载晶体管135的漏极端子(和栅极端子)连接到负载电流源128的第一端，而将负载电流源128的第二端连接到接地电路节点100上。以这样的方式驱动来自负载电流源128的负载电流134。将负载晶体管135、第一电流反射镜晶体管105、第二电流反射镜晶体管106、第一输出晶体管107和第二输出晶体管108的各个源极端子连接到提供电压的供给电路节点136上。将第二和第三参考晶体管124和125的栅极端子互连并连接到参考电压122上。其漏极端子连接到供给电路节点136上的第一参考晶体管123、第二和第三参考晶体管124和125的源极端子互连并连接到参考电流源127的第一端上，将参考电流源的第二端连接到接地电路节点100上，由此来驱动参考电流133。以这种方式，实际上包括第一、第二和第三参考晶体管123，124和125以及参考电流源127的参考级的设置使得反馈信号121(反馈信号的产生将在下面说明)与参考电压122进行比较并控制该电压值成为可能。在差分放大器电路布置的输出电路中，借助从第一反馈电阻119和第二反馈电阻120中形成的分压器可获得反馈信号121。在这种情况下，将第一反馈电阻119的第一端连接到第一输出电路节点117上，并将第二反馈电阻120的第一端连接到第二输出电路节点118上。将第一反馈电阻119的第二端连接到第二反馈电阻120的第二端，在两个反馈电阻之间的连接点处分接反馈信号121是可能的。
在第一输出电路节点117处提供第一输出信号111，并在第二输出电路节点118处提供第二输出信号112。各自的第一和第二输出信号111和112形成整个输出信号，该整个输出信号分别与第一和第二输入信号101和102组成的输入信号对应。将第一输出晶体管107的漏极端子连接到第一输出电路节点117上，将该节点又连接到第一输出电流源113的第一端，将第一输出电流源113的第二端连接到接地电路节点100上。将第二输出晶体管108的漏极端子连接到第二输出电路节点118上，将该节点又连接到第二输出电流源114的第一端，将第二输出电流源114的第二端连接到接地电路节点100上。以这种方式驱动来自第一输出电流源113的第一输出电流115和来自第二输出电流源114的第二输出电流116。
将第一补偿电容109连接在第一输出晶体管107的栅极端子和漏极端子之间，并将第二补偿电容110连接在第二输出晶体管108的栅极端子和漏极端子之间。
附图2示出了一个根据本发明的电路布置的示例性实施例，如图1所示的电路布置通过包括第一启动晶体管201和第二启动晶体管202的启动电路单元扩展。
两个附加晶体管，第一启动晶体管201和第二启动晶体管202，示出在如附图2所示的电路布置中，将第一启动晶体管201和第一输入晶体管103的漏极端子互连并将第一启动晶体管201和第一输入晶体管103的源极端子互连，同时将第二启动晶体管202和第二输入晶体管104的漏极端子互连并将第二启动晶体管202和第二输入晶体管104的源极端子互连。将两个启动晶体管201和202的两个栅极端子互连并连接到参考分电压203上。
包括两个启动晶体管201和202的启动电路单元用于将整个电路布置运行(起动)到理想的操作点，与图1所示出的电路布置比较，这两个启动晶体管201和202是另外增加的，因为除了该期望操作点外，整个电路布置还具有不期望的稳定操作点。如果第一和第二输入信号101和102在过分低的电势处，则第一输入晶体管103和第二输入晶体管104处于关闭状态。结果，第一和第二参考电路节点129和130出现高电势，而第一和第二输出电路节点出现低电势。
然后共模控制试图将第一和第二参考电路节点129和130拉到较低的电势，因为共模控制仅与分电流一起工作，所以它不能将第一和第二参考电路节点129和130拉到较低的电势。
通过与第一输入晶体管103平行连接的第一启动晶体管201和与第二输入晶体管104平行连接的第二启动晶体管202所获得的是将第一和第二参考电路节点129和130拉到较低电势，因为将指定量值小于参考电压122的参考分电压203施加到第一和第二启动晶体管201和202的两个连接的栅极端子上。
附图3示出了一个根据本发明的电路布置的示例性实施例，除了将负载晶体管135的漏极端子(和栅极端子)连接到匹配晶体管301的漏极端子上外，附图3所示出的电路布置基本上与附图2所示出的电路布置相当。将匹配晶体管301的源极连接到负载电流源128的第一端上，并将匹配晶体管301的栅极端子连接到参考电压122上。以这种方式，来自负载电流源128的负载电流134与输入电流源(131)的输入电流(132)和参考电流源(127)的参考电流(133)匹配。
附图4示出了一个根据本发明的电路布置的示例性实施例，除了将从电阻器或从二极管负载中形成的第一参考负载401连接在第一参考晶体管123和供给电路节点136的漏极端子之间外，附图4所示出的电路布置基本上与附图3所示出电路布置相当。
尽管上面已经利用优选的示例性实施例叙述了本发明，但本发明不仅限于此，而是可用多种方式对其进行修改。
参考符号列表
在附图中，同一参考符号表示同一或功能相同的部件。
100接地电路节点
101第一输入信号
102第二输入信号
103第一输入晶体管
104第二输入晶体管
105第一电流反射镜晶体管
106第二电流反射镜晶体管
107第一输出晶体管
108第二输出晶体管
109第一补偿电容
110第二补偿电容
111第一输出信号
112第二输出信号
113第一输出电流源
114第二输出电流源
115第一输出电流
116第二输出电流
117第一输出电路节点
118第二输出电路节点
119第一反馈电阻
120第二反馈电阻
121反馈信号
122参考电压
123第一参考晶体管
124第二参考晶体管
125第三参考晶体管
127参考电流源
128负载电流源
129第一参考电路节点
130第二参考电路节点
131输入电流源
132输入电流
133参考电流
134负载电流
135负载晶体管
136供给电路节点
201第一启动晶体管
202第二启动晶体管
203参考分电压
301匹配晶体管
401第一参考负载
501第一参考负载
502第二参考负载
503第一参考差分晶体管
504第二参考差分晶体管
Claims (28)
1.一种用于放大输入信号的电路布置，具有：
一差分输入级，该差分输入级包括第一输入晶体管(103)和第二输入晶体管(104)并用作差分输入信号(101，102)的输入；
一差分输出级，该差分输出级包括第一输出晶体管(107)和第二输出晶体管(108)并用作差分输出信号(111，112)的输出；
一负载电流源(128)，一输入电流源(131)和一参考电流源(127)，分别用来设置负载电流(134)，输入电流(132)和参考电流(133)；
一参考级，用于将差分放大器电路布置的共模电压与参考电压(122)进行比较；和
一电流反射镜装置，用来将负载电流(134)反射到差分输入级。
2.如权利要求1所述的电路布置，其特征在于差分输入信号从第一输入信号(101)和第二输入信号(102)中形成。
3.如权利要求1和权利要求2之一所述的电路布置，其特征在于将第一输出信号(111)和第二输出信号(112)分别在第一输出电路节点(117)和第二输出电路节点(118)处分接。
4.如权利要求1到3之一所述的电路布置，其特征在于参考级是由第一参考晶体管(123)、第二参考晶体管(124)和第三参考晶体管(125)形成的。
5.如权利要求1到4之一所述的电路布置，其特征在于用来将负载电流(134)反射到差分输入级的电流反射镜装置是从第一电流反射镜晶体管(105)和第二电流反射镜晶体管(106)中形成的。
6.如权利要求1到4之一所述的电路布置，其特征在于为了使得整个电路布置启动，提供包括第一启动晶体管(201)和第二启动晶体管(202)的启动电路单元。
7.如权利要求1到6之一所述的电路布置，其特征在于第一输入晶体管(103)和第二输入晶体管(104)形成具有差分输入级的输入电路。
8.如权利要求1到7之一所述的电路布置，其特征在于第一输出晶体管(107)和第二输出晶体管(108)形成差分输出级。
9.如权利要求1到8之一所述的电路布置，其特征在于提供一共模控制，其中仅使通过负载电流源(128)提供的负载电流(134)的一部分的参考电流(133)用于控制。
10.如权利要求1到9之一所述的电路布置，其特征在于提供一共模控制，其中依据小于1的分压器系数(k)来设置分支电流。
11.如权利要求1到10之一所述的电路布置，其特征在于在差分输入级中提供分别与第一和第二输入晶体管(103，104)平行连接的第一和第二启动晶体管(201，202)。
12.如权利要求1到11之一所述的电路布置，其特征在于提供第二和第三参考晶体管(124，125)，其互导小于第一和第二输入晶体管(103，104)的互导。
13.如权利要求1到12之一所述的电路布置，其特征在于提供驱动负载电流(134)的负载电流源(128)。
14.如权利要求1到13之一所述的电路布置，其特征在于提供一匹配晶体管(301)，在其栅极端子施加一参考电压(122)，且其漏极-源极通路传送负载电流(134)。
15.如权利要求1到14之一所述的电路布置，其特征在于通过一电阻器形成第一参考晶体管(123)的第一参考负载(401)。
16.如权利要求1到15之一所述的电路布置，其特征在于通过二极管负载形成第一参考晶体管(123)的第一参考负载(401)。
17.如权利要求1到16之一所述的电路布置，其特征在于匹配晶体管(301)的负载形成为负载晶体管(135)，该负载晶体管被连接为二极管负载。
18.一种用于输入信号的低噪声完全差分放大的方法，具有下述步骤：
将差分输入信号(101，102)输入到包括第一输入晶体管(103)和第二输入晶体管(104)的差分输入级中；
将差分输出信号(111，112)从包括第一输出晶体管(107)和第二输出晶体管(108)的差分输出级中输出；
利用匹配晶体管(301)在负载电流源(128)，输入电流源(131)和参考电流源(127)之间进行匹配设置；
在参考级中相对于参考电压(122)对差分放大器电路布置的共模电压进行控制；和在电流反射镜装置中将负载电流(134)反射到差分输入级。
19.如权利要求18所述的方法，其特征在于，对于共模控制，通过在施加第一输出信号(111)的第一输出电路节点(117)和施加第二输出信号(112)的第二输出电路节点(118)之间设置的分压器将共模电压确定为反馈信号(121)。
20.如权利要求18和19之一所述的方法，其特征在于，将反馈信号(121)与参考电压(122)进行比较。
21.如权利要求18到20之一所述的方法，其特征在于，在输出级处分接共模电压。
22.如权利要求18到21之一所述的方法，其特征在于，作为二极管负载形成的负载晶体管(135)与负载电流(134)一起工作，将该负载电流通过在每种情况下的第一和第二电流反射镜晶体管(105，106)反射到由第一输入晶体管(103)和第二输入晶体管(104)形成的差分输入级。
23.如权利要求18到22之一所述的方法，其特征在于，共模控制在每种情况下在具有各自分电流的第一和第二参考电路节点(129，130)处进行，这些分电流由第一，第二和第三参考晶体管(123，124，125)控制。
24.如权利要求18到23之一所述的方法，其特征在于，通过共模控制可避免额外的极点。
25.如权利要求18到24之一所述的方法，其特征在于，通过输入电流源(131)提供的输入电流(132)，通过负载电流源(128)提供的负载电流(134)和通过参考电流源(127)提供的参考电流(133)互相匹配。
26.如权利要求18到25之一所述的方法，其特征在于，当输入电流源(131)通过差分输入级保持，且参考电流源(127)通过包括第一，第二和第三参考晶体管(123，124，125)的参考级保持时，负载电流源(128)通过匹配晶体管(301)保持在同一操作点。
27.如权利要求18到26之一所述的方法，其特征在于，通过在施加第一输出信号(111)的第一输出电路节点(117)和施加第二输出信号(112)的第二输出电路节点之间设置的分压器(119，120)来确定共模电压。
28.如权利要求18到27之一所述的方法，其特征在于，将反馈信号(121)与参考电压(122)进行比较。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10064207A DE10064207A1 (de) | 2000-12-22 | 2000-12-22 | Schaltungsanordnung zur rauscharmen volldifferenziellen Verstärkung |
| DE10064207.1 | 2000-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1528047A true CN1528047A (zh) | 2004-09-08 |
| CN1300937C CN1300937C (zh) | 2007-02-14 |
Family
ID=7668399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018212042A Expired - Fee Related CN1300937C (zh) | 2000-12-22 | 2001-12-05 | 低噪声完全差分放大的电路布置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6919767B2 (zh) |
| EP (1) | EP1352467B1 (zh) |
| JP (1) | JP2004524732A (zh) |
| CN (1) | CN1300937C (zh) |
| DE (2) | DE10064207A1 (zh) |
| WO (1) | WO2002052720A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931368B (zh) * | 2009-06-25 | 2013-05-01 | 财团法人工业技术研究院 | 低噪声放大器 |
| CN109546981A (zh) * | 2018-11-23 | 2019-03-29 | 京东方科技集团股份有限公司 | 差分输入电路及放大电路、显示装置 |
| CN110383282A (zh) * | 2017-02-07 | 2019-10-25 | 密执安州立大学董事会 | 用于混合信号计算的系统和方法 |
| CN113810000A (zh) * | 2016-05-12 | 2021-12-17 | 华为技术有限公司 | 含压降元件的电路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091773B1 (en) * | 2004-07-28 | 2006-08-15 | Xilinx, Inc. | Limiting circuit with level limited feedback |
| TWI307212B (en) * | 2005-05-06 | 2009-03-01 | Novatek Microelectronics Corp | Amplfier device and transformation device thereof |
| KR100745989B1 (ko) * | 2005-09-26 | 2007-08-06 | 삼성전자주식회사 | 차동 증폭기 |
| WO2008069478A1 (en) * | 2006-12-05 | 2008-06-12 | Electronics And Telecommunications Research Institute | Limiting amplifier having improved gain and bandwidth characteristics |
| KR100886178B1 (ko) * | 2006-12-05 | 2009-02-27 | 한국전자통신연구원 | 이득 특성과 대역폭 특성이 향상된 제한 증폭기 |
| JP5517725B2 (ja) * | 2009-05-15 | 2014-06-11 | キヤノン株式会社 | 全差動増幅回路 |
| CN106559050B (zh) * | 2016-10-09 | 2019-11-15 | 锐迪科微电子（上海）有限公司 | 一种自适应负载的差分放大电路 |
| JP6639693B2 (ja) * | 2016-10-14 | 2020-02-05 | 三菱電機株式会社 | コモンモードフィードバック回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742308A (en) * | 1987-04-10 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Balanced output analog differential amplifier circuit |
| FR2694463B1 (fr) * | 1992-07-30 | 1994-10-21 | Sgs Thomson Microelectronics | Amplificateur différentiel CMOS à contre-réaction de mode commun. |
| FR2702105B1 (fr) | 1993-02-26 | 1995-05-24 | Sgs Thomson Microelectronics | Dispositif de régulation de la tension de mode commun en sortie d'un amplificateur équilibré. |
| JP2725718B2 (ja) | 1993-08-25 | 1998-03-11 | 日本電気株式会社 | 差動増幅器の同相帰還回路 |
| DE69824143D1 (de) * | 1998-03-31 | 2004-07-01 | St Microelectronics Srl | Verstärker mit programmierbarer Verstärkungs- und Eingangslinearität für Hochfrequenzleitungen |
| US6480128B1 (en) * | 2001-05-25 | 2002-11-12 | Infineon Technologies Ag | High-speed sample-and-hold circuit with gain |
| US6753732B1 (en) * | 2003-02-10 | 2004-06-22 | Analog Devices, Inc. | Accurate, wide-band, low-noise variable-gain amplifier structures and gain control methods |
-
2000
- 2000-12-22 DE DE10064207A patent/DE10064207A1/de not_active Ceased
-
2001
- 2001-12-05 CN CNB018212042A patent/CN1300937C/zh not_active Expired - Fee Related
- 2001-12-05 DE DE50103927T patent/DE50103927D1/de not_active Expired - Lifetime
- 2001-12-05 EP EP01985849A patent/EP1352467B1/de not_active Expired - Lifetime
- 2001-12-05 JP JP2002553301A patent/JP2004524732A/ja not_active Withdrawn
- 2001-12-05 WO PCT/EP2001/014288 patent/WO2002052720A2/de not_active Ceased
- 2001-12-05 US US10/450,916 patent/US6919767B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931368B (zh) * | 2009-06-25 | 2013-05-01 | 财团法人工业技术研究院 | 低噪声放大器 |
| CN113810000A (zh) * | 2016-05-12 | 2021-12-17 | 华为技术有限公司 | 含压降元件的电路 |
| CN110383282A (zh) * | 2017-02-07 | 2019-10-25 | 密执安州立大学董事会 | 用于混合信号计算的系统和方法 |
| CN109546981A (zh) * | 2018-11-23 | 2019-03-29 | 京东方科技集团股份有限公司 | 差分输入电路及放大电路、显示装置 |
| CN109546981B (zh) * | 2018-11-23 | 2020-07-07 | 京东方科技集团股份有限公司 | 差分输入电路及放大电路、显示装置 |
| US11005428B2 (en) | 2018-11-23 | 2021-05-11 | Boe Technology Group Co., Ltd. | Differential input circuit, amplification circuit, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US6919767B2 (en) | 2005-07-19 |
| CN1300937C (zh) | 2007-02-14 |
| EP1352467A2 (de) | 2003-10-15 |
| DE10064207A1 (de) | 2002-07-11 |
| WO2002052720A2 (de) | 2002-07-04 |
| DE50103927D1 (de) | 2004-11-04 |
| WO2002052720A3 (de) | 2003-02-27 |
| US20040046593A1 (en) | 2004-03-11 |
| JP2004524732A (ja) | 2004-08-12 |
| WO2002052720A8 (de) | 2003-04-10 |
| EP1352467B1 (de) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101056092A (zh) | 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器 | |
| CN1300937C (zh) | 低噪声完全差分放大的电路布置 | |
| CN1227808C (zh) | 降低mos共发共基电路热电子恶化效应的电压限制偏置电路 | |
| CN1753303A (zh) | 具有栅地阴地放大器控制的差动放大器 | |
| CN1156973C (zh) | 滤波电路 | |
| CN1607724A (zh) | Ab类干线－至－干线运算放大器 | |
| CN1838529A (zh) | 放大电路用偏置电路 | |
| CN1379867A (zh) | 用于组合桥式放大器的分支电源 | |
| CN1943115A (zh) | 用于减少热噪声的方法和装置 | |
| CN1728520A (zh) | 供电控制器以及方法 | |
| CN1582527A (zh) | 有失真补偿的功率放大器模块 | |
| CN1283042C (zh) | 放大电路和具有该电路的电源装置 | |
| CN1154850C (zh) | 斩波型电压比较电路及电压比较方法 | |
| US7528659B2 (en) | Fully differential amplification device | |
| CN1543027A (zh) | 偏流生成电路、激光二极管驱动电路和光通信用发送器 | |
| CN1578124A (zh) | 差分放大器 | |
| CN1909364A (zh) | Btl方式的放大电路 | |
| CN1286270C (zh) | Cmos反相电路以及dc偏移检测电路 | |
| US7310017B2 (en) | Operational amplifier circuit | |
| CN1696861A (zh) | 恒压输出电路 | |
| US8159304B1 (en) | Apparatus and method for feed-forwarding in a current-feedback amplifier | |
| CN1719722A (zh) | 自偏置差分放大器 | |
| CN1409892A (zh) | 高频放大器 | |
| CN113050737B (zh) | 快速瞬态响应线性稳压电路及信号放大电路 | |
| CN1777023A (zh) | 光接收放大电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070214 Termination date: 20201205 |