CN1577802A - 具有凹入的栅极电极的半导体器件的集成方法 - Google Patents

具有凹入的栅极电极的半导体器件的集成方法 Download PDF

Info

Publication number
CN1577802A
CN1577802A CNA031597610A CN03159761A CN1577802A CN 1577802 A CN1577802 A CN 1577802A CN A031597610 A CNA031597610 A CN A031597610A CN 03159761 A CN03159761 A CN 03159761A CN 1577802 A CN1577802 A CN 1577802A
Authority
CN
China
Prior art keywords
gate
region
forming
layer
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031597610A
Other languages
English (en)
Inventor
金志永
金亨燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1577802A publication Critical patent/CN1577802A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施例涉及集成电路器件和形成器件的方法。在本发明的一些实施例中，在单个衬底上形成两种类型的晶体管，具有凹入栅极的晶体管和具有平面栅极电极的晶体管。在其它实施例中，在同一个衬底的多个区域中形成具有凹入栅极的晶体管。此外，在多于一个区中的晶体管的栅极可以同时形成。

Description

具有凹入的栅极电极的半导体器件的集成方法
技术领域
本公开涉及例如动态随机存取存储器(DRAM)半导体存储器件的集成制造方法，更具体的，涉及具有凹入栅极(recessed gate)和平面(planer)栅极电极的DRAM单元的制造方法。
背景技术
集成电路，例如，超大规模集成(ULSI)电路，可以包括多达十亿个晶体管或更多。最典型的，ULSI电路由在互补金属氧化物半导体(CMOS)工艺中形成的场效应晶体管(FET)构成。每个MOSFET包括在半导体衬底的沟道区上形成的在漏极区和源极区之间延伸的栅极。为了增加集成电路的器件密度和工作速度，必须减小电路中晶体管的特征尺寸。但是，随着器件尺寸的连续减小，亚微米尺度的MOS晶体管不得不克服许多技术挑战。即，随着MOS晶体管变得更窄，其沟道长度变短，例如结泄漏、源极/漏极击穿电压和数据保持时间等问题变得更加显著。
减小ULSI电路的物理尺寸的一个解决方案是形成凹入栅极或“沟渠型(trench-type)”晶体管，其具有埋入形成在半导体衬底中的沟槽中的栅极电极。这种类型的晶体管通过使栅极延伸到半导体衬底中有效地延长有效沟道长度来减小短沟道效应。在图1中示出了包括标准晶体管和凹入栅极晶体管的组合ULSI电路的一部分的例子。但是，在也包含非凹入栅极晶体管的ULSI电路中难以有效的形成凹入栅极晶体管。
发明内容
本发明的实施例针对现有技术中的这些和其它问题。
根据本发明的实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：在单元区内的衬底中形成凹入栅极孔；在凹入栅极孔和外围区中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及同时构图栅极层和栅极氧化物层，以便在单元区中形成凹入单元栅极结构，在外围区中形成平面单元栅极结构。
根据本发明的另一个实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：在单元区和外围区内的衬底中形成凹入栅极孔；在凹入栅极孔中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及同时构图栅极层和栅极氧化物层，以便在单元区和外围区中形成凹入单元栅极结构。
根据本发明的又一个实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：形成放置在半导体衬底上的任意使用(disposable)层；在单元区上的任意使用层中形成第一组栅极图形；在外围区上的任意使用层中形成栅极形成孔；通过第一组栅极图形在单元区内的衬底中形成凹入栅极孔；在凹入栅极孔和栅极形成孔中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及去掉任意使用层，以便在单元区中形成凹入单元栅极结构，在外围区中形成平面单元栅极结构。
根据本发明的再一个实施例，一种存储器件，包括：分为存储单元区和外围电路区的衬底；具有形成在存储单元区中的凹入栅极的多个存储单元；以及在外围电路区中的至少一个晶体管。晶体管包括形成在源极区和漏极区之间的沟道区、放在沟道区上的栅极结构以及在源极和漏极区上形成的降低阻抗层。
根据本发明的另一个实施例，一种在具有存储单元区和外围电路区的衬底上形成存储器件的方法，包括：生长隔离结构，以便限定在存储单元区中的多个存储单元，并限定在外围区中的多个晶体管；在存储单元区和外围电路区中的衬底上形成焊盘氧化物层；在焊盘氧化物层上形成蚀刻终止层；在焊盘氧化物层上形成保护氧化物层；在保护氧化物层上淀积光致抗蚀剂层；在存储单元区中的光致抗蚀剂层中形成凹入掩模；通过凹入掩模在存储单元区中蚀刻衬底，以形成多个凹入栅极孔；去掉保护氧化物层、焊盘氧化物层和蚀刻终止层；在存储单元区和外围电路区中形成栅极氧化物层，栅极氧化物层透过在单元区中的凹入栅极孔；在包括在多个凹入栅极孔中的栅极氧化物层上形成栅极层；同时形成多个存储单元的凹入栅极和在外围区中的多个晶体管的平面栅极。
根据本发明的再一个实施例，一种存储器件，包括：分为单元区和外围区的衬底；多个存储单元形成在单元区中，多个存储单元的每一个具有凹入栅极结构；以及在外围区中的多个晶体管，多个晶体管每一个具有凹入栅极结构。
附图说明
通过下面给出的本发明的详细介绍以及实施例的附图可以更全面地理解本发明，但是，这不应当理解为限制本发明的特殊实施例，而是为了有利于说明和理解。
图1是根据现有技术具有凹入栅极的MOSFET的剖面图。
图2、3、4、5A、6A和7A是根据本发明的实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图5B和6B分别示出了图5A和6A所示工艺的替代工艺的剖面图。
图7B分别示出了图7A所示工艺的另一个替代工艺的剖面图。
图8到12是根据本发明的另一个实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图13到17是根据本发明的再一个实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图18到22是根据本发明的又一个实施例的在半导体衬底的单元区具有凹入栅极晶体管和在外围区具有凹入栅极的MOSFET的形成方法的剖面图。
具体实施方式
在随后的详细介绍中，将阐述大量的特定细节，以便完全理解本发明。但是，本领域的技术人员应当理解，可以不采用这些特定细节来实施本发明。在其它的例子中，不详细介绍众所周知的方法、工序、元件和电路，从而不模糊本发明。
本发明的实施例使得在单个衬底中包括至少两种类型晶体管，即，具有凹入栅极的晶体管和具有平面栅极电极的晶体管的存储电路中的有效沟道长度的增加、沟道定量(dosing)的减少以及结泄漏和数据保持时间的改善。
参考图2到7介绍了本发明的实施例的半导体器件的制造方法。如图2所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。存储单元阵列部分在图的左半部分示出，而外围电路部分在图的右半部分示出。
在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在蚀刻终止层20上形成第一氧化物层25。
通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极的凹入掩模。如图3所示，通过蚀刻第一氧化物层25、焊盘氧化物18和蚀刻终止层20在衬底10的存储单元侧形成凹入栅极孔28。在衬底10的外围侧上，第一氧化物层25、焊盘氧化物18和蚀刻终止层被全部去掉。
如图4所示，在硅衬底10上和凹入孔28中形成栅极氧化物35。在栅极氧化物35上形成栅极电极层。以双层结构形成栅极氧化物35，包括下栅极电极poly层40和可能是例如Wsi的上栅极电极层45。然后，在上栅极电极层45上形成栅极掩模层50。如图5A所示，通过在栅极掩模层50、上栅极电极层45和栅极氧化物35上进行常规光刻和腐蚀工艺完成栅极电极。
然后，如图6A所示，回蚀淀积的绝缘层以形成隔离物60。最后，如图7A所示，在外围电路区上形成Cosi(钴-硅)层70。Cosi层70降低了外围区中的表面电阻(sheet resistance)。
在图5B、6B和7B中示出了根据本发明的实施例形成存储器电路的一些替代方法。如图5B和6B所示，除了在存储单元中的栅极叠层以外，还从区域中去掉第一氧化物层25和栅极氧化物35(图5B)，在栅极叠层周围形成栅极叠层隔离物60(图6B)。图6B类似于图6A，除了去掉了氧化物层25、蚀刻终止层20和焊盘氧化物18。
在图8-12中示出了形成半导体存储单元的另一个实施例。如图8所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在蚀刻终止层20上形成第一氧化物层25。
通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极的凹入掩模。如图9所示，通过湿蚀刻第一氧化物层25、蚀刻终止层20和焊盘氧化物18在衬底10的存储单元侧形成凹入栅极孔28。
如图10所示，在硅衬底10上和凹入孔28中形成栅极氧化物35。在栅极氧化物35上形成由下栅极电极poly 40和上栅极电极Wsi 45构成的具有两层结构的栅极电极。在Wsi层45上形成栅极掩模层50。与上面介绍的图4相比，图10显示出下栅极电极层40、上栅极电极Wsi层45和栅极掩模层50在半导体衬底10的外围区和单元区之间是齐平的。
如图11所示，通过常规光刻和腐蚀工艺形成栅极电极。然后，如图12所示，形成覆盖半导体衬底10的单元区和外围区中的栅极结构的隔离物60。
在图13-17中示出了形成半导体存储单元的又一个实施例。如图13所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在上形成第一氧化物层25。所形成的第一氧化物层25比图2和8中的厚，并且形成的高度大致等于在衬底10的外围区中的栅极叠层的高度。在一个实施例中，形成厚度为5000的氧化物层25。
在第一氧化物层25上形成光致抗蚀剂层30。然后，通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极和用于形成平面栅极孔29的凹入掩模(图14)。然后，在第一氧化物层25、蚀刻终止层20、焊盘氧化物层18以及硅衬底10中形成凹入栅极孔28。此外，通过蚀刻工艺在衬底10的外围部分上的第一氧化物层25中形成平面栅极孔29。
在衬底10的外围部分上的第一氧化物层25比在衬底10的单元区部分上的第一氧化物层25厚。
然后，如图15所示，在衬底10上以及凹入孔28和平面孔29中通过在衬底10上的氧化工艺形成栅极氧化物35。随后在栅极氧化物35上形成具有两层结构的栅极电极叠层。栅极电极叠层由下栅极电极poly层40和上栅极电极Wsi层45构成。
如图16所示，在凹入孔28和平面孔29中的Wsi层上形成栅极层掩模50。然后，通过例如湿蚀刻工艺将没有被栅极层掩模50覆盖的区域中的第一氧化物层25去掉。最后，如图17所示，在半导体衬底的单元区和外围区中的栅极叠层上形成隔离物60。
在图18-22中示出了形成半导体存储单元的再一个实施例。如图18所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。
在蚀刻终止层20上形成第一氧化物层25。然后，通过常规光刻和腐蚀工艺形成凹入掩模。如图19所示，通过蚀刻工艺在衬底10的存储单元区和外围区中形成凹入栅极孔28。然后，如图20所示，通过例如氧化工艺在凹入孔28中形成栅极氧化物30。
如图20所示，在栅极氧化物35上形成栅极电极层。栅极电极层具有由下栅极电极poly 40和上栅极电极Wsi 45构成的两层结构。在本实施例中，在衬底10的存储单元区和外围区中下栅极电极poly 40延伸进入凹入栅极孔。在Wsi层上形成栅极掩模层50。
如图21所示，通过常规光刻和腐蚀工艺在单元区和外围区中形成一组栅极。最后，如图22所示，通过例如回蚀工艺形成隔离物60。
如上面的详细介绍，在本发明的实施例中，凹入栅极单元和平面栅极电极同时在相同的光刻步骤中形成。这允许开发存储器电路，从而制造工艺更合理而不增加光刻步骤的数量。
本领域的技术人员应当认识到这里所介绍的形成集成电路的方法可以以许多不同的变型来实施。因此，虽然在这里特别说明和介绍了各种实施例，但是应当理解，本发明的修改和变型被上面的说明所覆盖，并在附带的权利要求书的范围内，不脱离本发明的精神和范围。

Claims (27)

1.一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，该方法包括：
在单元区内的衬底中形成凹入栅极孔；
在凹入栅极孔和外围区中形成栅极氧化物层；
在单元区和外围区中的栅极氧化物层上形成栅极层；以及
同时构图栅极层和栅极氧化物层，以便在单元区中形成凹入单元栅极结构，在外围区中形成平面单元栅极结构。
2.根据权利要求1的方法，还包括：
同时在单元区中的单元栅极结构和外围区中的平面单元栅极结构上形成隔离物结构。
3.根据权利要求1的方法，在形成凹入栅极孔之前还包括：
在衬底的单元区和外围区中依次形成焊盘氧化物层、蚀刻终止层和保护氧化物层。
4.根据权利要求3的方法，还包括：
蚀刻保护氧化物层、蚀刻终止层和焊盘氧化物层。
5.根据权利要求4的方法，还包括：
在单元区中的单元栅极结构和外围区中的平面单元栅极结构上形成隔离物结构；以及
其中在形成隔离物结构之后蚀刻层。
6.根据权利要求1的方法，还包括在衬底的外围区中形成Cosi层。
7.一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，该方法包括：
在单元区和外围区内的衬底中形成凹入栅极孔；
在凹入栅极孔中形成栅极氧化物层；
在单元区和外围区中的栅极氧化物层上形成栅极层；以及
同时构图栅极层和栅极氧化物层，以便在单元区和外围区中形成凹入单元栅极结构。
8.根据权利要求7的方法，还包括：
同时在单元区和外围区中的单元栅极结构上形成隔离物结构。
9.根据权利要求7的方法，在形成凹入栅极孔之前还包括：
在衬底的单元区和外围区中依次形成焊盘氧化物层、蚀刻终止层和保护氧化物层。
10.根据权利要求9的方法，还包括：
蚀刻保护氧化物层、蚀刻终止层和焊盘氧化物层。
11.根据权利要求10的方法，还包括：
在单元区和外围区中的单元栅极结构上形成隔离物结构；以及
其中在形成隔离物结构之后蚀刻层。
12.一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，该方法包括：
形成放置在半导体衬底上的任意使用层；
在单元区上的任意使用层中形成第一组栅极图形；
在外围区上的任意使用层中形成栅极形成孔；
通过第一组栅极图形在单元区内的衬底中形成凹入栅极孔；
在凹入栅极孔和栅极形成孔中形成栅极氧化物层；
在单元区和外围区中的栅极氧化物层上形成栅极层；以及
去掉任意使用层，以便在单元区中形成凹入单元栅极结构，在外围区中形成单元栅极结构。
13.根据权利要求12的方法，还包括：
同时在单元区中的单元栅极结构和外围区的单元栅极结构上形成隔离物结构。
14.一种存储器件，包括：
分为存储单元区和外围电路区的衬底；
具有形成在存储单元区中的凹入栅极的多个存储单元；以及
在外围电路区中的至少一个晶体管，该晶体管包括：
形成在源极区和漏极区之间的沟道区，
放在沟道区上的栅极结构，以及
在源极和漏极区上形成的降低阻抗层。
15.根据权利要求14的存储器件，其中降低阻抗层包含钴。
16.根据权利要求15的存储器件，其中降低阻抗层包含钴-硅材料。
17.根据权利要求14的存储器件，还包括在源极和漏极区与降低阻抗层之间放置的外延生长硅结构。
18.根据权利要求17的存储器件，其中外延生长硅结构由SEG(选择性外延生长)形成。
19.一种在具有存储单元区和外围区的衬底上形成存储器件的方法，包括：
生长隔离结构，以便限定在存储单元区中的多个存储单元，并限定在外围区中的多个晶体管；
在存储单元区和外围电路区中的衬底上形成焊盘氧化物层；
在焊盘氧化物层上形成蚀刻终止层；
在焊盘氧化物层上形成保护氧化物层；
在保护氧化物层上淀积光致抗蚀剂层；
在存储单元区中的光致抗蚀剂层中形成凹入掩模；
通过凹入掩模在存储单元区中蚀刻衬底，以形成多个凹入栅极孔；
去掉保护氧化物层、焊盘氧化物层和蚀刻终止层；
在存储单元区和外围区中形成栅极氧化物层，栅极氧化物层透过在单元区中的多个凹入栅极孔；
在包括在多个凹入栅极孔中的栅极氧化物层上形成栅极层；以及
同时形成多个存储单元的凹入栅极和在外围区中的多个晶体管的平面栅极。
20.根据权利要求19的方法，还包括在存储单元区中注入衬底隔离。
21.根据权利要求19的方法，还包括在多个存储单元中进行阈值注入。
22.根据权利要求19的方法，还包括在多个存储单元中进行源极/漏极注入。
23.根据权利要求19的方法，还包括在多个存储单元和在外围区中的多个晶体管上同时形成隔离物。
24.根据权利要求23的方法，在多个存储单元上形成隔离物之后还包括在外围区中的晶体管上形成钴-硅层。
25.根据权利要求23的方法，其中形成钴-硅层包括：
保持单元区上的覆盖层；
在外围区中的多个晶体管上选择生长外延结构；以及
在外延结构上形成钴-硅层。
26.一种存储器件，包括：
分为单元区和外围区的衬底；
在单元区中形成的多个存储单元，多个存储单元的每一个具有凹入栅极结构；以及
在外围区中的多个晶体管，多个晶体管每一个具有凹入栅极结构。
27.根据权利要求27的存储器件，其中在单元区的存储单元的栅极和在外围区中的单元的栅极同时形成。
CNA031597610A 2003-07-14 2003-09-24 具有凹入的栅极电极的半导体器件的集成方法 Pending CN1577802A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR48079/2003 2003-07-14
KR10-2003-0048079A KR100511045B1 (ko) 2003-07-14 2003-07-14 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법

Publications (1)

Publication Number Publication Date
CN1577802A true CN1577802A (zh) 2005-02-09

Family

ID=29997551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031597610A Pending CN1577802A (zh) 2003-07-14 2003-09-24 具有凹入的栅极电极的半导体器件的集成方法

Country Status (7)

Country Link
US (2) US6939765B2 (zh)
JP (1) JP4477953B2 (zh)
KR (1) KR100511045B1 (zh)
CN (1) CN1577802A (zh)
DE (1) DE10359493B4 (zh)
GB (1) GB2404083B (zh)
TW (1) TWI278969B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800579A (zh) * 2011-05-27 2012-11-28 南亚科技股份有限公司 片状凹形沟道栅电极及其形成方法
CN101395714B (zh) * 2006-03-02 2013-06-05 美光科技公司 U形晶体管及相应制造方法
CN112786597A (zh) * 2019-11-08 2021-05-11 南亚科技股份有限公司 半导体元件及其制备方法
CN113678253A (zh) * 2021-06-30 2021-11-19 长江存储科技有限责任公司 具有凹陷栅极晶体管的外围电路及其形成方法
WO2023272591A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500472B1 (ko) * 2003-10-13 2005-07-12 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 형성방법
KR100615593B1 (ko) * 2004-05-06 2006-08-25 주식회사 하이닉스반도체 리세스채널을 구비한 반도체소자의 제조 방법
KR100608369B1 (ko) * 2004-11-08 2006-08-09 주식회사 하이닉스반도체 주변영역에의 모스펫 소자 제조방법
KR100603931B1 (ko) * 2005-01-25 2006-07-24 삼성전자주식회사 반도체 소자 제조방법
JP4944766B2 (ja) * 2005-02-25 2012-06-06 スパンション エルエルシー 半導体装置及びその製造方法
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
DE102006016550B4 (de) * 2005-04-09 2010-04-29 Samsung Electronics Co., Ltd., Suwon-si Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
US7214621B2 (en) * 2005-05-18 2007-05-08 Micron Technology, Inc. Methods of forming devices associated with semiconductor constructions
JP2006339476A (ja) 2005-06-03 2006-12-14 Elpida Memory Inc 半導体装置及びその製造方法
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US8338887B2 (en) 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
KR100673144B1 (ko) * 2005-07-15 2007-01-22 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100625126B1 (ko) * 2005-08-16 2006-09-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100711520B1 (ko) * 2005-09-12 2007-04-27 삼성전자주식회사 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법.
KR100703027B1 (ko) 2005-09-26 2007-04-06 삼성전자주식회사 리세스 게이트 형성 방법
KR100689840B1 (ko) * 2005-10-04 2007-03-08 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법
JP4773182B2 (ja) * 2005-10-28 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
KR100704475B1 (ko) 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
TWI298179B (en) * 2006-05-19 2008-06-21 Promos Technologies Inc Metal oxide semiconductor transistor and method of manufacturing thereof
TWI300975B (en) 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
JP4560820B2 (ja) * 2006-06-20 2010-10-13 エルピーダメモリ株式会社 半導体装置の製造方法
KR100919433B1 (ko) * 2006-06-29 2009-09-29 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4600834B2 (ja) * 2006-07-13 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
JP4507119B2 (ja) * 2006-07-20 2010-07-21 エルピーダメモリ株式会社 半導体装置およびその製造方法
US7883965B2 (en) * 2006-07-31 2011-02-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
US7948052B2 (en) * 2006-12-18 2011-05-24 Spansion Llc Dual-bit memory device having trench isolation material disposed near bit line contact areas
JP4609814B2 (ja) * 2006-12-28 2011-01-12 エルピーダメモリ株式会社 半導体装置の製造方法
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US7745876B2 (en) * 2007-02-21 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same
JP4299866B2 (ja) 2007-03-02 2009-07-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
KR100942983B1 (ko) * 2007-10-16 2010-02-17 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
TWI355069B (en) * 2007-11-06 2011-12-21 Nanya Technology Corp Dram device
JP2009231772A (ja) * 2008-03-25 2009-10-08 Nec Electronics Corp 半導体装置の製造方法および半導体装置
KR20100031854A (ko) * 2008-09-16 2010-03-25 삼성전자주식회사 셀 영역과 코아/페리 영역간에 서로 다른 게이트 스택들을 갖는 집적 회로 반도체 소자 및 그 제조방법
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
KR101075490B1 (ko) 2009-01-30 2011-10-21 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101186033B1 (ko) 2009-09-30 2012-09-25 에스케이하이닉스 주식회사 반도체 기억 장치 및 그의 제조 방법
KR101131890B1 (ko) * 2009-10-09 2012-04-03 주식회사 하이닉스반도체 매립게이트를 구비한 반도체 장치 제조방법
KR20110082387A (ko) * 2010-01-11 2011-07-19 삼성전자주식회사 반도체 소자의 형성방법 및 이에 의해 형성된 반도체 소자
KR101758312B1 (ko) * 2010-10-18 2017-07-17 삼성전자주식회사 매립형 채널 어레이 트랜지스터를 포함하는 반도체 소자
US8659079B2 (en) * 2012-05-29 2014-02-25 Nanya Technology Corporation Transistor device and method for manufacturing the same
KR102540965B1 (ko) * 2018-10-17 2023-06-07 삼성전자주식회사 반도체 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755592B2 (ja) * 1988-02-23 1998-05-20 株式会社東芝 半導体記憶装置およびその製造方法
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
JP2751909B2 (ja) 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5777370A (en) * 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US6214670B1 (en) * 1999-07-22 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for manufacturing short-channel, metal-gate CMOS devices with superior hot carrier performance
JP3530104B2 (ja) * 2000-04-19 2004-05-24 沖電気工業株式会社 半導体集積回路装置の製造方法
US6555895B1 (en) * 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
JP4635333B2 (ja) 2000-12-14 2011-02-23 ソニー株式会社 半導体装置の製造方法
US6498062B2 (en) * 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
JP2003007854A (ja) * 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法
US6429068B1 (en) 2001-07-02 2002-08-06 International Business Machines Corporation Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect
US6818947B2 (en) * 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
KR100468771B1 (ko) * 2002-10-10 2005-01-29 삼성전자주식회사 모스 트랜지스터의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395714B (zh) * 2006-03-02 2013-06-05 美光科技公司 U形晶体管及相应制造方法
CN102800579A (zh) * 2011-05-27 2012-11-28 南亚科技股份有限公司 片状凹形沟道栅电极及其形成方法
TWI466295B (zh) * 2011-05-27 2014-12-21 南亞科技股份有限公司 片狀凹形通道閘電極及其形成方法
CN102800579B (zh) * 2011-05-27 2016-01-06 南亚科技股份有限公司 片状凹形沟道栅电极及其形成方法
CN112786597A (zh) * 2019-11-08 2021-05-11 南亚科技股份有限公司 半导体元件及其制备方法
CN112786597B (zh) * 2019-11-08 2024-03-29 南亚科技股份有限公司 半导体元件及其制备方法
CN113678253A (zh) * 2021-06-30 2021-11-19 长江存储科技有限责任公司 具有凹陷栅极晶体管的外围电路及其形成方法
WO2023272591A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same
US12089413B2 (en) 2021-06-30 2024-09-10 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same
CN113678253B (zh) * 2021-06-30 2025-03-18 长江存储科技有限责任公司 具有凹陷栅极晶体管的外围电路及其形成方法
US12278209B2 (en) 2021-06-30 2025-04-15 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same

Also Published As

Publication number Publication date
US20050014338A1 (en) 2005-01-20
DE10359493B4 (de) 2010-05-12
JP4477953B2 (ja) 2010-06-09
DE10359493A1 (de) 2005-02-17
GB2404083B (en) 2005-11-02
TWI278969B (en) 2007-04-11
GB0327716D0 (en) 2003-12-31
US6939765B2 (en) 2005-09-06
KR100511045B1 (ko) 2005-08-30
TW200503179A (en) 2005-01-16
JP2005039270A (ja) 2005-02-10
KR20050008223A (ko) 2005-01-21
GB2404083A (en) 2005-01-19
US20050275014A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
CN1577802A (zh) 具有凹入的栅极电极的半导体器件的集成方法
US7154144B2 (en) Self-aligned inner gate recess channel transistor and method of forming the same
CN100419992C (zh) 具有铟掺杂子区域的栅隔离区的半导体结构
US6673705B2 (en) Method of manufacturing a MISFET having post oxide films having at least two kinds of thickness
JP5442921B2 (ja) ゲート酸化膜の完全性を向上させた半導体トレンチ素子
CN1449573A (zh) 解决与蚀刻沟道过程有关的光学边缘效应的器件与方法
JP2007528598A (ja) トレンチ・ゲート・トランジスタ及びその製造
KR100731054B1 (ko) 전력용 반도체 소자 및 그의 제조방법
CN1835209A (zh) 具有凹进沟道与非对称结的半导体器件的制造方法
CN1992340A (zh) 五沟道鳍式晶体管及其制造方法
CN101211785B (zh) 制造槽栅型mosfet器件的方法
KR20090098285A (ko) 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법
KR100602113B1 (ko) 트랜지스터 및 그의 제조 방법
CN1314105C (zh) 混合模式制程
US7563673B2 (en) Method of forming gate structure of semiconductor device
CN1384536A (zh) 动态随机存取存储器件中的场效应晶体管和存储单元的制造方法
KR100529618B1 (ko) 반도체 소자 및 그의 제조 방법
KR20040000264A (ko) 나치드 게이트 산화막을 갖는 트랜지스터와 그 제조 방법
KR100533386B1 (ko) 디램 셀 및 그 제조 방법
KR100570215B1 (ko) 셀 트랜지스터
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100339429B1 (ko) 반도체 메모리소자 제조방법
CN1263157C (zh) 半导体元件的结构及其制造方法
CN1420542A (zh) 应用于系统芯片的半导体器件的制造方法
KR20050101999A (ko) Ｍｏｓｆｅｔ 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication