CN1892246B - 用于校准自动电路测试系统的系统、方法和装置 - Google Patents

用于校准自动电路测试系统的系统、方法和装置 Download PDF

Info

Publication number
CN1892246B
CN1892246B CN2006100905146A CN200610090514A CN1892246B CN 1892246 B CN1892246 B CN 1892246B CN 2006100905146 A CN2006100905146 A CN 2006100905146A CN 200610090514 A CN200610090514 A CN 200610090514A CN 1892246 B CN1892246 B CN 1892246B
Authority
CN
China
Prior art keywords
comparer
alignment unit
driver
group
annexation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100905146A
Other languages
English (en)
Other versions
CN1892246A (zh
Inventor
杉原宪幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Inovys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inovys Corp filed Critical Inovys Corp
Publication of CN1892246A publication Critical patent/CN1892246A/zh
Application granted granted Critical
Publication of CN1892246B publication Critical patent/CN1892246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在一个实施例中，自动电路测试系统是通过将第一校准单元电耦合在测试系统的多个驱动器和比较器之间，然后执行AC定时校准过程以确定针对第一组关系中的每一个的定时延迟来校准的。然后，第二校准单元被电耦合在多个驱动器和比较器之间，并且AC定时校准过程被执行，以确定针对第二组关系中的每一个的定时延迟。第一和第二校准单元包括分别根据第一和第二组关系来耦合驱动器和比较器对的固定接线路径。基于定时延迟和驱动器/比较器关系对方程组进行求解，以确定由测试系统中包括驱动器和比较器的信号路径引入的相对定时误差。

Description

用于校准自动电路测试系统的系统、方法和装置
技术领域
本发明涉及用于校准自动电路测试系统的系统、方法和装置。 
背景技术
在制造和/或销售电气设备(包括诸如电路板、集成电路或片上系统(SOC)之类的系统或组件)之前，通常先要测试设备，以确定其是否是按设计构建或工作的。通常，该测试由自动电路测试系统(也称之为自动测试设备(ATE))执行。 
为了使测试系统的结果有意义，系统需要被校准。就是说，测试系统在测试期间可能引入的固有系统误差必须被量化。 
为了表征测试系统的固有系统误差，经校准的驱动器可以被顺序耦合到系统的每个测试信号比较器。由经校准的驱动器发起的测试信号随后可以被每个比较器所读取；并且由比较器读取的信号可与预期信号相比较以确定它们之间的偏离。同样，经标准的比较器可以被顺序耦合到系统的每个驱动器。由驱动器发起的测试信号随后可以被经校准的比较器所读取；并且由经校准的比较器读取的信号可以与预期信号相比较以确定它们之间的偏离。 
为了利用以上方法表征测试系统的固有系统误差，系统的每个驱动器和比较器都必须被探测，以便将其连接到经校准的驱动器或比较器。一种执行这样的探测的方法是经由机器人，该机器人将包括驱动器和比较器在内的经校准的测试头顺序耦合到测试系统的每个信号引脚。但是，这样的机器人非常昂贵，并且其机械公差难以维持。 
另一种对测试系统的信号引脚执行探测的方法是经由中继信号选择器。就是说，经校准的驱动器或比较器可被顺序切换为与系统的每个驱动器和比较器相接触。但是，中继信号比较器可能导致信号衰减，这种信号衰减使系统校准变得困难，尤其是在高频AC定时校准期间。 
发明内容
在一个实施例中，一种用于校准自动电路测试系统的方法包括将第一校准单元电耦合在测试系统的多个驱动器和比较器之间。所述第一校准单元包括根据第一组关系来耦合驱动器和比较器的对的固定接线路径。当所述第一校准单元被耦合在多个驱动器和比较器之间时，执行AC定时校准过程，以确定针对所述第一组关系中的每一个的定时延迟。然后将第二校准单元电耦合在多个驱动器和比较器之间。所述第二校准单元包括根据第二组关系来耦合驱动器和比较器的对的固定接线路径。当所述第二校准单元被耦合在多个驱动器和比较器之间时，执行AC定时校准过程，以确定针对所述第二组关系中的每一个的定时延迟。最后，基于所述定时延迟和驱动器/比较器关系求解方程组，以确定1)由测试系统的包括驱动器的信号路径引入的相对定时误差，以及2)由测试系统的包括比较器的信号路径引入的相对定时误差。 
在第二实施例中，一种用于校准自动电路测试系统的系统包括第一和第二校准单元。其中每个校准单元包括1)具有用于将校准单元电耦合到测试系统的多个驱动器的多个驱动器触点的驱动器接口，2)具有用于将校准单元电耦合到测试系统的多个比较器的多个比较器触点的比较器接口，以及3)耦合所述校准单元的驱动器触点和比较器触点对的多个固定接线路径。所述第一校准单元的固定接线路径根据第一组关系来耦合所述校准单元的驱动器和比较器触点对，所述第二校准单元的固定接线路径根据第二组关系来耦合所述第二校准单元的驱动器和比较器触点对。 
在第三实施例中，一种用于校准自动电路测试系统的方法包括将第一校准单元电耦合在测试系统的多个驱动器和比较器之间。所述第一校准单元包括根据第一组关系来耦合驱动器和比较器的对的固定接线路径。当所述第一校准单元被耦合在多个驱动器和比较器之间时，执行电阻检查，以确定由所述第一组关系定义的信号路径的电阻。然后将第二校准单元电耦合在测试系统的多个驱动器和比较器之间。所述第二校准单元包括根据第 二组关系来耦合所述驱动器和比较器的对的固定接线路径。当第二校准单元被耦合在多个驱动器和比较器之间时，执行电阻检查，以确定由第二组关系定义的信号路径的电阻。最后，基于所述电阻和驱动器/比较器关系来求解方程组，以确定1)由测试系统的包括驱动器的信号路径提供的相对电阻，以及2)由测试系统的包括比较器的信号路径提供的相对电阻。 
还公开了其他实施例。 
附图说明
在附图中示出了本发明的示例性实施例，其中： 
图1示出了用于校准自动电路测试系统的第一示例性方法； 
图2到图5示出在执行图1所示的方法期间，当第一和第二校准单元被耦合在测试系统的驱动器和比较器之间时，在其驱动器和比较器之间形成的各种连接； 
图6示出了图2和图4所示校准单元的示例性形式；以及 
图7示出了用于校准自动电路测试系统的第二示例性方法。 
具体实施方式
图1示出了用于校准自动电路测试系统的示例性方法100。方法100开始于第一校准单元200(图2)在测试系统218的多个驱动器202、204、206、208和比较器210、212、214、216之间的电耦合(102)。如图2所示，第一校准单元200包括固定接线路径220、222、224、226，它们根据第一组关系来耦合驱动器202-208和比较器210-216的对。例如，这些关系被示为包括驱动器202和比较器210之间的串联连接(包括耦合在驱动器202和比较器210之间的任何接线路径、开关电路和自动电路测试系统的其他元件、其探测卡及其测试插座)。与驱动器202和比较器210之间的串联连接类似，第一校准单元200可以形成驱动器204和比较器212之间、驱动器206和比较器214之间以及驱动器208和比较器216之间的串联连接。 
当第一校准单元200就位时，第一AC定时校准过程被执行(104) 以确定针对第一组关系中的每个关系的定时延迟。 
在执行了第一AC定时校准过程之后，第二校准单元300(图3)被耦合(106)在多个驱动器202-208和比较器210-216之间。如图3所示，第二校准单元300包括固定接线路径302、304、306、308，它们根据第二组关系(例如在驱动器202和比较器212之间、驱动器204和比较器214之间、驱动器206和比较器216之间以及驱动器208和比较器210之间的串联连接)来耦合驱动器202-208和比较器210-216的对。当第二校准单元300就位时，第二AC定时校准过程被执行(108)以确定针对第二组关系中的每个关系的定时延迟。 
在执行了第一和第二AC定时校准过程之后，基于定时延迟和驱动器/比较器关系来求解(110)一个方程组。以这种方式，可以确定1)由包括驱动器202-208的测试系统的信号路径引入的相对定时误差(例如定时误差A1、A2、A3和A4)，以及2)由包括比较器210-216的测试系统的信号路径引入的相对定时误差(例如定时误差B1、B2、B3和B4)。 
例如，经由第一校准单元200，第一AC定时校准过程可以包括经由驱动器202-208生成多个测试信号，并经由比较器210-216捕获测试信号。以这种方式并假设由第一校准单元200引入的任何延迟都可忽略，则针对由定时误差A1-A4和B1-B4代表的路径可获得一组定时延迟T11、T22、T33和T44，如下所示： 
T11＝A1+B1                            (1) 
T22＝A2+B2 
T33＝A3+B3 
T44＝A4+B4 
还例如，经由第二校准单元300，第二AC定时校准过程可以包括经由驱动器202-208生成多个测试信号，并经由比较器210-216捕获测试信号。以这种方式并假设由第二校准单元300引入的任何延迟都可忽略，则针对由定时误差A1-A4和B1-B4代表的路径可获得一组定时延迟T12、T23、T34和T41，如下所示： 
T12＝A1+B2                            (2) 
T23＝A2+B3 
T34＝A3+B4 
T41＝A4+B1 
为了求解上述方程以确定由包括驱动器202-208的测试系统的信号路径所引入的相对定时误差，可以从第一方程组(1)中减去第二方程组(2)以导出定时误差Ta、Tb、Tc和Td： 
Ta＝T22-T12＝A2+B2-(A1+B2)＝A2-A1；A2＝Ta+A1       (3) 
Tb＝T33-T23＝A3+B3-(A2+B3)＝A3-A2；A3＝Tb+A2 
Tc＝T44-T34＝A4+B4-(A3+B4)＝A4-A3；A4＝Tc+A3 
Td＝T11-T41＝A1+B1-(A4+B1)＝A1-A4；A1＝Td+A4 
现在，通过将与信号路径中的一条参考路径相关联的定时误差设置为缺省值(例如通过将定时误差A1设置为0)，上述方程可以按如下方法来求解以确定由驱动器侧信号路径引入的相对定时误差： 
A2＝Ta+A1＝Ta+0＝Ta                          (4) 
A3＝Tb+A2＝Tb+Ta
A4＝Tc+A3＝Tc+Tb+Ta
A1＝Td+A4＝Td+Tc+Tb+Ta
在给定以上定时误差(A1-A4)的情况下，可以对自动电路测试系统进行适当的调整，或可以存储适当的校准因子，以使它们可以被应用到由自动电路测试系统所获取的任何测量结果。 
方程组(1)和(2)也可以被求解以确定由包括比较器210-216的测试系统的信号路径引入的相对定时误差。从第二方程组(2)中减去第一方程组(1)而得出定时误差T1、T2、T3和T4： 
T1＝T12-T11＝A1+B2-(A1+B1)＝B2-B1；B2＝T1+B1         (5) 
T2＝T23-T22＝A2+B3-(A2+B2)＝B3-B2；B3＝T2+B2 
T3＝T34-T33＝A3+B4-(A3+B3)＝B4-B3；B4＝T3+B3 
T4＝T41-T44＝A4+B1-(A4+B4)＝B1-B4；B1＝T4+B4 
现在，通过将与信号路径中的一条参考路径相关联的定时误差设置为缺省值(例如通过将定时误差B1设置为0)，上述方程可以按如下方法 来求解以确定由比较器侧信号路径引入的相对定时误差： 
B2＝T1+B1＝T1+0＝T1                           (6) 
B3＝T2+B2＝T2+T1
B4＝T3+B3＝T3+T2+T1
B1＝T4+B4＝T4+T3+T2+T1
在给定以上定时误差(B1-B4)的情况下，可以对自动电路测试系统进行适当的调整，或可以存储适当的校准因子，以使它们可以被应用到由自动电路测试系统所获取的任何测量结果。 
如果自动电路测试系统包括多个信号引脚，其中每个引脚既连接到驱动器也连接到比较器202/408、204/410、206/412、208/414、400/210、402/212、404/214、406/216，则也可以使用第一和第二校准单元200、300来校准图4和图5所示的驱动器/比较器关系。就是说，按图4所示方式布置第一校准单元200时，可以执行第三AC定时校准过程来获取一组定时延迟Ti-1、T2-2、T3-3和T4-4，这些定时延迟可能是针对由定时误差C1-C4和D1-D4代表的路径而获取的，如下所示： 
T1-1＝C1+D1                                   (7) 
T2-2＝C2+D2 
T3-3＝C3+D3 
T4-4＝C4+D4 
同样，利用按图5所示方式布置的第二校准单元300，可以执行第四AC定时校准过程来获取一组针对由定时误差C1-C4和D1-D4代表的路径的定时延迟T1-2、T2-3、T3-4和T4-1，如下所示： 
T1-2＝C1+D2                              (8) 
T2-3＝C2+D3 
T3-4＝C3+D4 
T4-1＝C4+D1 
方程组(7)和(8)可以与方程组(1)和(2)类似地被求解。 
在另一种实施例中，图4和图5所示的驱动器400-406和比较器408-414可以利用单独的一组校准单元来测试。 
优选地，方法100被实现在包括用于执行其各种步骤的代码(例如指令序列)的计算机程序中。代码可以被存储在任何一种或多种计算机可读介质上，例如包括固定的或可移动的存储器或盘。在某些情况下，计算机程序可以由正被校准的自动电路测试系统218来执行。在其他情况下，计算机程序的部分或全部可以由连接到测试系统218的一个或多个计算机来执行，以便控制测试系统218的操作。 
例如，图6更详细示出了第一校准单元200。如图所示，校准单元200可以包括具有多个驱动器触点602、604、606、608的驱动器接口600，所述驱动器触点用于将校准单元200电耦合到测试系统的多个驱动器。校准单元200还可以包括具有多个比较器触点612、614、616、618的比较器接口610，所述比较器触点用于将校准单元200电耦合到测试系统的多个比较器。校准单元200还可以包括多个固定接线路径220-226，这些接线路径耦合校准单元的驱动器触点和比较器触点的对602/612、604/614、606/616、608/618。 
在一个实施例中，校准单元200可以包括基板，在基板上(或基板中)淀积或形成其固定接线路径。例如，校准单元200可以包括氧化铝(Al2O3)基板，其上淀积着薄膜电路导电线。或者，例如，校准单元200可以包括印制电路板(PCB)基板，其上(或其中)形成电路导电线。或者，校准单元200可以包括附接有同轴线缆等的基板。但是，在任一情况下，固定接线路径都消除了可能使信号衰减或以其他方式向校准过程引入误差的机械中继或有源半导体组件。 
在一个实施例中，校准单元200、300的尺寸被确定为模仿将在测试系统被用校准单元200、300校准之后由测试系统测试的实际被测设备(DUT)。在某些情况下，这可能要求校准单元200、300被定形为模仿将被测试系统测试的晶片(即如果测试系统要用于晶片测试)。如果校准单元200、300充分地模仿将被测试系统测试的DUT，则机器人系统可以将校准单元放置在测试系统中或从测试系统中移除校准单元。 
第二校准单元300可以按类似于第一校准单元200的方式来构造，唯一不同之处在于第一校准单元的固定接线路径按第一组关系耦合校准单元 的驱动器和比较器触点对，而第二校准单元的固定接线路径按第二组关系耦合校准单元的驱动器和比较器触点对。 
在一个方面，这里描述的方法和装置的优点在于它们能够在系统的测试插座(test socket)处对自动电路测试系统进行校准。在高频AC定时校准期间，测试系统探测卡和测试插座的阻抗可能是定时误差的最主要来源。很多现有校准方法都尚未考虑到探测卡和测试插座的定时误差。 
这里描述的方法和装置中的某些或全部可以提供的另一优点在于消除了对将经校准的驱动器或比较器连接到测试系统的每个和全部信号引脚的任何需求。相反，仅仅两个信道可被连接到参考信道，就可以以相对的方式来计算所有其他信道的定时误差。 
这里描述的方法和装置还可被用于减小AC定时校准的时间和成本。例如，不需要重新定位机器人臂来探测测试系统的每个和全部信号引脚。而且，生产第一和第二校准单元的成本与1)机器人的成本或2)包含有源的机械或半导体组件的中继信号选择器的成本相比是最小的。 
这里公开的方法和装置还可以提供良好的可靠性，因为不存在会导致故障的有源组件。 
除了AC定时校准之外，这里公开的方法和装置还具有其他应用。例如，图7示出了用于校准自动电路测试系统的第二示例性方法700。在方法700中，当第一校准单元200被耦合(702)在测试系统的驱动器和比较器之间时，电阻检查被执行(704)。以这种方式，与由第一校准单元200的接线关系所定义的信号路径相对应的多个电阻可以被确定。然后，当第二校准单元300被耦合(706)在测试系统的驱动器和比较器之间时，第二电阻检查可以被执行(708)。以这种方式，与由第二校准单元300的接线关系所定义的信号路径相对应的多个电阻可以被确定。在一个实施例中，电阻检查是利用测试系统的DC参数测试单元(PMU)的驱动器侧电流源或比较器侧电压源执行的DC电阻变动测试。 
与先前求解定时误差方程的方式类似，可以基于电阻和驱动器/比较器关系来求解(710)方程组以确定i)由包括驱动器的测试系统的信号路径提供的相对电阻，以及ii)由包括比较器的测试系统的信号路径提供的 相对电阻。确定DC电阻变动是有用的，这是因为在执行AC定时校准测试之前，需要知道信号路径触点电阻变动。 

Claims (19)

1.一种用于校准自动电路测试系统的方法，包括：
将第一校准单元电耦合在所述测试系统的多个驱动器和比较器之间，所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径；
当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第一组连接关系中的每一个的定时延迟；
将第二校准单元电耦合在所述多个驱动器和比较器之间，所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径；
当所述第二校准单元被耦合在所述多个驱动器和比较器之间时执行AC定时校准过程，从而确定针对所述第二组连接关系中的每一个的定时延迟；以及
基于针对所述第一组连接关系中的每一个的定时延迟、针对所述第二组连接关系中的每一个的定时延迟以及驱动器/比较器连接关系来求解方程组，以确定i)由所述测试系统的包括所述驱动器的信号路径引入的相对定时误差，以及ii)由所述测试系统的包括所述比较器的信号路径引入的相对定时误差。
2.如权利要求1所述的方法，其中所述方程组是通过将与所述信号路径中包括所述驱动器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解的。
3.如权利要求2所述的方法，其中所述缺省值为0。
4.如权利要求1所述的方法，其中所述方程组是通过将与所述信号路径中包括所述比较器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解的。
5.如权利要求4所述的方法，其中所述缺省值为0。
6.如权利要求1所述的方法，还包括利用机器人系统将所述第一校准单元和所述第二校准单元放置在所述多个驱动器和比较器之间，以及从所述多个驱动器和比较器之间移除所述第一校准单元和所述第二校准单元。
7.如权利要求1所述的方法，其中所述第一校准单元和所述第二校准单元包括氧化铝基板，该基板上淀积着所述固定接线路径。
8.如权利要求7所述的方法，其中所述固定接线路径是薄膜电路导电线。
9.如权利要求1所述的方法，其中所述第一校准单元和所述第二校准单元包括印制电路板。
10.如权利要求1所述的方法，其中所述固定接线路径包括同轴线缆。
11.如权利要求1所述的方法，其中所述第一校准单元和所述第二校准单元的尺寸被确定为模仿将在所述测试系统被用所述第一校准单元和所述第二校准单元校准之后由所述测试系统测试的实际被测设备。
12.如权利要求1所述的方法，其中所述第一校准单元和所述第二校准单元被定形为模仿将在所述测试系统被用所述第一校准单元和所述第二校准单元校准之后由所述测试系统测试的晶片。
13.一种用于校准自动电路测试系统的装置，包括：
用于在第一校准单元被电耦合在所述测试系统的多个驱动器和比较器之间时发起第一AC定时校准过程的装置，其中所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径，并且其中所述第一AC定时校准过程确定针对所述第一组连接关系中的每一个的定时延迟；
用于在第二校准单元被电耦合在所述多个驱动器和比较器之间时发起第二AC定时校准过程的装置，其中所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径，并且其中所述第二AC定时校准过程确定针对所述第二组连接关系中的每一个的定时延迟；以及
用于基于针对所述第一组连接关系中的每一个的定时延迟、针对所述第二组连接关系中的每一个的定时延迟以及驱动器/比较器连接关系来求解方程组，以确定所述驱动器之间的相对定时误差和所述比较器之间的相对定时误差的装置。
14.如权利要求13所述的用于校准自动电路测试系统的装置，其中用于求解方程组的装置通过将与所述信号路径中包括所述驱动器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解所述方程组。
15.如权利要求14所述的用于校准自动电路测试系统的装置，其中所述缺省值为0。
16.如权利要求13所述的用于校准自动电路测试系统的装置，其中用于求解方程组的装置通过将与所述信号路径中包括所述比较器之一的一条参考路径相关联的定时误差设置为缺省值来部分地求解所述方程组。
17.如权利要求16所述的用于校准自动电路测试系统的装置，其中所述缺省值为0。
18.一种用于校准自动电路测试系统的方法，包括：
将第一校准单元电耦合在所述测试系统的多个驱动器和比较器之间，所述第一校准单元包括根据第一组连接关系来耦合所述驱动器和比较器的对的固定接线路径；
当所述第一校准单元被耦合在所述多个驱动器和比较器之间时执行电阻检查，从而确定由所述第一组连接关系定义的信号路径的电阻；
将第二校准单元电耦合在所述多个驱动器和比较器之间，所述第二校准单元包括根据第二组连接关系来耦合所述驱动器和比较器的对的固定接线路径；
当所述第二校准单元被耦合在所述多个驱动器和比较器之间时执行电阻检查，从而确定由所述第二组连接关系定义的信号路径的电阻；以及
基于由所述第一组连接关系定义的信号路径的电阻、由所述第二组连接关系定义的信号路径的电阻以及驱动器/比较器连接关系来求解方程组，以确定i)由所述测试系统的包括所述驱动器的信号路径提供的相对电阻，以及ii)由所述测试系统的包括所述比较器的信号路径提供的相对电阻。
19.如权利要求18所述的方法，其中所述方程组是通过以下方式来部分地求解的：i)将与所述信号路径中包括所述驱动器之一的一条参考路径相关联的电阻设置为缺省值，并ii)将与所述信号路径中包括所述比较器之一的一条参考路径相关联的电阻设置为缺省值。
CN2006100905146A 2005-06-27 2006-06-27 用于校准自动电路测试系统的系统、方法和装置 Active CN1892246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/168,033 2005-06-27
US11/168,033 US7281181B2 (en) 2005-06-27 2005-06-27 Systems, methods and computer programs for calibrating an automated circuit test system

Publications (2)

Publication Number Publication Date
CN1892246A CN1892246A (zh) 2007-01-10
CN1892246B true CN1892246B (zh) 2011-06-29

Family

ID=37545179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100905146A Active CN1892246B (zh) 2005-06-27 2006-06-27 用于校准自动电路测试系统的系统、方法和装置

Country Status (7)

Country Link
US (1) US7281181B2 (zh)
JP (1) JP2007010657A (zh)
KR (1) KR20070000349A (zh)
CN (1) CN1892246B (zh)
DE (1) DE102006021766A1 (zh)
MY (1) MY143160A (zh)
TW (1) TWI393911B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE505734T1 (de) * 2007-08-22 2011-04-15 Verigy Pte Ltd Singapore Chipprüfvorrichtung und verfahren zum bereitstellen von timinginformationen
US20120262147A1 (en) * 2011-04-14 2012-10-18 Good Way Technology Co., Ltd Method for compensating timing offset in calibration of AC voltage level switching in relay and computer program product thereof
US8692538B2 (en) * 2011-06-09 2014-04-08 Teradyne, Inc. Test equipment calibration
CN103513208B (zh) * 2012-06-29 2016-06-29 中国船舶重工集团公司第七0九研究所 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
TWI510915B (zh) * 2014-05-28 2015-12-01 Univ Nat Central Computer automated test system and test methods, recording media and program products
CN104391263A (zh) * 2014-10-09 2015-03-04 中国船舶重工集团公司第七0九研究所 电路板故障诊断自动测试系统现场校准装置
GB2545496B (en) * 2015-12-18 2020-06-03 Teraview Ltd A Test System
CN106411423A (zh) * 2016-10-18 2017-02-15 武汉中原电子集团有限公司 基于互联网vhf 频段跳频电台检测设备的校准方法和平台
CN110716120B (zh) * 2018-07-12 2021-07-23 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法
CN115494440B (zh) * 2022-10-25 2025-06-03 胜达克半导体科技(上海)股份有限公司 测试机ac校准方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124852A1 (en) * 2001-02-27 2004-07-01 Koichi Higashide Propagation delay time measuring method and testing apparatus
US6831473B2 (en) * 2002-06-25 2004-12-14 Teradyne, Inc. Ring calibration apparatus and method for automatic test equipment
CN1199049C (zh) * 2001-02-16 2005-04-27 株式会社爱德万测试 集成电路测试装置的定时校正方法及其装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
US6192496B1 (en) * 1997-11-26 2001-02-20 Agilent Technologies, Inc. System for verifying signal timing accuracy on a digital testing device
JPH11190760A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
US6105157A (en) * 1998-01-30 2000-08-15 Credence Systems Corporation Salphasic timing calibration system for an integrated circuit tester
US6553529B1 (en) * 1999-07-23 2003-04-22 Teradyne, Inc. Low cost timing system for highly accurate multi-modal semiconductor testing
US6586924B1 (en) * 1999-08-16 2003-07-01 Advantest Corporation Method for correcting timing for IC tester and IC tester having correcting function using the correcting method
JP2001215261A (ja) * 2000-02-03 2001-08-10 Advantest Corp 半導体デバイス試験装置のタイミング校正装置
JP4291494B2 (ja) * 2000-04-04 2009-07-08 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正装置
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
CN100437962C (zh) * 2001-06-07 2008-11-26 株式会社艾德温特斯特 半导体试验装置的校准方法
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
KR100767739B1 (ko) * 2003-09-09 2007-10-17 가부시키가이샤 아드반테스트 비교 회로, 캘리브레이션 장치, 시험 장치 및 캘리브레이션 방법
US6979996B2 (en) * 2003-09-15 2005-12-27 International Business Machines Corporation Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration
US7120840B1 (en) * 2004-02-06 2006-10-10 Credence Systems Corporation Method and system for improved ATE timing calibration at a device under test

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199049C (zh) * 2001-02-16 2005-04-27 株式会社爱德万测试 集成电路测试装置的定时校正方法及其装置
US20040124852A1 (en) * 2001-02-27 2004-07-01 Koichi Higashide Propagation delay time measuring method and testing apparatus
US6831473B2 (en) * 2002-06-25 2004-12-14 Teradyne, Inc. Ring calibration apparatus and method for automatic test equipment

Also Published As

Publication number Publication date
TW200700760A (en) 2007-01-01
CN1892246A (zh) 2007-01-10
KR20070000349A (ko) 2007-01-02
US20070022347A1 (en) 2007-01-25
TWI393911B (zh) 2013-04-21
MY143160A (en) 2011-03-31
JP2007010657A (ja) 2007-01-18
DE102006021766A1 (de) 2007-01-04
US7281181B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
US6570397B2 (en) Timing calibration and timing calibration verification of electronic circuit testers
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JP2019082482A (ja) 較正装置
CN1892246B (zh) 用于校准自动电路测试系统的系统、方法和装置
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
KR101887118B1 (ko) 프로브 카드 테스트 시스템 및 방법
US20080125998A1 (en) Calibration device
US7106081B2 (en) Parallel calibration system for a test device
CN214201669U (zh) 时间参数校准系统
KR20060136319A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램
JP4881388B2 (ja) キャリブレーション装置、コンタクト判定方法及び半導体試験装置
CN119716655B (zh) 电缆的性能测试装置、方法及电子设备
KR20090097855A (ko) 추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법
EP1041389B1 (en) System and method for characterising a test fixture
JPH10150082A (ja) 半導体試験装置
JPH11190760A (ja) 半導体試験装置
US20250355037A1 (en) Device and methods for monitoring parametric data
US20250271480A1 (en) Probe assembly for calibrating rf power signals to a device pin
JP5988557B2 (ja) 回路基板検査装置および回路基板検査方法
WO2025239922A1 (en) Device and methods for monitoring parametric data
JPH11231022A (ja) 半導体装置の検査方法および検査装置
CN116413578A (zh) 一种集成电路测试系统
JP2004334672A (ja) 活線挿抜装置の試験システム
JP2006058104A (ja) 半導体装置の検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080718

Address after: Singapore Singapore

Applicant after: Inovys Corp.

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120426

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120426

Address after: Singapore Singapore

Patentee after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore

Patentee before: Inovys Corp.

ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150505

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150505

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore