CN1959942A - 薄膜晶体管的制作方法 - Google Patents

薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN1959942A
CN1959942A CN 200510117461 CN200510117461A CN1959942A CN 1959942 A CN1959942 A CN 1959942A CN 200510117461 CN200510117461 CN 200510117461 CN 200510117461 A CN200510117461 A CN 200510117461A CN 1959942 A CN1959942 A CN 1959942A
Authority
CN
China
Prior art keywords
conductive layer
layer
film transistor
thin
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510117461
Other languages
English (en)
Other versions
CN100464396C (zh
Inventor
吴泉毅
官永佳
吕佳谦
赖钦诠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to CNB2005101174618A priority Critical patent/CN100464396C/zh
Publication of CN1959942A publication Critical patent/CN1959942A/zh
Application granted granted Critical
Publication of CN100464396C publication Critical patent/CN100464396C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管的制作方法,其包括下列步骤。首先,在基板上形成栅极。接着,在基板上形成栅绝缘层以覆盖栅极。再来,在栅绝缘层上与栅极上方形成图案化半导体层。然后,依序在图案化半导体层上形成第一导电层与第二导电层。接着,图案化第二导电层,同时使栅极上方两侧的第二导电层具有倾斜截面(taper profile),并暴露出第一导电层。继之,进行第一等离子处理工艺,使第二导电层的表面与倾斜截面处形成第一保护层。之后,移除未被第一保护层以及第二导电层覆盖的第一导电层,以形成源极/漏极。本发明可制作尺寸精细的源极/漏极,并可避免第二导电层的金属离子扩散至图案化半导体层而影响元件的电性。

Description

薄膜晶体管的制作方法
技术领域
本发明涉及一种薄膜晶体管的制作方法,且特别涉及一种能够利用导电性良好的金属,进而制作具有双层金属层(double-metal layer)以及尺寸精细的源极/漏极的薄膜晶体管的制作方法。
背景技术
随着光电技术的发展,数字化视频或图像装置已经成为一般日常生活中常见的产品。在这些数字化视频或图像装置中,显示器是重要的人机沟通界面。使用者可经由显示器读取信息进而控制装置的运作。
而薄膜晶体管(TFT)是应用于显示器中的驱动元件。一般而言,薄膜晶体管包含栅极(gate)、通道层(channel)以及源极/漏极(source/drain)等元件。近年来,进行源极/漏极的制作时,会先沉积多层金属层后(如铬/铝/铬金属层或钼/铝/钼金属层),再利用湿式蚀刻对多层金属层进行图案化工艺。但是,随着线宽不断缩小的趋势,利用上述材料所制作的源极/漏极内连线(interconnection),将会遭受到电阻电容时间延迟效应(RCdelay)的影响,而使得薄膜晶体管的运作速度趋缓。所以,若能以导电性良好的金属作为形成源极/漏极内连线的材料,则能解决上述电阻电容时间延迟效应的问题。
由于铜的导电性良好,所以铜导线的内连线技术将是未来的趋势。但是,铜本身所具有的问题是:(1)利用湿式蚀刻时,不易控制铜图案的尺寸;且在干式蚀刻中会不易对铜进行蚀刻。(2)铜容易扩散,而可能影响到通道层的电性并污染设备。因此,一般还是会利用铜配合其它金属(例如钼)的多层金属层,来进行源极/漏极的制作。
图1为公知利用钼/铜/钼之多层金属层进行薄膜晶体管的源极/漏极的制作的剖面示意图。请参照图1,此薄膜晶体管100包括基板110、栅极120、栅绝缘层130、半导体层140、以及源极/漏极150。其中,半导体层140是由通道层142与欧姆接触层144所组成,而源极/漏极150是由钼金属层152、铜金属层154与另一钼金属层156所组成。
请继续参照图1,当欲形成源极/漏极150时,会先在薄膜晶体管100上形成图案化光刻胶层160,再以此图案化光刻胶层160为掩膜,对于底下的钼金属层156与铜金属层154进行湿式蚀刻。但是,由于铜的蚀刻速率大于钼的蚀刻速率,所以在进行湿式蚀刻时,即会造成如图1所表示的侧向底切170(side undercut)的现象,如此一来,极有可能会造成断线,或是制作出不符合尺寸规格的薄膜晶体管100。另外,在进行湿式蚀刻时,由于铜金属层154是浸泡于蚀刻液当中,所以铜离子会随着蚀刻液扩散到半导体层140附近,而影响到薄膜晶体管100的电性。
另外,在进行完上述的湿式蚀刻工艺后,会再进行干式蚀刻以移除栅极120上方的钼金属层152,以及进行背通道蚀刻工艺(back channel etching,BCE)以移除栅极120上方的欧姆接触层144与部分的通道层142。
图2为进行干式蚀刻移除栅极上方的钼金属层,以及进行背通道蚀刻工艺的剖面示意图。在进行干式蚀刻时,由于铜金属层154仍是暴露在蚀刻环境当中,所以铜原子仍然可能扩散到半导体层140附近,而使得半导体层140的电性受到影响。另外,由于在进行干式蚀刻与背通道蚀刻工艺时,仍是以图案化光刻胶层160作为掩膜,所以,钼金属层152、欧姆接触层144以及通道层142将具有与图案化光刻胶层160的边缘对齐的侧面180。值得注意的是,钼金属层152的侧面180以及铜金属层154的侧面底切170之间,两者的尺寸差异太大,如此一来,将不利于制作尺寸精细的源极/漏极150。
发明内容
鉴于上述情况,本发明的目的就是提供一种薄膜晶体管的制作方法,其适于利用导电性良好的金属,进而制作具有多层金属层结构以及尺寸精细的源极/漏极。
本发明提出一种薄膜晶体管的制作方法,其包括下列步骤。首先,在基板上形成栅极。接着,在基板上形成栅绝缘层以覆盖栅极。再来,在栅绝缘层上与栅极上方形成图案化半导体层。然后,依序在图案化半导体层上形成第一导电层与第二导电层。接着,图案化第二导电层,同时使栅极上方两侧的第二导电层具有倾斜截面(taper profile),并暴露出第一导电层。继之,进行第一等离子处理工艺,使第二导电层的表面与倾斜截面处形成第一保护层。之后,移除未被第一保护层以及第二导电层覆盖的第一导电层,以形成源极/漏极。
在本发明的一实施例中,上述的第二导电层的材质包括铜。
在本发明的一实施例中,上述的第一保护层的材质包括氧化铜或氮化铜。
在本发明的一实施例中,上述的第一导电层的材质是选自于钼、钼化钨、钽及其组合其中之一种。
在本发明的一实施例中,上述的第一等离子处理工艺所使用的反应气体是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种。
在本发明的一实施例中,上述的图案化第二导电层的方法包括下列步骤。首先,在基板上形成图案化光刻胶层,其暴露位于栅极上方的第二导电层。之后,以图案化光刻胶层为掩膜,进行湿式蚀刻工艺以蚀刻第二导电层直到第一导电层被暴露出,并且被蚀刻后的第二导电层具有倾斜截面。
在本发明的一实施例中,上述移除未被第一保护层以及第二导电层覆盖的第一导电层的方法是进行干式蚀刻工艺,并且此干式蚀刻工艺所使用的气体是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。
在本发明的一实施例中,上述图案化半导体层包括图案化通道层与图案化欧姆接触层,且图案化欧姆接触层位于图案化通道层上。在本发明的一实施例中,上述薄膜晶体管的制作方法还包括进行背通道蚀刻工艺,以移除栅极上方的图案化欧姆接触层与部分的图案化通道层。
在本发明的一实施例中,上述的在基板上形成栅极的方法包括下列步骤。首先,依序在基板上形成第三导电层与第四导电层。接着,图案化第四导电层。继之,进行第二等离子处理工艺,使第四导电层的表面形成第二保护层。之后,移除未被第二保护层以及第四导电层所覆盖的第三导电层,以形成栅极。
在本发明的一实施例中,上述的第四导电层的材质包括铜。
在本发明的一实施例中,上述的第二保护层的材质包括氧化铜或氮化铜。
在本发明的一实施例中,上述的第三导电层的材质是选自于钼、钼化钨、钽及其组合其中之一种。
在本发明的一实施例中,上述的第二等离子处理工艺所使用的反应气体是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种。
在本发明的一实施例中,上述的移除未被第二保护层以及第四导电层所覆盖的第三导电层的方法是进行干式蚀刻工艺,且此干式蚀刻工艺所使用的气体是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。
在本发明的一实施例中,上述的图案化第四导电层的方法包括进行光刻工艺以及湿式蚀刻工艺。
本发明因采用导电性良好的铜以及钼金属,而制作具有双层金属层的源极/漏极。并利用等离子处理工艺将铜的表面进行处理,而使得上层的铜金属层能够作为掩膜,以对下层的钼金属层以及通道层进行干式蚀刻。如此一来,本发明的薄膜晶体管的制作方法可以防止铜金属层发生侧向底切(side undercut),进而制作出尺寸精细的源极/漏极。且由于铜金属层的导电性较佳,进而能解决电阻电容时间延迟效应,以使薄膜晶体管的运作速度提高。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为公知利用钼/铜/钼之多层金属层进行薄膜晶体管的源极/漏极的制作的剖面示意图。
图2为进行干式蚀刻移除栅极上方的钼金属层,以及进行背通道蚀刻工艺的剖面示意图。
图3A~图3J为本发明较佳实施例中一种薄膜晶体管的制作方法的步骤流程剖面示意图。
图4A~图4E为本发明的实施例中一种形成栅极的方法的步骤流程剖面图。
主要元件标记说明
100、500:薄膜晶体管
110、300:基板
120、310:栅极
130、320:栅绝缘层
140:半导体层
142:通道层
144:欧姆接触层
150:源极/漏极
152、156:钼金属层
154:铜金属层
160:图案化光刻胶层
170:侧向底切
180:侧面
210、220:导电层
230:光刻胶层
240、370:等离子处理工艺
250、380:保护层
260、400:干式蚀刻工艺
330:图案化半导体层
332:图案化通道层
334:图案化欧姆接触层
340:第一导电层
350:第二导电层
352:倾斜截面
360:图案化光刻胶层
390:源极/漏极
410:背通道蚀刻工艺
具体实施方式
图3A~图3J为本发明较佳实施例中一种薄膜晶体管的制作方法的步骤流程剖面示意图。
首先,在基板300上形成栅极310,如图3A所示。在本发明的一实施例中,形成栅极310的方法如图4A~图4E所表示的步骤。请先参照图4A,依序在基板300上形成导电层210与导电层220,形成导电层210、220的方法例如是溅镀法或是蒸镀法。导电层210的材质主要是接触阻抗低、附着性良好的金属,在一实施例中,导电层210的材质是选自于钼、钼化钨、钽及其组合其中之一种。另外,导电层220的材质主要是低电阻、高导电性的金属,在一实施例中,导电层220的材质例如是铜,其也可以是银或金。
接着,请参照图4B,图案化导电层220。在本发明的一实施例中,图案化导电层220的方法包括进行光刻工艺以及湿式蚀刻工艺。首先,在导电层220上利用光刻工艺制作光刻胶层230,再利用光刻胶层230作为掩膜,对导电层220进行湿式蚀刻,以得到如图4C所表示的图案化的导电层220。
继之,请参照图4C,进行等离子处理工艺240,使导电层220的表面形成保护层250。在本发明的一实施例中,等离子处理工艺240所使用的反应气体是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种,以产生等离子体与导电层220的表面产生反应,其结果是,所形成的保护层250的材质例如是氧化铜或氮化铜。
之后,请参照图4D,移除未被保护层250以及导电层220所覆盖的导电层210,以形成如图4E所表示的栅极310。在本发明的一实施例中,移除未被保护层250以及导电层220所覆盖的导电层210的方法例如是进行干式蚀刻工艺260,且此干式蚀刻工艺260所使用的气体例如是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。
请继续参照图3B,在形成栅极310之后,接着在基板300上形成栅绝缘层320以覆盖栅极310。在本发明的一实施例中,形成栅绝缘层320的方法是化学气相沉积法(chemical vapor deposition,CVD),且栅绝缘层320的材质例如是氮化硅或是氧化硅。
再来,请参照图3C,在栅绝缘层320上与栅极310上方形成图案化半导体层330。在本发明的一实施例中,形成图案化半导体层330的方法例如是先依序沉积通道材料层(图中未表示)与欧姆接触材料层(图中未表示)后,再依序对欧姆接触材料层与通道材料层进行图案化工艺。如图3C所示,图案化半导体层330例如包括图案化通道层332与图案化欧姆接触层334,且图案化欧姆接触层334位于图案化通道层332上。
然后,请参照图3D,依序在图案化半导体层330上形成第一导电层340与第二导电层350。在本发明的一实施例中,形成导电层340、350的方法是溅镀法或是蒸镀法。第一导电层340的材质主要是接触阻抗低、附着性良好的金属,在一实施例中,第一导电层340的材质是选自于钼、钼化钨、钽及其组合其中之一种。另外,第二导电层350的材质主要是低电阻、高导电性的金属,在一实施例中,第二导电层350的材质例如是铜,其也可以是银或金。
接着,图案化第二导电层350,同时使栅极上方310两侧的第二导电层350具有倾斜截面352(taper profile),并暴露出第一导电层340,如图3G所示。在本发明的一实施例中,图案化第二导电层350的方法如图3E~图3G所表示的步骤。首先,请参照图3E,在基板300上形成图案化光刻胶层360,其暴露位于栅极310上方的第二导电层350。之后,请参照图3F,以图案化光刻胶层360为掩膜,进行湿式蚀刻工艺以蚀刻第二导电层350直到第导电层340被暴露出,并且被蚀刻后的第二导电层350具有倾斜截面352。之后,移除图案化光刻胶层360,如图3G所示。
继之,请参照图3H,进行等离子处理工艺370,使第二导电层350的表面与倾斜截面352处形成保护层380。在本发明的一实施例中,等离子处理工艺370所使用的反应气体例如是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种,且所形成的保护层380的材质例如是氧化铜或氮化铜。此外,等离子处理工艺370的温度例如是介于室温(25℃)~380℃,且等离子处理工艺370的功率介于50W~5KW之间,并随着工艺压力、气体混合比例、气体流量而改变。
值得注意的是,经由等离子处理工艺370将第二导电层350的表面形成保护层380的步骤,使得在后续的工艺中可以直接利用保护层380作为掩膜,而对位于第二导电层350下方的第一导电层340进行干式蚀刻,如此一来,第一导电层340与第二导电层350的图案尺寸将会十分接近,而可以解决公知中多层金属层之间的尺寸差异太大的问题。
之后,请参照图3I,移除未被保护层380以及第二导电层350覆盖的第一导电层340,以形成源极/漏极390。在本发明的一实施例中,移除未被保护层380以及第二导电层350覆盖的第一导电层340的方法是进行干式蚀刻工艺400,并且此干式蚀刻工艺400所使用的气体例如是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。值得注意的是,由于第二导电层350被保护层380所覆盖,所以在进行干式蚀刻工艺400时,第二导电层350的材料(如铜)就不会在蚀刻过程中被释放出来,因此可以防止图案化半导体层330的电性受到影响。
请再参照图3J,在本发明的一实施例中,上述薄膜晶体管的制作方法还包括进行背通道蚀刻工艺410,以移除栅极310上方的图案化欧姆接触层334与部分的图案化通道层332,至此,而完成薄膜晶体管500的制作。
综上所述,本发明的薄膜晶体管的制作方法具有下列优点:
(1)以铜为材料的导电层将不会发生侧向底切(side undercut)的现象,进而可以制作出尺寸精细的源极/漏极。
(2)本发明利用等离子处理工艺,以在铜导电层的表面形成保护层。此保护层可使得铜不会在蚀刻过程中被释放出来,因此半导体层的电性将不会受到铜的影响。
(3)本发明利用铜导线的内连线技术制作薄膜晶体管的源极/漏极。由于铜的导电性较佳,所以能解决公知中电阻电容时间延迟效应的问题,进而提高薄膜晶体管的运作速度。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。

Claims (18)

1.一种薄膜晶体管的制作方法,其特征是包括:
在基板上形成栅极;
在该基板上形成栅绝缘层以覆盖该栅极;
在该栅绝缘层上及该栅极上方形成图案化半导体层;
依序在该图案化半导体层上形成第一导电层与第二导电层;
图案化该第二导电层,同时使该栅极上方两侧的该第二导电层具有倾斜截面,并暴露出该第一导电层;
进行第一等离子处理工艺,使该第二导电层的表面与该倾斜截面处形成第一保护层;以及
移除未被该第一保护层以及该第二导电层覆盖的该第一导电层,以形成源极/漏极。
2.根据权利要求1所述的薄膜晶体管的制作方法,其特征是该第二导电层的材质包括铜。
3.根据权利要求1所述的薄膜晶体管的制作方法,其特征是该第一保护层的材质包括氧化铜或氮化铜。
4.根据权利要求1所述的薄膜晶体管的制作方法,其特征是该第一导电层的材质是选自于钼、钼化钨、钽及其组合其中之一种。
5.根据权利要求1所述的薄膜晶体管的制作方法,其特征是该第一等离子处理工艺所使用的反应气体是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种。
6.根据权利要求1所述的薄膜晶体管的制作方法,其特征是图案化该第二导电层的方法包括:
在该基板上形成图案化光刻胶层,其暴露位于该栅极上方的该第二导电层;以及
以该图案化光刻胶层为掩膜,进行湿式蚀刻工艺以蚀刻该第二导电层直到该第一导电层被暴露出,并且被蚀刻后的该第二导电层具有该倾斜截面。
7.根据权利要求1所述的薄膜晶体管的制作方法,其特征是移除未被该第一保护层以及该第二导电层覆盖的该第一导电层的方法包括进行干式蚀刻工艺。
8.根据权利要求7所述的薄膜晶体管的制作方法,其特征是该干式蚀刻工艺所使用的气体是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。
9.根据权利要求1所述的薄膜晶体管的制作方法,其特征是该图案化半导体层包括图案化通道层与图案化欧姆接触层,且该图案化欧姆接触层位于该图案化通道层上。
10.根据权利要求9所述的薄膜晶体管的制作方法,其特征是还包括进行背通道蚀刻工艺,以移除该栅极上方的该图案化欧姆接触层与部分的该图案化通道层。
11.根据权利要求1所述的薄膜晶体管的制作方法,其特征是在该基板上形成该栅极的方法包括:
依序在该基板上形成第三导电层与第四导电层;
图案化该第四导电层;
进行第二等离子处理工艺,使该第四导电层的表面形成第二保护层;以及
移除未被该第二保护层以及该第四导电层所覆盖的该第三导电层,以形成该栅极。
12.根据权利要求11所述的薄膜晶体管的制作方法,其特征是该第四导电层的材质包括铜。
13.根据权利要求11所述的薄膜晶体管的制作方法,其特征是该第二保护层的材质包括氧化铜或氮化铜。
14.根据权利要求11所述的薄膜晶体管的制作方法,其特征是该第三导电层的材质是选自于钼、钼化钨、钽及其组合其中之一种。
15.根据权利要求11所述的薄膜晶体管的制作方法,其特征是该第二等离子处理工艺所使用的反应气体是选自于氧气、氮气、二氧化氮、氨气及其组合其中之一种。
16.根据权利要求11所述的薄膜晶体管的制作方法,其特征是移除未被该第二保护层以及该第四导电层所覆盖的该第三导电层的方法包括进行干式蚀刻工艺。
17.根据权利要求16所述的薄膜晶体管的制作方法,其特征是该干式蚀刻工艺所使用的气体是选自于六氟化硫(SF6)、氧气(O2)、氯气(Cl2)、氯化氢(HCl)、三氟甲烷(CHF3)及其组合其中之一种。
18.根据权利要求11所述的薄膜晶体管的制作方法,其特征是图案化该第四导电层的方法包括进行光刻工艺以及湿式蚀刻工艺。
CNB2005101174618A 2005-10-31 2005-10-31 薄膜晶体管的制作方法 Expired - Fee Related CN100464396C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101174618A CN100464396C (zh) 2005-10-31 2005-10-31 薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101174618A CN100464396C (zh) 2005-10-31 2005-10-31 薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN1959942A true CN1959942A (zh) 2007-05-09
CN100464396C CN100464396C (zh) 2009-02-25

Family

ID=38071546

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101174618A Expired - Fee Related CN100464396C (zh) 2005-10-31 2005-10-31 薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN100464396C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
CN102417156A (zh) * 2011-11-15 2012-04-18 北京大学 一种刻蚀金属钼材料的方法
CN103503054A (zh) * 2012-01-26 2014-01-08 松下电器产业株式会社 薄膜晶体管阵列装置以及使用其的el显示装置
CN110112100A (zh) * 2019-04-24 2019-08-09 深圳市华星光电技术有限公司 发光面板的制备方法、发光面板及显示装置
WO2021142874A1 (zh) * 2020-01-17 2021-07-22 Tcl华星光电技术有限公司 阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR20050014060A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
TW594350B (en) * 2003-09-08 2004-06-21 Quanta Display Inc Liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
CN102417156A (zh) * 2011-11-15 2012-04-18 北京大学 一种刻蚀金属钼材料的方法
CN102417156B (zh) * 2011-11-15 2015-02-04 苏州含光微纳科技有限公司 一种刻蚀金属钼材料的方法
CN103503054A (zh) * 2012-01-26 2014-01-08 松下电器产业株式会社 薄膜晶体管阵列装置以及使用其的el显示装置
CN110112100A (zh) * 2019-04-24 2019-08-09 深圳市华星光电技术有限公司 发光面板的制备方法、发光面板及显示装置
US11430818B2 (en) 2019-04-24 2022-08-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing light emitting panel, light emitting panel, and display device
WO2021142874A1 (zh) * 2020-01-17 2021-07-22 Tcl华星光电技术有限公司 阵列基板及其制造方法
US11552106B2 (en) 2020-01-17 2023-01-10 Tcl China Star Optoelectronics Technologyco., Ltd. Array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
CN100464396C (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
CN104409360A (zh) 薄膜晶体管与其形成方法
CN1684273A (zh) 薄膜晶体管及其制造方法
CN101032027A (zh) 薄膜晶体管及其制造方法
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN1304896C (zh) 薄膜晶体管液晶显示器面板的制作方法
CN1630938A (zh) 半导体器件及形成图形方法
CN1585088A (zh) 薄膜晶体管阵列基板的制造方法
CN1199257C (zh) 微细图形形成方法和使用该方法的半导体装置的制造方法
CN102903674B (zh) 显示面板及其制作方法
CN102237296A (zh) 通孔刻蚀方法
CN1901158A (zh) 制造薄膜晶体管基板的方法
CN1959942A (zh) 薄膜晶体管的制作方法
CN109742089B (zh) 显示基板、显示装置和显示基板的制造方法
CN101063755A (zh) 形成金属线的方法及利用该方法制造显示基板的方法
CN1909248A (zh) 薄膜晶体管及其制造方法
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
CN105304653B (zh) 像素结构、阵列基板、液晶显示面板及像素结构制造方法
WO2022077708A1 (zh) 显示面板及其制作方法
CN100337316C (zh) 薄膜晶体管及其制造方法
CN100337321C (zh) 在半导体装置中形成金属接点的方法
CN1815321A (zh) 液晶显示装置用下基板的制造方法
CN1218393C (zh) 具有局部狭缝的金属内连线构造及其制造方法
CN1949080A (zh) 薄膜晶体管的制造装置和制造方法
CN1790622A (zh) 半导体装置的制造方法
JP2005311335A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090225

Termination date: 20191031