CN1963777A - 电脑主板的测试装置和方法 - Google Patents
电脑主板的测试装置和方法 Download PDFInfo
- Publication number
- CN1963777A CN1963777A CN 200510101003 CN200510101003A CN1963777A CN 1963777 A CN1963777 A CN 1963777A CN 200510101003 CN200510101003 CN 200510101003 CN 200510101003 A CN200510101003 A CN 200510101003A CN 1963777 A CN1963777 A CN 1963777A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- test
- pin
- proving installation
- test mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 221
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000009434 installation Methods 0.000 claims description 73
- 238000012546 transfer Methods 0.000 claims description 23
- 238000010998 test method Methods 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000012549 training Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 230000008676 import Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012353 t test Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明揭示了一种电脑主板的测试装置和方法，用于对采用FC－LGA封装的CPU的电脑主板，测试CPU与主板上的北桥芯片之间的电路连接，该测试装置包括一显示单元；一电阻，其一端与基准电位连接，另一端为测试点；一可编程逻辑电路，连接于上述测试点和上述显示单元之间，上述可编程逻辑电路为一PLD芯片，对上述可编程逻辑电路编程控制其通过检测上述测试点的电位变化来一一测试上述触点跟上述北桥芯片之间是否为有效的电路连接。本发明的测试装置和测试方法，填补了对采用FC－LGA封装的CPU与北桥芯片之间没有有效的测试装置和测试方法的空白，具有较佳的使用前景。
Description
技术领域
本发明涉及一种电脑主板的测试装置和方法，尤其是涉及一种对电脑主板上采用FC-LGA封装的CPU与北桥芯片之间电路连接的测试装置以及测试方法。
背景技术
随着科技的发展，芯片的封装技术也得到了快速的发展，比如现在所广泛使用的CPU(Center Processing Unit，中央处理器)为采用FC-LGA(Flip-ChipLand Grid Array，反转接点栅格数组)封装，故CPU摆脱了传统针孔式与CPU底座连接的方式，直接采用贴片的方式即可通过CPU底座连接到电脑的主板上。
如图1所示，为采用FC-LGA封装的CPU与电脑主板连接的示意图。电脑主板100上包括一北桥芯片130，该北桥芯片130通过电子线路与采用矩阵触点112的CPU底座110连接，而CPU120而采用贴片的方式贴附于上述CPU底座110，通过CPU底座110的触点112与北桥芯片130以及其它电子元部件进行相互通信。但是，如果CPU底座110上的矩阵状触点112有形变、弯曲，甚至该CPU底座110与上述主板100上的电子线路焊接不良，以及CPU底座110与北桥芯片130之间的电子线路产生短路、开路时，导致CPU120与北桥芯片130之间不能有效的通信，使电脑系统无法激活。
然而，当CPU120贴置于CPU底座110上以后，因为CPU120为FC-LGA封装，而北桥芯片130采用BGA(Ball Grid Array，球栅数组)，两者之间通过设置于电路板中的电子线路连接，故不能连接任何测试探头，因此，无法通过测试工具对CPU120与CPU底座110之间可能出现的连接故障进行测试，也无法通过测试工具对CPU120与北桥芯片130之间是否为有效的电路连接做测试。故有必要开发设计一种测试装置以及测试方法，对电脑的主板上的CPU120与北桥芯片130之间是否为有效的电路连接做测试。
发明内容
为解决上述问题，本发明揭示了一种对电脑主板上采用FC-LGA封装的CPU与北桥芯片之间电路连接的测试装置以及测试方法。
为解决上述问题，本发明所揭示的电脑主板的测试装置和方法，采用如下技术方案来实现：本发明的电脑主板的测试装置，用于对采用FC-LGA封装的CPU的电脑主板，测试CPU与主板上的北桥芯片之间的电路连接，上述CPU通过具有矩阵触点的CPU底座连接于上述主板，其特征在于，该测试装置包括：一显示单元；一电阻，其一端与基准电位连接，另一端为测试点；一可编程逻辑电路，连接于上述测试点和上述显示单元之间，其包括：一全复位信号，其产生一个有效电位使上述可编程逻辑电路复位；一手动控制信号，用户根据测试需要使其产生一个有效电位即开始测试；一当前测试脚位运算器，代表上述触点的脚为数据输入上述当前测试脚位运算器，触发信号输出端输出一个触发信号；一测试状态控制器，分别与上述手动控制信号以及上述全复位信号连接，并根据上述当前测试脚位运算器产生的触发信号，利用一测试状态/结果判断机制来进行测试；一测试脚位计数器，分别与上述全复位信号以及上述当前测试脚位运算器的触发信号输出端输连接，根据上述触发信号来统计已测试脚，并产生一测试结束信号；一显示控制单元，分别与上述当前测试脚位运算器、上述当前测试脚位运算器、上述测试脚位计数器连接；一显示控制器，产生并输出一第一、第二扫描信号传输至上述显示控制单元。
本发明的电脑主板的测试方法包括以下步骤：首先，输入一开始测试信号：使上述测试装置的上述测试点对应于上述触点接触设置后，并使上述手动控制信号产生一有效电位，上述测试装置即开始对上述触点进行测试；其次，产生触发信号以同步测试：上述当前测试脚位运算器的触发信号输出端输出一个触发信号，并将该触发信号传至上述测试状态控制器以及上述测试脚位计数器，上述测试脚位计数器用于对已经测试的脚位计数统计，以及通过上述测试状态控制器的控制，以便使上述显示控制单元能同步显示被测试脚位的测试结果；再次，测试状态/结果判断；最后，显示测试结果：上述当前测试脚位运算器通过内部运算，将当前的测试脚位数据输出到上述显示控制单元；同时，上述测试状态控制器将当前测试脚位的测试结果传至上述显示控制单元，将当前测试脚位数据以及测试结果同步显示于上述显示单元之上。
较佳的，上述电阻的阻值等于上述触点的对地电阻值；上述可编程逻辑电路为一可采用FPGA现场编程的PLD芯片。
较佳的，上述测试状态控制器所利用的测试状态/结果判断机制如下：上述测试装置包括四种状态：空闲状态、正常测试状态、错误报告状态以及测试结束状态，上述测试状态控制器根据上述全复位信号、上述手动控制信号以及上述触发信号和上述测试结束信号来控制使上述测试装置处于上述四种工作状态的其中一种；使上述全复位信号产生一个有效电位并传输至上述测试状态控制器，上述测试装置处于空闲状态；使上述手动控制信号产生一个有效电位并传输至上述测试状态控制器，上述测试装置处于正常测试状态；所有待测试的脚位全部检测完毕后，也即通过上述测试脚位计数器对已测试脚位数目的统计后判断全部检测完毕，上述测试脚位计数器将输出一个有效的测试结束信号传输至上述测试状态控制器，上述测试状态控制器将根据上述测试结束信号控制上述测试装置处于测试结束状态；测试到某一测试点为不正确电位，此时上述触发信号产生的有效触发信号传输至上述测试状态控制器，上述测试状态控制器将控制上述测试装置中止目前的正常测试状态而转入到错误报告状态；使上述全复位信号产生一个有效电位并传输至上述测试状态控制器后，上述测试状态控制器将控制上述测试装置进入上述空闲状态；使上述手动控制信号产生一个有效电位并传输至上述测试状态控制器，上述测试状态控制器将控制上述测试装置重新进入上述正常测试状态。
与现在技术相比，本发明的测试装置和测试方法，填补了对采用FC-LGA封装的CPU的电脑主板上，对CPU与北桥芯片之间没有有效的测试装置和测试方法的空白，本发明具有较佳的使用前景。
附图说明
图1为现有采用FC-LGA封装的CPU与电脑主板连接的示意图。
图2为本发明的测试装置与电脑主板配合使用的状态示意图。
图3为本发明的电脑主板的测试装置的等效电路示意图。
图4为本发明的电脑主板的测试装置的可编程逻辑电路的内部方块示意图。
图5为本发明所示测试方法的流程示意图。
图6为本发明所示测试方法的测试状态/结果判断的原理示意图。
具体实施方式
如图2所示，为本发明的测试装置与电脑主板配合使用的状态示意图。并结合图1，本发明的测试装置用于测试采用FC-LGA封装的CPU的主板结构的测试。本发明的测试装置300包括一基板150，其一侧设置有与上述CPU底座110上的矩阵状的上述触点112对应的测试点310，另一侧设置有一可编程逻辑电路200，以及与其连接设置的为一显示单元340。当将上述测试装置300置于上述CPU底座110上时，上述测试点310与上述触点112分别对应相接触；并且，上述显示单元340为LED显示器。将本发明的测试装置电性连接于图1所示的CPU底座110的呈矩阵排列的触点112之上，即可测试上述CPU底座110的上述触点112是否与上述CPU120具有有效的连接，以及上述CPU120与上述北桥芯片130是否为有效的电路连接，并将测试结果显示在上述显示单元340之上。
同时，见图3所示，为本发明的电脑主板的测试装置的等效电路示意图。本发明的测试装置300的电路部分，包括一可编程逻辑电路200，以及一电阻320，以及一测试点310。其中，上述测试点310与上述CPU底座110的其中一个触点112电性接触连接；上述电阻320即为上述触点112的对地的等效电阻400；上述电阻320的一末端即为测试点310，而对应末端与一基准电位330连接；上述可编程逻辑电路200电性连接上述测试点310，其为一PLD芯片(Programming Logic Digital，可编程逻辑单位)，可通过对上述测试点310的电位信号进行采样、控制、运算以及根据运算结果输出等功能。
在上述CPU底座110中，所具有的触点112所传输的信号，按照信号的功能划分，大致包括控制信号、数据信号、地址信号、接地信号以及电源信号。而通过本发明的测试装置300进行测试的触点112为控制信号触点和数据信号触点以及地址信号触点。同时，根据上述CPU底座110中所包括的控制信号和数据信号以及地址信号的触点112的个数，来设置对应个数的测试点310，每一个测试点310均串接一个与此测试点310对应连接设置的触点112对地的等效电阻400阻值相等的电阻320后，与基准电位330连接；每一个测试点310均电性连接上述可编程逻辑电路200。
由于将上述电阻320设置为与试点310对应连接设置的触点112对地的等效电阻400的阻值相等，故上述测试点310的电位即为上述电阻320串连上述等效电阻400后，上述等效电阻400上的分压值。上述可编程逻辑电路200通过检测上述测试点310的电位(分压值)来判断所测试电路是否为有效的电路连接。比如，将基准电位330设置为5V，那幺，如果某一触点112与上述北桥芯片130之间为有效的通路，那幺此时上述测试点310处的电位大致为2.5V；如果此时上述测试点310处的电位远远偏离正确的电位，则表明此触点112与上述北桥芯片130之间的线路出现短路、开路甚至是上述触点112弯曲、折断等问题。
同时，如图3所示，为本发明的测试装置300的可编程逻辑电路200的内部电路方块示意图。
上述可编程逻辑电路200为一PLD芯片，其内部可按照逻辑功能划为：显示控制器210、时钟分频器220、当前测试脚位运算器230、测试状态控制器240、测试脚位计数器250以及显示控制单元260。其中，可采用FPGA(FieldProgrammable Gate Array，现场可编程门)对上述可编程逻辑电路200进行编程来控制其内部的各部分结构的运作。
由于上述CPU底座110的触点112呈矩阵分布，对应的本发明的测试装置300的测试点310也呈矩阵分布，故定义一个数组tp[1，2…n]，以表示每一个测试点310的位置，其中，n代表矩阵中需要测试的触点112的最大数目。上述可编程逻辑电路200通过一地址信号500与上述每一个测试点310连接，以便于对每个触点112的测试做识别和统计等后续工作。
另外，上述可编程逻辑电路200还具有一全复位信号510，可通过编程设置其为低电位或高电位为有效电位，当该全复位信号510为有效电位时，上述可编程逻辑电路200复位。
上述可编程逻辑电路200还具有一手动控制信号520，可通过编程设置其为低电位或高电位为有效电位，当用户通过上述手动控制信号520输入一个有效的电位后，本发明的测试装置300开始测试。
另外，上述可编程逻辑电路200还具有一时钟单元530，其可为一晶振体(Crystal)，为上述可编程逻辑电路200提供时钟信号。
本发明所揭示的测试方法如下：
首先，输入一开始测试信号(步骤610)。此步骤可通过用户将该测试装置300设置于电脑主板100的上述CPU底座110上，且使上述测试装置300的上述测试点310对应于上述触点112接触设置后，再通过使上述手动控制信号520产生一有效电位来实现，当上述手动控制信号520产生一有效电位后，上述测试装置300即开始对上述触点112进行一一测试。
其次，产生触发信号以同步测试(步骤620)。通过上述步骤610开始测试，即上述地址信号500从地址数组为tp[1，0…0]开始测试，也就是从编号为1的上述触点112(或上述测试点310)开始测试；另外，在开始对一个上述触点112进行测试时，上述当前测试脚位运算器230的触发信号输出端输出一个触发信号231，并将该触发信号传至上述测试状态控制器240以及上述测试脚位计数器250，上述测试脚位计数器250用于对已经测试的上述触点112计数统计，以及通过上述测试状态控制器240的控制，以便使上述显示控制单元260能同步显示被测试脚位的测试结果(后续步骤640)，并开始对编号为2的上述触点112触电开始测试。
再次，测试状态/结果判断(步骤630)。详细描述见下面对图6的详细描述。
最后，显示测试结果(步骤640)。当上述测试装置300对其中某一脚位(触点112)开始测试时，上述当前测试脚位运算器230通过内部运算，将当前的测试脚位(也就是代表被测试的上述触点112的地址数组为tp[1，0…0])输出到上述显示控制单元260；同时，上述测试状态控制器240将当前测试脚位的测试结果传至上述显示控制单元260；上述当前测试脚位运算器230的触发信号输出端输出一个触发信号231(步骤620)，上述触发信号231也将传输至上述显示控制单元260，用于控制上述显示控制单元260将当前测试脚位数据以及测试结果同步显示于上述显示单元340之上。
由于在测试过程中，通过上述测试状态控制器240的控制使上述测试装置300处于四种状态中的其中一种：S0-空闲状态；S1-正常测试状态；S2-错误报告状态；S3-测试结束状态。上述测试状态控制器240根据上述全复位信号510(rst)、上述手动控制信号520(ctrl)以及上述触发信号231(en)和测试结束信号251(cntend)而控制使本发明的测试装置300处于上述四种工作状态的其中一种，具体的工作原理见图6所示：
当用户使全复位信号510(rst)产生一个有效电位后，该有效的全复位信号510(rst)输入至上述测试状态控制器240，通过上述测试状态控制器240控制，使本发明的上述测试装置300处于空闲状态，也即是等待测试状态S0。
在上述测试装置300处于空闲状态S0后，当用户通过设置使上述手动控制信号520(ctrl)产生一个有效电位并传输至上述测试状态控制器240，通过上述测试状态控制器240控制，使本发明的上述测试装置300处于正常测试状态S1，也即上述测试装置300按照图5所示的测试流程进行测试。
当上述测试装置300处于正常测试状态S1后，如果在测试过程中发现错误，也即是测试到某一测试点310为不正确电位，此时上述触发信号231(en)产生的有效触发信号(Error)传输至上述测试状态控制器240，上述测试状态控制器240将控制上述测试装置300中止目前的正常测试状态S1而转入到错误报告状态S2。
在上述错误报告状态S2下，当用户使上述全复位信号510(rst)产生一个有效电位并传输至上述测试状态控制器240后，上述测试状态控制器240将控制上述测试装置300进入上述空闲状态S0；当用户通过设置使上述手动控制信号520(ctrl)产生一个有效电位并传输至上述测试状态控制器240，述测试状态控制器240将控制上述测试装置300重新进入上述正常测试状态S1，也为从转入上述错误报告状态S2时中止测试的下一个脚位(检测到错误信息的触点112的下一个待检测触点112)继续开始测试。
在上述基础上，当所有待测试的脚位(触点112)全部检测完毕后，也即通过上述测试脚位计数器250对已测试脚位数目的统计后判断全部检测完毕。此时，上述测试脚位计数器250将输出一个有效的测试结束信号251(cntend)传输至上述测试状态控制器240，上述测试状态控制器240将根据上述测试结束信号251(cntend)控制上述测试装置300处于测试结束状态S3；上述测试结束信号251(cntend)传输至上述当前测试脚位运算器230的产生上述触发信号231(en)的输出端，使上述触发信号231(en)变为无效电位，也即停止上述当前测试脚位运算器230对其他元部件产生同步工作信号；上述测试结束信号251(cntend)传输至上述显示控制单元260，使上述显示控制单元260根据编程设定，显示类似于”PASS”等字样。
当上述测试装置300处于上述测试结束状态S3后，仅当使使上述全复位信号510(rst)产生一个有效电位并传输至上述测试状态控制器240后，上述测试状态控制器240将控制上述测试装置300进入上述空闲状态S0。
其中，上述错误报告状态S2也即为利用上述触发信号231(en)产生的有效触发信号(Error)，同时传输至上述显示控制单元260，使上述显示控制单元260与当前测试脚位产生同步显示；同时，将当前测试到错误的测试脚位数据以及产生错误的测试结果，分别通过上述当前测试脚位运算器230和测试状态控制器240而传输至上述显示控制单元260得以同步显示(步骤640)。
另外，上述时钟分频器220将上述时钟单元530的时钟信号分频后，为上述测试脚位计数器250以及上述显示控制单元260提供同步时钟信号。
上述显示控制器210接受上述时钟单元530的一个同步时钟信号以后，产生并输出一第一、第二扫描信号212和214，分别用于对图2所示中的上述显示单元340的LED显示器的十位和个位的字符显示。
上述显示控制单元260为一采用业界传统利用LED显示器显示数据的译码、显示技术，再此不再详述。上述显示控制单元260将译码后的数据以及控制显示信号传输至与之连接的上述显示单元340，使测试脚位数据以及测试结果同步显示于上述显示单元340之上。
综上所述，本发明所揭示的对采用FC-LGA封装的CPU的电脑主板的测试装置和方法，由于充分利用采用FC-LGA封装的CPU需用利用一对应于CPU的连接触点而呈矩阵状排列的CPU底座的触点，本发明的测试装置在于开发一种新的电路，其具有对应于上述CPU底座的触点的矩阵状测试点，并在测试点串接一基准电位以及等效于该CPU底座的触点对地电阻阻值的电阻后，通过测试点检测电位来判断；同时，本发明的测试装置还充分利用一可编程PLD芯片的可编程逻辑电路，连接于上述测试点，可通过检测该测试点的电位，并利用同步时钟信号对当前测试脚位(触点)、测试状态进行控制，使本发明的测试装置能依次测试所有待测试脚位(触点)，并同步显示当前测试脚位与测试结果信息；同时，本发明引入了测试状态判断和转换机制，可有效的测试所有待测试脚位；与现在技术相比，本发明的测试装置和测试方法，填补了对采用FC-LGA封装的CPU的电脑主板上，对CPU与北桥芯片之间没有有效的测试装置和测试方法的空白，本发明具有较佳的使用前景。
Claims (12)
1.一种电脑主板的测试装置，用于对采用FC-LGA封装的CPU的电脑主板，测试CPU与主板上的北桥芯片之间的电路连接，上述CPU通过具有矩阵触点的CPU底座连接于上述主板，其特征在于，该测试装置包括：
一显示单元；
一电阻，其一端与基准电位连接，另一端为测试点；
一可编程逻辑电路，连接于上述测试点和上述显示单元之间，其包括：
一全复位信号，其产生一个有效电位使上述可编程逻辑电路复位；
一手动控制信号，用户根据测试需要使其产生一个有效电位即开始测试；
一当前测试脚位运算器，代表上述触点的脚为数据输入上述当前测试脚位运算器，触发信号输出端输出一个触发信号；
一测试状态控制器，分别与上述手动控制信号以及上述全复位信号连接，并根据上述当前测试脚位运算器产生的触发信号，利用一测试状态/结果判断机制来进行测试；
一测试脚位计数器，分别与上述全复位信号以及上述当前测试脚位运算器的触发信号输出端输连接，根据上述触发信号来统计已测试脚，并产生一测试结束信号；
一显示控制单元，分别与上述当前测试脚位运算器、上述当前测试脚位运算器、上述测试脚位计数器连接；
一显示控制器，产生并输出一第一、第二扫描信号传输至上述显示控制单元。
2.如权利要求1所述的电脑主板的测试装置，其特征在于，上述电阻的阻值等于上述触点的对地电阻值。
3.如权利要求1所述的电脑主板的测试装置，其特征在于，上述可编程逻辑电路为一可采用FPGA现场编程的PLD芯片。
4.如权利要求1所述的电脑主板的测试装置，其特征在于，上述可编程逻辑电路还具有一时钟单元，其可为一晶振体，为上述可编程逻辑电路提供时钟信号。
5.如权利要求1所述的电脑主板的测试装置，其特征在于，上述可编程逻辑电路还具有一时钟分频器，将上述时钟单元的时钟信号分频后为上述测试脚位计数器以及上述显示控制单元提供同步时钟信号。
6.一种电脑主板的测试方法，其特征在于，該方法包括以下步骤：
首先，输入一开始测试信号：使上述测试装置的上述测试点对应于上述触点接触设置后，并使上述手动控制信号产生一有效电位，上述测试装置即开始对上述触点进行测试；
其次，产生触发信号以同步测试：上述当前测试脚位运算器的触发信号输出端输出一个触发信号，并将该触发信号传至上述测试状态控制器以及上述测试脚位计数器，上述测试脚位计数器用于对已经测试的脚位计数统计，以及通过上述测试状态控制器的控制，以便使上述显示控制单元能同步显示被测试脚位的测试结果；
再次，测试状态/结果判断；
最后，显示测试结果：上述当前测试脚位运算器通过内部运算，将当前的测试脚位数据输出到上述显示控制单元；同时，上述测试状态控制器将当前测试脚位的测试结果传至上述显示控制单元，将当前测试脚位数据以及测试结果同步显示于上述显示单元之上。
7.如权利要求6其中1项所述的电脑主板的测试方法，其特征在于，上述测试状态控制器所利用的测试状态/结果判断机制如下：上述测试装置包括四种状态：空闲状态、正常测试状态、错误报告状态以及测试结束状态，上述测试状态控制器根据上述全复位信号、上述手动控制信号以及上述触发信号和上述测试结束信号来控制使上述测试装置处于上述四种工作状态的其中一种。
8.如权利要求7所述的电脑主板的测试方法，其特征在于，使上述全复位信号产生一个有效电位并传输至上述测试状态控制器，上述测试装置处于空闲状态。
9.如权利要求8所述的电脑主板的测试方法，其特征在于，使上述手动控制信号产生一个有效电位并传输至上述测试状态控制器，上述测试装置处于正常测试状态。
10.如权利要求9所述的电脑主板的测试方法，其特征在于，所有待测试的脚位全部检测完毕后，也即通过上述测试脚位计数器对已测试脚位数目的统计后判断全部检测完毕，上述测试脚位计数器将输出一个有效的测试结束信号传输至上述测试状态控制器，上述测试状态控制器将根据上述测试结束信号控制上述测试装置处于测试结束状态。
11.如权利要求9所述的电脑主板的测试方法，其特征在于，测试到某一测试点为不正确电位，此时上述触发信号产生的有效触发信号传输至上述测试状态控制器，上述测试状态控制器将控制上述测试装置中止目前的正常测试状态而转入到错误报告状态。
12.如权利要求11所述的电脑主板的测试方法，其特征在于，使上述全复位信号产生一个有效电位并传输至上述测试状态控制器后，上述测试状态控制器将控制上述测试装置进入上述空闲状态；使上述手动控制信号产生一个有效电位并传输至上述测试状态控制器，上述测试状态控制器将控制上述测试装置重新进入上述正常测试状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101010035A CN100405314C (zh) | 2005-11-08 | 2005-11-08 | 电脑主板的测试装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101010035A CN100405314C (zh) | 2005-11-08 | 2005-11-08 | 电脑主板的测试装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1963777A true CN1963777A (zh) | 2007-05-16 |
| CN100405314C CN100405314C (zh) | 2008-07-23 |
Family
ID=38082843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101010035A Expired - Fee Related CN100405314C (zh) | 2005-11-08 | 2005-11-08 | 电脑主板的测试装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100405314C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101470655B (zh) * | 2007-12-28 | 2011-12-21 | 鸿富锦精密工业（深圳）有限公司 | 主板开关机测试装置 |
| CN114589728A (zh) * | 2020-12-07 | 2022-06-07 | 合肥欣奕华智能机器股份有限公司 | 一种测试设备、方法、装置及介质 |
| CN115562925A (zh) * | 2022-12-06 | 2023-01-03 | 苏州浪潮智能科技有限公司 | 一种芯片接口测试系统、方法、设备及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
| CN1173244C (zh) * | 2000-08-08 | 2004-10-27 | 华硕电脑股份有限公司 | 主机板测试工具的cpu转接器 |
| JP4145077B2 (ja) * | 2002-06-10 | 2008-09-03 | 松下電器産業株式会社 | 半導体集積回路のテストシステム、検査方法 |
| US6792378B2 (en) * | 2002-11-21 | 2004-09-14 | Via Technologies, Inc. | Method for testing I/O ports of a computer motherboard |
| CN1538189A (zh) * | 2003-04-16 | 2004-10-20 | 陈兰香 | 玻璃覆晶式液晶显示器的检测方法 |
-
2005
- 2005-11-08 CN CNB2005101010035A patent/CN100405314C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101470655B (zh) * | 2007-12-28 | 2011-12-21 | 鸿富锦精密工业（深圳）有限公司 | 主板开关机测试装置 |
| CN114589728A (zh) * | 2020-12-07 | 2022-06-07 | 合肥欣奕华智能机器股份有限公司 | 一种测试设备、方法、装置及介质 |
| CN114589728B (zh) * | 2020-12-07 | 2024-05-28 | 合肥欣奕华智能机器股份有限公司 | 一种测试设备、方法、装置及介质 |
| CN115562925A (zh) * | 2022-12-06 | 2023-01-03 | 苏州浪潮智能科技有限公司 | 一种芯片接口测试系统、方法、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100405314C (zh) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1163721A (en) | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements | |
| CN102981495B (zh) | 一种用于检测航空发动机ecu信号接口的多故障注入装置 | |
| CN103258455A (zh) | 汽车传感器信号模拟实训装置 | |
| CN201673498U (zh) | 键盘测试系统 | |
| CN1963777A (zh) | 电脑主板的测试装置和方法 | |
| US9502887B2 (en) | Measuring system having at least one field device with at least one display apparatus as well as method for operating same | |
| CN102900543B (zh) | 一种柴油机电子调速器的微型标定装置 | |
| CN103678079A (zh) | 矩阵测试方法、系统及电压时脉控制方法 | |
| CN102193849A (zh) | 键盘测试系统 | |
| CN107481595B (zh) | Fpga实验板调试系统 | |
| CN108562843A (zh) | 一种交流电机e3控制器电路板检测系统和方法 | |
| CN204719195U (zh) | 一种便携式数字芯片检测仪 | |
| CN104049556A (zh) | 便携式射频切换单元集成控制系统及方法 | |
| US9646717B2 (en) | Memory device with internal measurement of functional parameters | |
| CN201397233Y (zh) | 一种三线摆扭摆周期测量仪 | |
| CN206410716U (zh) | 基于同步串行接口信号的绝对值编码器模拟装置 | |
| CN108844603A (zh) | 一种燃气表功能测试系统 | |
| CN201903876U (zh) | 支持外部自动测试设备的电路板 | |
| CN208984106U (zh) | 伺服驱动系统串行绝对式编码器检测调试装置 | |
| CN107656169A (zh) | 显示面板、显示装置和显示面板的检测方法 | |
| CN208110382U (zh) | 模拟信号发生装置 | |
| CN106597915A (zh) | 程控电源串并联快速配置仪 | |
| CN206302404U (zh) | 一种键盘扫描电路及数控系统 | |
| CN108717161A (zh) | 一种汽车开关测试装置及测试方法 | |
| CN206975176U (zh) | 简易交叉矩阵式电阻触摸按键测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20111108 |