CN1992173B - 用于注入键合衬底以便导电的方法和结构 - Google Patents

用于注入键合衬底以便导电的方法和结构 Download PDF

Info

Publication number
CN1992173B
CN1992173B CN2006101629001A CN200610162900A CN1992173B CN 1992173 B CN1992173 B CN 1992173B CN 2006101629001 A CN2006101629001 A CN 2006101629001A CN 200610162900 A CN200610162900 A CN 200610162900A CN 1992173 B CN1992173 B CN 1992173B
Authority
CN
China
Prior art keywords
substrate
layer
region
surface region
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101629001A
Other languages
English (en)
Other versions
CN1992173A (zh
Inventor
F·J·亨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Genesis Corp
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/292,395 external-priority patent/US7399680B2/en
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Publication of CN1992173A publication Critical patent/CN1992173A/zh
Application granted granted Critical
Publication of CN1992173B publication Critical patent/CN1992173B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

部分完成的多层衬底，例如硅-硅。该衬底具有由第一衬底构成的一层材料。该层材料包括第一表面区。衬底具有第二衬底，它包括第二表面区的。较佳地是，该层材料的第一表面区接合到第二衬底的第二表面区。衬底具有形成于该层材料的第一表面区和第二衬底的第二表面区之间的界面区。将多个粒子注入到一部分该层材料和一部分界面区内以使一部分该层材料电耦合着一部分第二衬底。

Description

用于注入键合衬底以便导电的方法和结构
相关申请的交叉引用
本申请是2005年11月15日提交的美国非临时专利申请第11/280,016号(代理案卷号第018419-017710号)的部分延续，并要求其优先权，该非临时专利申请要求2004年11月24日提交的美国临时专利申请第60/630,800号(代理案卷号第018419-017700号)的优先权，上述专利各自共同转让，且各自的内容通过引用结合于此。
技术领域
本发明涉及衬底的制造。更具体而言，本发明提供一种技术，它包括利用例如用于半导体集成电路制造的注入技术在键合衬底之间形成导电区的方法和装置。但将认识到本发明具有更宽的应用范围；它可应用到用于多层集成电路器件以及集成半导体器件、光子器件、压电器件、微机电系统(“MEMS”)、传感器、执行器、太阳能电池、平板显示器(例如，LCD、AMLCD)、生物和生物医学器件等的三维封装的其它衬底。
集成电路制成在半导体材料的芯片上。这些集成电路通常包含几千甚至几百万个晶体管和其它器件。具体而言，期望在给定的半导体区域内放尽可能多的晶体管，因为更多的晶体管一般提供更多的功能，并且较小的芯片意味着每个晶片上更多的芯片以及更低的成本。
一些集成电路可制成在通常称为“体”硅晶片的单晶(即，单晶体)硅上。这种“体”硅晶片上的器件一般互相隔离。已经提出或使用了多种技术来使体硅晶片上的这些器件互相隔离，如硅的局部氧化(“LOCOS”)工艺、沟槽隔离等。然而，这些技术不是没有限制的。例如，传统的隔离技术需要使用芯片上相当大量的有用晶片表面积，并且由于隔离工艺的生成物而常常会产生不平的表面。这些考虑的任一或两者一般限制了在给定芯片上可实现的集成度。另外，沟槽隔离通常需要利用反应离子蚀刻工艺，它非常耗时并难以精确地实现。大于200毫米的体硅晶片不是没有缺陷的并会降低总的器件成品率等。
一种实现超大规模集成(“VLSI”)或甚大规模集成(“ULSI”)的方法是利用外延硅晶片，它通常称为“外延晶片”。外延晶片通常具有一层限定覆盖在体衬底的表面的高质量单晶硅材料。高质量硅层提供用于制造器件的良好位置，通常具有比常规的体硅晶片材料高的成品率。高质量硅材料通常可利用加利福尼亚州圣克拉拉市的Applied Material公司或亚利桑那州菲尼克斯市的ASM制造的外延硅工艺反应器来沉积。
外延晶片还具有优于体硅技术的其它优点。例如，外延晶片具有几乎完美的晶体特性，它可提高器件的速度、功能和可靠性。另外，外延晶片通常可提供比传统的体晶片高的器件成品率。然而，关于在块硅晶片上制造器件的很多已解决的问题对于在外延硅晶片上制造器件而言还尚待解决。外延硅晶片可利用外延反应器来形成，外延反应器通常购买昂贵且难以维修。形成外延硅的工艺也很慢且耗时。因此，所得的外延硅晶片通常昂贵且不能用于制造诸如动态随机存取存储器(即，DRAM)之类的很多商业或通用的器件。
另一种实现大规模集成的方法通常利用键合由硅支承材料形成的衬底。这种键合晶片通常利用层转移技术来形成，如共同转让给加利福尼亚州圣何塞市的Silicon Genesis公司的美国专利第6,013,563号(“Henley等人”)中描述的，其内容通过引用结合于此。Henley等人叙述了用于制造多层衬底的可控分离工艺。这种键合衬底包括通常称为SOI的绝缘体上的硅以及其它。虽然在制造衬底上已有很多改进，但还有应克服的某些限制。在说明书全文中描述了这些限制且下文中更为具体。
如上所述，可看出用于制造多层晶片的改进的技术是非常令人期望的。
发明内容
根据本发明，提供了用于衬底的制造技术。更具体而言，本发明提供一种技术，它包括利用例如用于半导体集成电路制造的注入技术在键合的衬底之间形成导电区的方法和装置。但将认识到本发明具有更宽的应用范围，它还可应用到用于多层集成电路器件以及集成半导体器件、光子器件、压电器件、微机电系统(“MEMS”)、传感器、执行器、太阳能电池、平板显示器(例如，LCD、AMLCD)、生物和生物医学器件等的三维封装的其它衬底。
在具体的实施例中，本发明提供了用于形成多层衬底(例如，硅-硅)的工艺。该工艺包括提供第一衬底，它具有一层将去除的材料。在具体的实施例中，材料的厚度可以是约8000埃或更大。该层将去除的材料包括第一表面区。工艺包括将第一衬底的第一表面区与第二衬底的第二表面区接合，以便在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区。较佳的是，根据具体的实施例，可利用带有绝缘层等的键合工艺来形成接合。或者，根据具体的实施例界面区可没有绝缘材料但具有电阻特性。该工艺包括从第一衬底去除一层材料同时保留第一衬底的第一表面区和第二衬底的第二表面区的粘接。较佳的是，该层材料可利用层转移工艺或类似的工艺来去除。在较佳的实施例中，根据具体的实施例，粒子是导电的或者还可具有其它特性，以便于第一表面区和第二表面区之间的电接触或耦合。
在具体的实施例中，该方法形成覆盖一层材料的表面区的掩模层，以便于形成该层材料的一部分暴露区。该方法将粒子注入到暴露区中并穿过一部分界面区以在这一部分界面区附近形成粒子区域使该部分的一层材料耦合到第二衬底。在具体的实施例中，该方法导致至少包括暴露区和该层材料部分的注入区的形成。该方法还至少使注入区进行至少热处理工艺以使注入区结晶化。
在另一个具体的实施例中，本发明提供了部分完成的多层衬底，例如硅-硅。该衬底具有由第一衬底所构成的的一层材料。该层材料包括第一表面区。该衬底还具有第二衬底，它具有第二表面区。较佳的是，一层材料的第一表面区接合到第二衬底的第二表面区。衬底具有形成于一层材料的第一表面区和第二衬底的第二表面区之间的界面区。将多个粒子注入到该层材料部分和界面区部分内，以将该层材料部分电耦合到第二衬底部分。
通过本发明可实现优于常规技术的很多优点。例如，本技术提供了依靠传统技术的易于使用的工艺。在一些实施例中，该方法提供较高的器件成品率。另外，该方法提供了可在不对传统的设备和工艺进行实质修改的情况下与传统的工艺技术相兼容的工艺。较佳的是，本发明提供了用于先进的集成电路器件的改进的工艺集成。另外，该工艺提供包括在第一和第二衬底之间的电耦合的多层衬底结构。在具体的实施例中，本发明的方法和结构还可减少两衬底构件之间的界面区处的键合空洞。键合空洞的减少可通过将一个或多个注入粒子粘接到H/H2原子上来实现，这通过作为例子的现有氢处理工艺得到，H/H2原子可能出现在界面区并可促使界面区中这种空洞的形成。取决于实施例，可实现这些优点中的一个或多个。在本说明书全文中将详细描述这些和其它优点且下文更加具体。
参考详细的描述和附图将更全面的理解本发明的各种另外的目的、特征和优点。
附图说明
图1是示出根据本发明的一个实施例用于形成多层衬底结构的方法的示意图；
图2是根据本发明的一个实施例适用于多层衬底的电阻与注入深度的关系的简化曲线；
图3是根据本发明的另一个实施例的多层衬底结构的简图；
图4到6是示出根据本发明的另一个实施例用于形成多层衬底的另一种方法的示意图。
图7到8是示出根据本发明的实施例用于形成多层衬底结构的另一种方法的示意图。
具体实施方式
根据本发明，提供了用于衬底制造的技术。更具体地说，本发明提供一种技术，它包括利用例如用于半导体集成电路制造的注入技术在键合衬底之间形成导电区的方法和装置。但将认识到本发明具有更宽的应用范围；它还可应用到用于多层集成电路器件以及集成半导体器件、光子器件、压电器件、微机电系统(“MEMS”)、传感器、执行器、太阳能电池、平板显示器(例如，LCD、AMLCD)、生物和生物医学器件等的三维封装的其它衬底。
根据本发明的实施例用于制造键合衬底的方法可概括如下：
1.制备第一衬底，它具有一层将去除的材料；
2.将第一衬底的第一表面区接合到第二衬底的第二表面区；
3.在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区；
4.从第一衬底去除一层材料同时保留第一衬底的第一表面区和第二衬底的第二表面区的粘接；
5.经由界面区注入粒子以界面区附近形成粒子区以将该层材料电耦合到第二衬底；
6.处理所键合的衬底结构；
7.在一层材料上形成集成电路器件结构；以及
8.根据需要，进行其它步骤。
以上顺序的步骤提供了用于制造根据本发明的实施例的衬底的方法。如上所示，该方法采用了包括利用注入技术在键合衬底区之间形成导电层的方法的步骤组合。当然，也可提供其它选择，其中可增加步骤，去除了一步或多步步骤，或者在不背离本文所附的权利要求书所述范围的情况下以不同的顺序设置一步或多步步骤。本方法的其它细节可在说明书全文中发现且下面更具体。
图1是图示说明根据本发明的实施例用于形成多层衬底的方法的示意图100。该图仅仅只是一个例子，它不应过度地限制本文所附的权利要求的范围。本领域的普通技术人员可认识到很多变体、修改和选择。在具体的实施例中，本发明提供用于形成衬底结构上的例如，硅-硅、锗-硅、III/V族材料等多层衬底的工艺。该工艺包括提供第一衬底，它具有一层将去除的材料105。将去除的该层材料包括第一表面区。在具体的实施例中，该层材料可以是硅、锗、III/V族材料以及其它。取决于实施例，硅衬底结构具有{100}面、{110}面或{111}面的主晶面。
该工艺包括将第一衬底的第一表面区接合到第二衬底101的第二表面区。取决于实施例，第二衬底可由诸如第一衬底的材料以及其它材料等多种材料形成。在具体的实施例中，第二衬底是具有{100}面、{110}面或{111}面的主晶面的硅材料。较佳的是，接合是利用键合工艺来实现的，键合工艺可包括清洗工艺和/或等离子活化工艺以促进低温键合。清洗工艺包括等离子活化清洗和/或其它处理技术。这种技术的一个例子可在美国专利第6,645,828号中发现，该专利共同转让给SiliconGenesis公司，因此通过引用结合于此。在一个较佳的实施例中，接合工艺在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区107。在具体的实施例中，根据具体的实施例，界面区可包括诸如氧化物或氧化硅之类的绝缘材料。取决于实施例，也可使用诸如胶合层、金属层等其它类型的界面。根据具体的实施例，利用氧化物绝缘层和硅衬底，可形成绝缘层上的硅结构。该工艺包括由第一衬底所构成的将去除的一层材料同时保留第一衬底的第一表面区到第二衬底的第二表面区的粘接。在较佳的实施例中，用于形成键合衬底结构的方法是称为“层转移”工艺，如以上Henley等人所述的、法国SA的Soitec所提出的通常称为Smart-CutTM、这些的任意组合等。当然，本领域的技术人员可认识到其它变体、修改和选择。
在具体的实施例中，该工艺穿过界面区注入粒子103以在界面区附近形成粒子区。在较佳的实施例中，注入可穿过该层材料、穿过界面区并穿过第二衬底部分来实现。在具体的实施例中，粒子可以是导电的和/或呈现其它特性以促进该层材料与第二衬底之间的电耦合。较佳的是，根据具体的实施例，粒子可包括选自硼、砷、磷和硅的杂质粒子。在具体的例子中，取决于实施例，粒子也可以是硅(例如，硅离子)、锗(例如，锗离子)、其它半导体和/或金属。在具体的实施例中，粒子可包括约1018粒子/cm3的浓度，和根据应用或多或少。根据以下附图可发现电耦合的某些细节。
图2是适用根据本发明的实施例的多层衬底的电阻与注入深度的关系的简化曲线200。该图仅仅是一个例子，它不应过度地限制本文所附的权利要求的范围。本领域的技术人员将认识到很多变体、修改和选择。如图所示，垂直轴201表示电阻率201，它相对水平轴205上的注入深度来绘制。参考图1，根据具体的实施例，深度在z-方向上从键合衬底结构的表面区向键合衬底的中心区来测量，该方向与表面区是垂直的。如图所示，根据具体的实施例，电阻率包括对于注入前的情况的峰209和对于注入后的情况的下降峰211。根据具体的实施例，穿过界面区的下降峰或基本连续的电导率，促进第一衬底的一层材料和一部分第二衬底之间的电耦合和/或电导率。本发明的其它实施例中可在说明书全文中发现且下文更具体。
在具体的实施例中，该工艺进行键合衬底结构的处理。根据具体的实施例，处理可包括热退火以去除在注入界面区中的任何缺陷。热处理可通过炉子、快速热退火或它们的任意组合来提供。根据较佳的实施例，该工艺可在一层材料上形成了集成电路元件和器件。当然，本领域的普通技术人员可认识到很多变体、修改和选择。
在另一个具体的实施例中，本发明提供用于形成例如硅-硅的多层衬底的工艺，概括如下：
1.提供第一衬底，它具有一层将去除的材料；
2.将第一衬底的第一表面区接合到第二衬底的第二表面区；
3.在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区；
4.从第一衬底去除该层材料同时保留第一衬底的第一表面区到第二衬底的第二表面区的粘接；
5.以空腔的方式穿过第一衬底的第一表面区和第二衬底的第二表面区之间的界面区形成多个开口；
6.用导电材料填充开口中的一个或多个以将该层材料电耦合到第二衬底；以及
7.任选地，向界面区注入粒子以便于该层材料和第二衬底之间的电耦合；
8.处理键合衬底结构。
9.在该层材料上形成集成电路器件；以及，
10.根据需要，进行其它步骤。
以上顺序的步骤提供了根据本发明的实施例用于制造衬底的方法。如图所示，该方法采用包括利用导电塞区和任选的注入技术在键合衬底区之间形成导电层的方法的步骤组合。当然，也可提供其它选择，其中可增加步骤，去除一步或多步步骤，或者在不背离本文所附的权利要求书的范围的情况下以不同的顺序设置一步或多步步骤。本方法的其它细节可在说明书全文中发现且下文更具体。
图3是根据本发明另一个实施例的多层结构300的示意图。该图仅仅是一个例子，它不应过度地限制本文所附的权利要求的范围。本领域的普通技术人员可认识到很多变体、修改和选择。在另一个具体的实施例中，本发明提供了用于形成衬底结构上的诸如硅-硅、锗-硅、III/V族材料等多层衬底的工艺。该工艺包括提供第一衬底，它具有一层将去除的材料。该层将去除的材料包括第一表面区。在具体的实施例中，该层材料可以是硅、锗、III/V族材料以及其它。取决于实施例，硅衬底结构具有{100}面、{110}面或{111}面的主晶面。
根据具体的实施例，该工艺包括将第一衬底的第一表面区接合到第二衬底的第二表面区。取决于实施例，第二衬底可由诸如第一衬底的材料以及其它材料等各种材料形成。在具体的实施例中，第二衬底是具有{100}面、{110}面或{111}面的主晶面的硅材料。较佳的是，接合利用键合工艺来形成，键合工艺可包括清洗工艺和/或等离子活化工艺以促进在低温键合。清洗工艺包括等离子活化清洗和/或其它处理技术。这种技术的一个例子可在美国专利第6,645,828号中发现，该专利共同转让给Silicon Genesis公司，因此通过引用结合于此。在一个较佳的实施例中，接合工艺在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区。该工艺包括从第一衬底去除一层材料同时保留第一衬底的第一表面区到第二衬底第二衬底的第二表面区的粘接。在较佳的实施例中，用于形成键合衬底结构的方法是称为“层转移”工艺，如以上Henley等人所述的、法国SA的Soitec通常称为Smart-CutTM等。当然，本领域的技术人员可认识到其它变体、修改和选择。
在较佳的实施例中，该工艺以空腔的方式穿过第一衬底的第一表面区和第二衬底的第二表面区之间的界面区形成多个开口307。该工艺还用导电材料305填充开口中的一个或多个以将该层材料电耦合到第二衬底。导电材料可包括金属、掺杂半导体材料、这些的任意组合以及其它，包括多层材料等。导电结构可类似于传统器件中用作互连等的通孔结构。如图所示，导电材料将该层材料与第二衬底互连。同样如图所示，导电材料可在阱结构中形成。导电材料填充整个开口以将两衬底结构电和物理连接起来。当然，本领域的技术人员可认识到很多变体、修改和选择。
在具体的实施例中，该工艺进行键合衬底结构的处理。根据具体的实施例，处理可包括热退火以去除注入界面区中的任何缺陷。热处理可通过炉子、快速热退火或它们的任意组合来提供。根据较佳的实施例，该工艺在该层材料上形成了集成电路元件和器件。当然，本领域的普通技术人员可认识到很多变体、修改和选择。
在另一个具体的实施例中，本发明提供用于形成例如硅-硅的多层衬底的工艺，概括如下：
1.提供第一衬底，它具有一层将去除的材料；
2.将第一衬底的第一表面区接合到第二衬底的第二表面区；
3.在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区；
4.从第一衬底去除该层材料同时保留第一衬底的第一表面区到第二衬底的第二表面区的粘接；
5.以空腔的方式穿过第一衬底的第一表面区和第二衬底的第二表面区之间的界面区形成多个开口；
6.用导电材料填充开口中的一个或多个以将该层材料电耦合到第二衬底；
7.任选地，向界面区注入粒子以同样促进该层材料和第二衬底之间的电耦合；
8.利用一部分界面区作为阻挡层去除一部分该层材料；
9.选择地去除一部分界面区附近内的一部分阻挡层以暴露下面的一部分第二衬底；以及
10.在暴露的一部分第二衬底上形成外延层；
11.在该层材料和外延层上形成集成电路器件；以及
12.根据需要，进行其它步骤。
以上顺序的步骤提供了根据本发明实施例用于制造衬底的方法。如图所示，该方法采用包括任选的注入技术利用导电塞区在键合衬底区之间形成导电层和形成覆盖在一部分第二衬底上的外延层的方法的步骤组合。当然，也可提供其它选择，其中可增加一些步骤，去除了一步或多步步骤，或者在不背离本文所附的权利要求书的范围的情况下以不同的顺序来设置一步或多步步骤。本方法的其它细节可在说明书全文中发现且下文更具体。
图4到6是简图400，它们示出了根据本发明的另一个实施例用于形成多层衬底结构的方法。该图仅仅是一个例子，它不应过度地限制此处的权利要求的范围。本领域的普通技术人员可认识到很多变体、修改和选择。在另一个具体的实施例中，本发明提供了用于形成衬底结构上的诸如硅-硅、锗-硅、III/V族材料、硅或其它材料上的硅锗、绝缘体上的碳化硅、GaN多层结构、这些的组合以及其它等多层衬底的另一种工艺。该工艺包括提供第一衬底，它具有一层将去除的材料。该层将去除的材料包括第一表面区。在具体的实施例中，该层材料可以是硅、锗、III/V族材料以及其它。取决于实施例，硅衬底结构具有{100}面、{110}面或{111}面的主晶面。
根据具体的实施例，该工艺包括将第一衬底的第一表面区接合到第二衬底的第二表面区。取决于实施例，第二衬底可由诸如第一衬底的材料以及其它材料之类的各种材料形成。在具体的实施例中，第二衬底是具有{100}面、{110}面或{111}面的主晶面的硅材料。较佳的是，接合利用键合工艺来形成，键合工艺可包括清洗工艺和/或等离子活化工艺以促进在低温键合。清洗工艺包括等离子活化清洗和/或其它处理技术。这种技术的一个例子可在美国专利第6,645,828号中发现，该专利共同转让给Silicon Genesis公司，因此通过引用结合于此。在较佳的实施例中，接合工艺在第一衬底的第一表面区和第二衬底的第二表面区之间形成界面区。该工艺包括从第一衬底去除一层材料同时保留第一衬底的第一表面区到第二衬底第二衬底的第二表面区的粘接。在较佳的实施例中，用于形成键合衬底结构的方法是称为“层转移”工艺，如以上Henley等人所述的、法国Soitec SA通常称为Smart-CutTM等。当然，本领域的技术人员可认识到其它变体、修改和选择。
在较佳的实施例中，该工艺以空腔的方式穿过第一衬底的第一表面区和第二衬底的第二表面区之间的界面区形成多个开口307。该工艺还用导电材料305填充开口中的一个或多个以将该层材料电耦合到第二衬底。导电材料可包括金属、掺杂半导体材料、这些的任意组合以及其它，包括多层材料等。导电结构可类似于在传统器件中用作互连等的通孔结构。如图所示，导电材料将该层材料与第二衬底互连。同样如图所示，导电材料可在阱结构中形成。导电材料填充整个开口以将两衬底结构电和物理连接起来。当然，本领域的技术人员可认识到很多变体、修改和选择。
参考图4，根据具体的实施例，该方法形成覆盖键合衬底结构中的该层材料的掩模结构401。如所示，该层材料包括暴露区403。暴露区可以是硅支承材料，它可利用蚀刻类型选择地蚀刻。根据具体的实施例，暴露区是一部分该层材料。根据具体的实施例，通常是绝缘材料(例如，氧化物)的界面区405可用作停止层。如图所示，根据具体的实施例，沟槽区通过去除一部分该层材料在该层材料内形成。
如图5所示，该方法选择性地去除绝缘层。绝缘层的选择性地去除暴露了硅支承材料501，它基本没有任何缺陷。在较佳的实施例中，选择性的去除利用包括湿法蚀刻类型等选择性的蚀刻剂来形成。仅作为一个例子，取决于应用，可使用诸如氢氟酸(HF)、缓冲氢氟酸(BHF)、缓冲氧化物蚀刻(BOE)和其它等基于氟的化学物质。由于选择性的去除工艺第二衬底的暴露部分基本没有任何损伤，选择性的去除工艺通常是湿法蚀刻或诸如等离子体等选择性的干法蚀刻。参考图6，该方法形成覆盖以暴露的第二衬底区的外延层601。与一层材料{110}相比外延层可以具有诸如{100}之类的硅的不同晶格取向。外延层可利用诸如在原地掺杂等掺杂工艺来形成。在具体的实施例中，外延层是单晶硅结构。如图所示，NMOS器件可在硅、锗或其它类型的外延层上形成，而PMOS器件可在一层材料上形成。当然，本领域的技术人员可认识到很多变体、选择和修改。以下描述了根据本发明的实施例的方法和所得结构的其它细节。
图7和8是示出根据本发明实施例用于形成多层衬底结构的另一种方法的简图。这些图仅仅是例子且不应过度地限制本文所附的权力要求的范围。本领域的技术人员可认识到很多变体、选择和修改。如形成外延层的另一种方法(上文已经描述)作为包括注入粒子711的工艺示出以形成注入区707。在具体的实施例中，穿过掩模层705的开口提供粒子。在具体的实施例中，粒子可包括硅、锗、砷本文描述的任何其它种类以及其它。
在具体的实施例中，根据具体的实施例，掩模层705可以是光刻层和/或硬掩模。根据具体的实施例，硬掩模的一个例子是氮化硅层和/或氧化层。值得注意的是，取决于具体的实施例，掩模层也可是包括单层和多层结构的光刻层。掩模层覆盖根据具体的实施例的已分开或层转移的一层材料703来形成。一层材料覆盖衬底材料701，这先前已经描述了。在具体的实施例中，该层材料可包括单晶硅和其它材料。当然，可有其它变体、修改和选择。
在具体的实施例中，注入区707包括一部分一层材料以及在该层材料和下面的衬底材料之间界面708的附近内的区域。在具体的实施例中，注入区变成非晶态区和/或呈现其它特性。即，根据具体的实施例，注入区可具有非晶态特性，它也可包括其它特性，但主要是非晶态。如图7所示，注入区定义了新的取向。
参考图8，根据具体的实施例，该方法包括热处理工艺803。热处理工艺可通过诸如炉工艺、快速热退火和/或其它工艺等适当的技术来提供。当然，可有其它的变体修改和选择。
在一个具体的实施例中，热处理工艺可用于在注入区结晶和/或再生长晶体。如图所示，根据具体的实施例，结晶材料可以是与具有{100}晶格取向的第二衬底相同类型。根据具体的实施例，对于硅材料热退火可在从约600℃到约1250℃的温度范围内发生。
退火可在相同或不同的条件下进行单退火或多个周期退火。例如，一个退火周期可用于再结晶，而另一个退火周期用于去除缺陷。根据本发明的一个实施例，再结晶退火周期可在650-800℃下进行，而去除缺陷的退火周期可在1000-1250℃下进行。
根据具体的实施例，退火可在真空和/或大气压力下持续。退火也可在真空环境、惰性环境(例如，包括氩和/或氮)、含氢环境、合成气体(例如，含氢/氩或其它类似的混合物)以及含诸如H和HCl之类的蚀刻气体的环境中持续。退火可在去除光刻层或硬掩模之前或之后开始。退火也可在氧化环境中进行以在暴露表面生长氧化物。退火可结合美国专利第6,103,599号中描述的工艺进行，其内容通过引用结合于此。当表面以沉积的氧化物或其它钝化层覆盖时退火热处理可进行完毕。当然，可有其它的变体、修改和选择。
在具体的实施例中，该工艺进行键合衬底结构的处理。根据具体的实施例处理可包括热退火以去除注入界面区中的任何缺陷。热处理可通过炉子、快速热退火或它们的任意组合来提供。根据较佳的实施例该工艺在一层材料上形成了集成电路元件和器件。当然，本领域的普通技术人员可认识到很多变体、修改和选择。
以上顺序的步骤提供了根据本发明实施例用于制造衬底的方法。如图所示，该方法采用包括任选的注入技术利用导电塞区在键合衬底区之间形成导电层的和形成覆盖在一部分第二衬底上的外延层方法的步骤的组合。当然，也可提供其它选择，其中增加一些步骤，去除了一步或多步步骤，或者在不背离本文所附权利要求书的范围的情况下以不同的顺序设置一步或多步步骤。
虽然上文根据具体的实施例示出，但可有其它的变体、修改和选择。例如，根据具体的实施例，该层材料可以是应变材料。即，根据具体的实施例，应变材料可以是双轴或单轴。另外，根据具体的实施例，应变材料是可图形化和/或完整的。取决于实施例，应变材料可利用MOS器件的源/漏区的蚀刻区中的硅锗图形化应变工艺来形成。结合或作为选择，应变材料可通过在以Francois J.Henley等人的名义的“Method and System for Lattice Space Engineering”(代理案卷号018419-016410PC)并于2005年4月12日提交的PCT申请第PCT/US05/12410号以及以Francois J.Henley的名义的“A Method for Frabricating Semiconductor DeviceUsing Strained Silicon Bearing Materials”(代理案卷号018419-012110PC)并于2004年11月18日提交的PCT申请第PCT/US04/38616号中描述的应变技术来形成，这两篇申请各自共同转让，并通过引用结合于此。当然，可有其它的变体、修改和选择。
也应理解本文描述的例子和实施例仅用于说明的目的，并且本领域的技术人员将联想到根据它的各种修改或变化并且包含本申请的精神和范围以及所附权利要求的范围内。

Claims (33)

1.一种用于形成多层衬底的工艺，所述工艺包括：
设置第一衬底，所述第一衬底包括将去除的一层材料，所述将去除的一层材料包括第一表面区；
将所述第一衬底的第一表面区接合到第二衬底的第二表面区，以形成在所述第一衬底的第一表面区与所述第二衬底的第二表面区之间的界面区；
从所述第一衬底去除所述一层材料，同时保持所述第一衬底的第一表面区和所述第二衬底的第二表面区的粘接；
形成覆盖所述一层材料的表面区的掩模层以形成一部分所述一层材料的暴露区；
将粒子注入所述暴露区并穿过部分界面区以在所述部分界面区附近内形成导电粒子区，从而将所述一层材料的所述部分耦合到所述第二衬底以形成至少包括所述暴露区和所述部分界面区的注入区；以及
至少对所述注入区进行热处理工艺以使注入区结晶。
2.如权利要求1所述的工艺，其特征在于，所述粒子在所述界面区的附近具有导电特性。
3.如权利要求1所述的工艺，其特征在于，所述粒子包括掺杂粒子。
4.如权利要求3所述的工艺，其特征在于，所述掺杂粒子选自硼、砷或磷。
5.如权利要求1所述的工艺，其特征在于，所述第一衬底是硅晶片。
6.如权利要求5所述的工艺，其特征在于，所述硅晶片由主晶面为{100}面来表征。
7.如权利要求5所述的工艺，其特征在于，所述硅晶片由主晶面为{110}面来表征。
8.如权利要求5所述的工艺，其特征在于，所述硅晶片由主晶面为{111}面来表征。
9.如权利要求1所述的工艺，其特征在于，所述粒子区具有约1018原子/cm3或更高的浓度。
10.如权利要求1所述的工艺，其特征在于，所述接合包括将所述第一表面区与所述第二表面区相键合。
11.如权利要求1所述的工艺，其特征在于，所述接合包括至少所述第一表面区和所述第二表面区的等离子活化处理。
12.如权利要求1所述的工艺，其特征在于，所述接合包括利用氧化物材料将所述第一表面区与所述第二表面区相键合。
13.如权利要求1所述的工艺，其特征在于，所述界面区由绝缘材料表征。
14.如权利要求1所述的工艺，其特征在于，所述粒子区将所述界面区从绝缘特性改变为导电特性。
15.如权利要求1所述的工艺，其特征在于，所述注入利用高能注入机来提供。
16.如权利要求1所述的工艺，其特征在于，所述界面区包括二氧化硅材料。
17.如权利要求1所述的工艺，其特征在于，所述注入在所述一层材料和一部分所述第二衬底中形成阱区。
18.如权利要求1所述的工艺，其特征在于，还包括穿过界面区形成多个通孔结构以将所述一层材料电连接到一部分所述第二衬底。
19.如权利要求1所述的工艺，其特征在于，还包括穿过所述一层材料注入第二粒子以在所述一层材料中形成阱区。
20.如权利要求1所述的工艺，其特征在于，所述一层材料具有8000埃或小于8000埃的厚度。
21.如权利要求1所述的工艺，其特征在于，所述第一衬底包括硅晶片，所述硅晶片由第一晶格取向表征，其中使注入区结晶形成结晶部分，所述结晶部分由第二晶格取向表征。
22.如权利要求21所述的工艺，其特征在于，所述第一晶格取向的主晶面为{110}面，而所述第二晶格取向的主晶面为{100}面。
23.如权利要求1所述的工艺，其特征在于，所述粒子的注入穿过所述一部分一层材料及一部分所述第一表面区和一部分所述第二表面区。
24.如权利要求1所述的工艺，其特征在于，所述粒子具有导电性质以提供所述一层材料和一部分所述第二衬底之间的电连接。
25.如权利要求1所述的工艺，其特征在于，所述粒子包括多个硅离子或多个锗离子。
26.如权利要求1所述的工艺，其特征在于，其中使注入区结晶形成结晶部分，所述结晶部分具有预定类型的晶格取向的特性，所述预定类型是所述第二衬底的晶格取向。
27.一种部分完成的多层衬底，它包括：
由第一衬底构成的一层材料，所述一层材料包括第一表面区；
具有第二表面区的第二衬底，所述一层材料的第一表面区与所述第二衬底的第二表面区接合；
在所述一层材料的第一表面区和所述第二衬底的第二表面区之间形成的界面区；以及
在一部分所述一层材料和一部分所述界面区内注入的多个粒子，以使一部分所述一层材料电耦合到一部分所述第二衬底。
28.如权利要求27所述的多层衬底，其特征在于，所述第一衬底包括硅材料。
29.如权利要求27所述的多层衬底，其特征在于，所述第二衬底包括硅材料。
30.如权利要求27所述的多层衬底，其特征在于，所述多个粒子包括导电材料。
31.如权利要求27所述的多层衬底，其特征在于，所述多个粒子为至少1018粒子/cm3。
32.如权利要求27所述的多层衬底，其特征在于，所述一部分一层材料中的粒子导致所述一部分一层材料中的非晶态特性。
33.如权利要求32所述的多层衬底，其特征在于，所述一部分一层材料从非晶态特性转换为结晶特性。
CN2006101629001A 2005-11-30 2006-11-29 用于注入键合衬底以便导电的方法和结构 Expired - Fee Related CN1992173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/292,395 US7399680B2 (en) 2004-11-24 2005-11-30 Method and structure for implanting bonded substrates for electrical conductivity
US11/292,395 2005-11-30

Publications (2)

Publication Number Publication Date
CN1992173A CN1992173A (zh) 2007-07-04
CN1992173B true CN1992173B (zh) 2010-04-21

Family

ID=38214327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101629001A Expired - Fee Related CN1992173B (zh) 2005-11-30 2006-11-29 用于注入键合衬底以便导电的方法和结构

Country Status (3)

Country Link
KR (1) KR100853580B1 (zh)
CN (1) CN1992173B (zh)
TW (1) TWI447785B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
KR101319252B1 (ko) * 2012-03-06 2013-10-23 (주) 이피웍스 반도체 기판의 관통 실리콘 비아 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
CN1347146A (zh) * 2000-09-28 2002-05-01 日本电气株式会社 具有绝缘体上硅结构的半导体器件及其制造方法
US6506664B1 (en) * 1999-04-02 2003-01-14 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841197A (en) 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US6506664B1 (en) * 1999-04-02 2003-01-14 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
CN1347146A (zh) * 2000-09-28 2002-05-01 日本电气株式会社 具有绝缘体上硅结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20070057044A (ko) 2007-06-04
KR100853580B1 (ko) 2008-08-21
CN1992173A (zh) 2007-07-04
TWI447785B (zh) 2014-08-01
TW200802556A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
US12557611B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
US7629666B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN110352484B (zh) 高电阻率绝缘体上硅结构及其制造方法
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
CN110178211B (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN101425521B (zh) Soi衬底及其制造方法
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
US6534381B2 (en) Method for fabricating multi-layered substrates
CN100389477C (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
US20020086463A1 (en) Means for forming SOI
US20180138080A1 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
US12211686B2 (en) Methods of forming SOI substrates
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
EP4546405A2 (en) CHARGE TRAPPING OF POLYCRYSTALLINE SILICON FILMS ON SILICON SUBSTRATES WITH CONTROLLABLE FILM STRESS
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US10468294B2 (en) High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
TWI450366B (zh) Semiconductor substrate manufacturing method
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN1992173B (zh) 用于注入键合衬底以便导电的方法和结构
JP5038723B2 (ja) 半導体基板およびその製造方法
RU2860729C1 (ru) Способ создания структуры кремний-на-изоляторе, используя имплантацию ионов гелия
KR20080055409A (ko) 시드층의 건식 식각을 이용한 ｓｓｏｉ 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421