CS204171B1

CS204171B1 - Connection of the rotection against the overload of the integrated atabilizer of the d.c. current

Info

Publication number: CS204171B1
Application number: CS777077A
Authority: CS
Inventors: Arnold Kafka
Original assignee: Arnold Kafka
Priority date: 1977-11-24
Filing date: 1977-11-24
Publication date: 1981-03-31

Description

Vynález se týká zapojení ochrany proti přetížení integrovaného stabilizátoru stejnosměrného napětí, u něhož třetí svorka, tj. neinvertující vstup, a čtvrtá svorka, tj. referenční napětí, jsou spojeny buď přímo, nebo přes odpor, pátá svorka (zem—) je spojena s nulovou svorkou zdroje a stabilizátoru, mezi druhou svorkou, tj. invertujícím vstupem] a devátou svorkou, tj. kmitočtová kompenzace), je zapojen kondenzátor, druhá svorka je také spojena se středem odporového děliče, sestávajícího ze dvou odporů a připojeného svými konci mezi kladnou výstupní svorku a nulovou svorku stabilizátoru napětí, osmá svorka, tj. vstupní nestabilizované napětí, a sedmá svorka, tj. napájení výstupního tranzistoru, jsou navzájem spojeny a připojeny ke kladné vstupní svorce zdroje, šestá svorka, tj. výstupní stabilizované napětí, a desátá svorka, tj. proudové omezení, jsou spojeny a připojeny ke kladné výstupní svorce stabilizátoru a první svorka, tj. proudová kontrola, je rovněž zapojena ke kladné výstupní svorce stabilizátoru.The invention relates to the overload protection of an integrated DC voltage stabilizer in which the third terminal, i.e. the non-inverting input, and the fourth terminal, i.e. the reference voltage, are connected either directly or via a resistor. a capacitor is connected between the second terminal, ie the inverting input] and the ninth terminal, ie the frequency compensation), the second terminal is also connected to the center of the resistive divider consisting of two resistors and connected between its positive output terminal and the voltage stabilizer zero terminal, the eighth terminal, i.e., the input unstabilized voltage, and the seventh terminal, ie, the output of the transistor, are connected to each other and connected to the positive input terminal of the power supply; current limits are connected and connected to the positive output terminal stab The first terminal, i.e. the current control, is also connected to the positive output terminal of the stabilizer.

U známého zapojení ochrany proti přetížení integrovaného stabilizátoru stejnosměrného napětí, obr. 1, je mezi paralelně spojenou šestou svorkou a desátou svorkou a kladnou výstupní svorkou stabilizátoru zapojen první odpor.In the known overload protection of the integrated DC voltage stabilizer, FIG. 1, a first resistor is connected between the parallel connected sixth terminal and the tenth terminal and the positive output terminal of the stabilizer.

Tato ochrana je však v případě vyšších výstupních napětí značně neekonomická, neboť při zkratu leží na regulačním tranizstoru plné napájecí napětí a prochází jím maximální proud. Aby se regulační prvek, případně integrovaný stabilizátor, nezničil při trvalém zkratu, je tedy nutné při použití tohoto způsobu ochrany dimenzovat stabilizátor na několikrát vyšší výkon, než který může nastat v provozu při plném zatížení.However, this protection is considerably uneconomical in the case of higher output voltages, since in the event of a short circuit, the full supply voltage lies on the control transistor and the maximum current passes through it. In order to prevent the control element or the integrated stabilizer from being destroyed in the event of a permanent short-circuit, it is therefore necessary, when using this type of protection, to design the stabilizer several times higher than that which can occur in full load operation.

U dalšího známého zapojení ochrany proti přetížení integrovaného stabilizátoru stejnosměrného napětí, obr. 2, je desátá svorka (proudové omezení) spojena se středem dalšího odporového děliče sestávajícího ze dvou odporů, které jsou svými konci připojeny mezi kladnou výstupní svorku a nulovou výstupní svorku stabilizátoru napětí.In a further known overload protection of the integrated DC voltage stabilizer, FIG. 2, the tenth terminal (current limitation) is connected to the center of another resistive divider consisting of two resistors that are connected at their ends between the positive output terminal and the zero voltage stabilizer output terminal.

U tohoto zapojení se sice při zkratu částečně zmenšuje zkratový proud, takže regulační tranzistor není výkonově namáhán tak, jako v případě prostého omezení, avšak zapojení je opět neekonomické, neboť je potřeba stanovit hodnotu prvního odporu tak velikou, aby úbytek na něm v případě funkce ochrany přemohl o 0,7 V protinapětí dané děličem dvou odporů připojených mezi nulovou a šestou svorku stabilizátoruWith this circuit, the short-circuit current is partially reduced in the event of a short circuit, so that the control transistor is not subject to the power load as in the case of a simple limitation, but the circuit is uneconomical again. with a 0.7 V counter voltage given by the divider of two resistors connected between the zero and sixth stabilizer terminals

204Í71 napětí. Výkon se tedy v tomto případě spotřebovává zbytečně v prvním odporu i při běžné funkci a je nutné též o úbytek prvního odporu volit vyšší napájecí napětí. Mimoto může protinapětí na odporovém děliči při provozu naprázdno ohrozit přechod báze — emitor vnitrního tranzistoru připojeného k první svorce a desáté svorce integrovaného obvodu.Voltage. In this case, the power is wasted in the first resistor, even in normal operation, and it is also necessary to select a higher supply voltage by the loss of the first resistor. In addition, the open-circuit counter-voltage across the resistive divider can compromise the base-emitter transition of the internal transistor connected to the first terminal and the tenth terminal of the integrated circuit.

Uvedené nevýhody odstraňuje zapojení ochrany proti přetížení integrovaného stabilizátoru stejnosměrného napětí, u něhož třetí svorka, tj. neinvertující vstup) a čtvrtá svorka, tj. referenční napětí, jsou spojeny buď přímo, nebo přes odpor, pátá svorka (zem—) je spojena s nulovou svorkou zdroje a stabilizátoru, mezi druhou svorkou, tj. invertující vstup, a devátou svorkou, tj. kmitočtová kompenzace, je zapojen kondenzátor, druhá svorka je také spojena se středem odporového děliče sestávajícího ze dvou odporů a připojeného svými konci mezi kladnou výstupní svorku a nulovou svorku stabilizátoru napětí, osmá svorka, tj. vstupní nestabilizované napětí, sedmá svorka, tj. napájení výstupního tranzistoru, jsou navzájem spojeny a připojeny ke kladné vstupní svorce zdroje přes první odpor, k němuž je paralelně připojena dráha báze a emitoru ochranného tranzistoru, šestá svorka, tj. výstupní stabilizované napětí, a desátá svorka, tj. proudové omezení, jsou spojeny a připojeny ke kladné výstupní svorce stabilizátoru a první svorka, tj. proudová kontrola, je rovněž zapojena ke kladné výstupní svorce stabilizátoru, kolektor ochranného tranzistoru je připojen jednak přes šestý odpor ke společné nulové svorce zdroje nulového až záporného napětí a stabilizátoru napětí podle vynálezu, jehož podstata spočívá v tom, že kolektor ochranného tranzistoru je dále připojen jednak přes druhý odpor k desáté svorce, tj. proudové omezení stabilizátoru napětí a jednak pres první kondenzátor k výstupní svorce zdroje nulového až záporného napětí a mezi první svorku proudové kontroly a kladnou výstupní svorku stabilizátoru napětí je zapojena dioda, jejíž anoda je připojena k první svorce.These disadvantages are eliminated by the overload protection of the integrated DC voltage stabilizer where the third terminal, ie the non-inverting input) and the fourth terminal, ie the reference voltage, are connected either directly or via a resistor, the fifth terminal (ground—) is connected to zero. a capacitor is connected between the source terminal and the stabilizer, between the second terminal, i.e. the inverting input, and the ninth terminal, i.e. the frequency compensation, the second terminal is also connected to the center of the resistive divider consisting of two resistors the voltage stabilizer terminal, the eighth terminal, i.e. the input unstabilized voltage, the seventh terminal, i.e. the power supply of the output transistor, are connected to each other and connected to the positive input terminal of the power supply via a first resistor connected in parallel to the base and emitter path; output stabilized voltage The third terminal, ie the current limitation, is connected and connected to the positive output terminal of the stabilizer, and the first terminal, ie the current control, is also connected to the positive output terminal of the stabilizer, the collector of the protective transistor is connected The terminal of the neutral to negative voltage source and the voltage stabilizer according to the invention is characterized in that the collector of the protective transistor is further connected via a second resistor to the tenth terminal, ie current limiting of the voltage stabilizer and through the first capacitor a negative voltage and a diode is connected between the first current control terminal and the positive voltage stabilizer output terminal, the anode of which is connected to the first terminal.

Výhodou zapojení podle vynálezu je, že při přetížení stabilizátoru napětí ochrana způsobí okamžité snížení výstupního napětí i proudu k nule a po odstranění přetížení opět sama uvede stabilizátor bez vnějšího zásahu do normální funkce, takže stabilizátor je možno navrhovat pouze pro zátěž danou běžným pracovním režimem a není nutno počítat při návrhu s mnohem větším zatížením stabilizátoru při zkratu na výstupu, jak je to nutné v případě ochrany pouhým proudovým omezením. Navíc je tento způsob ochrany necitlivý vůči různým proudovým impulsům, které mohou vznikat v napájecích zařízeních, neboť působení ochrany je zpožděno o čas (řádu ms) nabití kondenzátoru připojeného ke kolektoru prvního tranzistoru.The advantage of the circuitry according to the invention is that when the voltage stabilizer is overloaded, the protection causes the output voltage and current to be immediately reduced to zero and after overloading it restores the stabilizer to normal operation without external intervention, so that the stabilizer can be designed only for the normal duty it is necessary to consider in design much higher load of stabilizer in case of short-circuit on output, as is necessary in case of protection by current limitation only. In addition, this method of protection is insensitive to the various current pulses that may occur in the power supply devices, since the operation of the protection is delayed by the time (ms order) of the capacitor connected to the collector of the first transistor.

Vynález bude nyní blíže vysvětlen s přihlédnutím k přiloženým výkresům, na kterých obr. 1 a 2 představují známá zapojení ochran proti přetížení integrovaného stabilizátoru stejnosměrného napětí. Obr. 3 znázorňuje uspořádání zapojení ochrany proti přetížení integrovaného stabilizátoru napětí podle vynálezu.The invention will now be explained in more detail with reference to the accompanying drawings, in which Figures 1 and 2 show known connections of the overload protection devices of an integrated DC voltage stabilizer. Giant. 3 illustrates an integrated voltage stabilizer overload protection circuit arrangement according to the invention.

Podle obr. 3 se jedná o zapojení ochrany proti přetížení integrovaného stabilizátoru stejnosměrného napětí 10, u něhož třetí svorka (neinvertující vstup] 3 a čtvrtá svorka (referenční napětí) 4 jsou spojeny buď přímo, nebo přes odpor RS, pátá svorka (zem) 5 je spojena s nulovou svorkou zdroje a stabilizátoru O, mezi druhou svorkou (invertující vstup) 2 a devátou svorkou (kmitočtová kompenzace) 9 je zapojen kondenzátor C2, přičemž druhá svorka 2 je také spojena se středem odporového děliče, sestávajícího z odporů R3 a R4 a připojeného svými konci mezi kladnou výstupní svorku + a nulovou svorku O stabilizátoru napětí. Mezi kladnou vstupní svorku zdroje A a paralelně propojenou sedmou svorku (napájení výstupního tranzistoru) 7 a osmou svorku (vstupní nestabilizované napětí) 8 je zapojen první odpor Rl, k němuž je paralelně připojena dráha báze — emitor tranzistoru To. Kolektor tohoto tranzistoru To je připojen jednak přes druhý odpor R2 k desáté svorce (proudové omezeníj 10 integrovaného stabilizátoru napětí 10 a jednak přes kondenzátor Cl k výstupní svorce zdroje nulového až záporného napětí ZOZN a také přes šestý odpor RB ke společné nulové svorce O zdroje nulového až záporného napětí ZOZN a stabilizátoru napětí. Mezi první svorkou (proudová kontrola) 1 a kladnou výstupní svorkou stabilizátoru napětí je zapojena dioda Dl, jejíž anoda je připojena k první svorce 1.According to FIG. 3, there is an overload protection of an integrated DC voltage stabilizer 10 in which the third terminal (non-inverting input) 3 and the fourth terminal (reference voltage) 4 are connected either directly or via a resistor RS, the fifth terminal (ground) 5 a capacitor C2 is connected between the second terminal (inverting input) 2 and the ninth terminal (frequency compensation) 9, the second terminal 2 is also connected to the center of the resistive divider consisting of resistors R3 and R4 and connected between its positive output terminal + and the voltage stabilizer neutral terminal O. The first resistor R1 is connected between the positive input terminal of the power supply A and the parallel connected seventh terminal (output transistor power supply) 7 and the eighth terminal (input unstabilised voltage) 8. The base - emitter of transistor To is connected in parallel on the one hand through the second resistor R2 to the tenth terminal (current limit 10 of the integrated voltage stabilizer 10 and on the other hand through the capacitor C1 to the output terminal of the zero to negative ZOZN voltage source and through the sixth resistor RB to the common zero terminal . A diode D1 is connected between the first terminal (current control) 1 and the positive output terminal of the voltage stabilizer, the anode of which is connected to the first terminal 1.

Funkce ochrany u sériového stabilizátoru stejnosměrného napětí používající integrovaný stabilizátor napětí je podle obr. 3 následující:The protection function of a series DC stabilizer using the integrated voltage stabilizer is shown in Figure 3 as follows:

Při zvyšování odběru proudu ze stabilizátoru dojde posléze k takovému úbytku napětí na odporu Rl, že se začne otvírat tranzistor To, Přes jeho dráhu emitor—kolektor se nabíjí kondenzátor Cl. Přestoupí-li napětí na tomto kondenzátoru velikost výstupního napětí o hodnotu, potřebnou k otevření vnitřního tranzistoru integrovaného stabilizátoru, jehož báze je vyvedena na svorku 10 a emitor na svorku 1, počne se tento tranzistor otvírat, čímž způsobí na výstupu stabilizátoru pokles napětí. Pokles výstupního napětí způsobí další otevření vnitřního tranzistoru, neboť jeho emitor (svorka 1) je připojen (přes diodu Dl] na toto výstupní napětí a na bázi (svorka 10) zůstává napětí nabitého kondenzátoru Cl. Popsaným způsobem vznikne klopný děj, který způsobí zavření celého stabilizátoru a tím pokles výstupního napětí i proudu k nule. Toto zavření stabilizátoru trvá tak dlouho, dokud se kondenzátor Cl nevybije přes odpor R2 do báze vnitřního tranzistoru (svorky 10 j. Potom se vnitřní tranzistor integrovaného stabilizátoru zavře a nastane opačný lavinový jev, kterým se uvede stabilizátor do původní funkce. Trvá-li přetížení, opakuje se ihned celý popsaný děj znovu.As the current draw from the stabilizer increases, the voltage at the resistor R1 becomes so low that the transistor To begins to open across its emitter-collector path, capacitor C1 is charged. If the voltage across the capacitor exceeds the output voltage by the amount required to open the internal transistor of the integrated stabilizer, the base of which is led to terminal 10 and the emitter to terminal 1, the transistor starts to open, causing a voltage drop at the stabilizer output. The output voltage drop causes the internal transistor to open again as its emitter (terminal 1) is connected (via diode D1) to this output voltage, and the charged capacitor C1 remains on the base (terminal 10). This closing of the stabilizer lasts until the capacitor C1 discharges through the resistor R2 into the base of the internal transistor (terminals 10j). Then, the internal transistor of the integrated stabilizer closes and the opposite avalanche effect occurs. If the overload persists, the whole process is repeated immediately.

Dioda Dl chrání přechod báze — emitor (svorky 10, 1) vnitřního tranzistoru integrovaného stabilizátoru před průrazem v případě, kdy je výstupní napětí stabilizátoru vyšší než povolené závěrné napětí tohoto přechodu.The D1 diode protects the base-emitter transition (terminals 10, 1) of the integrated transistor of the integrated stabilizer from breakdown when the output voltage of the stabilizer is higher than the permissible reverse voltage of the transition.

Obr. 3 uvádí jako základní zapojení případ, kdy stabilizátor, používající integrovaný stabilizátor, napájí nějaké zařízení ve spojení se zdrojem nulového až záporného napětí ZOZN, dodávající záporné napětí. Pro toto zapojení je důležité, že je kondenzátor Cl, připojený jedním vývodem na kolektor ochranného tranzistoru To, druhým svým koncem připojený na výstupní svorku zdroje nulového až záporného napětí ZOZN. Při přetížení stabilizátoru za působení ochrany se totiž může v tomto případě přes napájené zařízení dostat na výstupní svorku stabilizátoru záporné napětí, které by způsobilo, že by se stabilizátor po vybití kondenzátoru pouze k nule neuvedl do normální funkce. Odpor R8 udržuje na kondenzátora nulový potenciál při normální funkci stabilizátoru.Giant. 3 shows, as a basic circuit, the case where a stabilizer using an integrated stabilizer supplies a device in conjunction with a zero to negative voltage source supplying a negative voltage. For this connection, it is important that the capacitor C1, connected by one terminal to the collector of the protective transistor To, is connected to the output terminal of the source of zero to negative voltage ZOZ by its other end. In this case, if the stabilizer is overloaded under the protection, a negative voltage can be applied to the output terminal of the stabilizer, which would cause the stabilizer not to return to normal operation after the capacitor discharges only to zero. Resistor R8 maintains zero potential on the capacitor at normal stabilizer operation.

Pokud se používá samostatně pouze stabilizátor kladného napětí, je to možno považovat za případ, kdy ZOZN je zdrojem nulového napětí, takže ZOZN prakticky odpadá a kondenzátor Cl je místo k výstupní svorce ZOZN připojen k nulové svorce stabilizátoru napětí.If only a positive voltage stabilizer is used alone, this can be considered as the ZOZN is a zero-voltage source, so that the ZOZN practically falls off and the capacitor C1 is connected to the voltage stabilizer zero terminal instead of the ZOZN output terminal.

Zapojení ochrany podle vynálezu lze využít všude tam, kde se používá integrovaného stabilizátoru stejnosměrného napětí od 2 do 37 V, zvláště pak tam, kde jsou tyto stabilizátory součástí nějakých vyšších zařízení a kde, zvláště pak při vyšších výstupních napětích a odebíraných proudech, se ušetří na rozměrech, váze a případně i na výkonovém tranzistoru stabilizátoru.The protection circuitry according to the invention can be used wherever an integrated DC voltage stabilizer from 2 to 37 V is used, especially where these stabilizers are part of some higher equipment and where, especially at higher output voltages and current draws, it saves on dimensions, weight and possibly also on the power transistor of the stabilizer.

Zapojení podle vynálezu může proto být použito zejména v investiční elektrotechnice, jako například v radiolokaci, sdělovací technice a podobně.The circuitry according to the invention can therefore be used in particular in investment electrical engineering, such as in radiolocation, communication technology and the like.

Claims

SUBJECT

Overload protection connection of the integrated DC voltage stabilizer where the third terminal, ie the non-inverting input, and the fourth terminal, ie the reference voltage, are connected either directly or through a resistor, the fifth terminal (ground—) is connected to the neutral terminal of the power supply; a capacitor is connected between the second terminal, ie inverting input, and the ninth terminal, ie frequency compensation, the second terminal is also connected to the center of the resistive divider consisting of two resistors and connected at its ends between the positive output terminal and the neutral terminal the voltage, the eighth terminal, i.e. the input unstabilized voltage, and the seventh terminal, ie the power supply of the output transistor, are connected to each other and connected to the positive input terminal of the power supply via a first resistor to which the base and emitter paths are connected in parallel; , ie the output stabilized voltage, and the tenth terminal ka, ie current limitation, are connected and connected to the positive output terminal of the stabilizer and the first terminal, ie the current control, is also connected to the positive output terminal of the stabilizer, the collector of the transistor is connected negative voltage and voltage stabilizer, characterized in that the protective transistor collector (Toj is further connected both via a second resistor (R2) to the voltage stabilizer tenth current limiting terminal (10) and through a first capacitor (Cl) to a zero to A negative diode (ZOZN) and a diode (D1) is connected between the first current control terminal (1) and the positive voltage stabilizer output terminal, whose anode is connected to the first terminal (1).