CS224814B1

CS224814B1 - Connexion of time supply of display unit with cathode-ray tube

Info

Publication number: CS224814B1
Application number: CS178882A
Authority: CS
Inventors: Drahomir Ing Hrdlicka
Original assignee: Hrdlicka Drahomir
Priority date: 1982-03-16
Filing date: 1982-03-16
Publication date: 1984-01-16

Description

Vynález se týká zapojení časového zdroje zobrazovací jednotky s obrazovkou.The invention relates to the connection of a display source time source with a display.

Malá zařízení výpočetní techniky, zejména pasivní i inteligentní terminólnť jednotky, užívají pro styk operátora s počítačem obrazovky a klávesnice. Generování znaků na stínítku obrazovky se děje periodicky a synchronně s ěasovým ovládáním pohybu elektronového paprsku, který vytvář.í na stínítku Obra-; zovky řádkový rastr, podobně jako je tomu v televizní technice. Postupným řízením paprsku se dosáhne rovnoměrného pokrytí celéj plochy obrazovky. Pro dosažení stabilní polohy zobrazení znakůi na obrazovce je třeba uspořádat časový sled řídících impulsů, ’ které zajišťují časový rozklad paprsku na stínítku obrazovky á dosáhnout časové shody výběru dat z paměti zobrazovací jednotky s tvorbou řádkového rastru a časovým sledem impulsů, které i provádí jasovou modulaci obrazovky. Základními obvody pro za- i jištění požadovaných časových posloupností řídicích impulsů zobrazovací jednotky s obrazovkou jsou obvody časového zdroje. Dosud užívané časové zdroje pro vytváření časových posloupnost tí jsou relativně složité, přičemž složitost obvodů narůstá s j množstvím zobrazovaných znaků na stínítku obrazovky. U velko- í kapacitních zobrazovacích jednotek s počtem zobrazovaných znaků kolem dvou tisíc, je kmitočet oscilátoru větší než 10 MHz a užívané obvody pracují blízko svého mezního kmitočtu, což snižuje spolehlivost celého zařízení. Rovněž tak nezbytné součinnost mezi řídicími impulsy pr<> synchronní činnost rozkladových obvodů a řídicími impulsy pro ovládání paměťového bloku zobrazovací jednotky a impulsů pro jasovou modulaci paprsku nabývé na složitosti, objemu a ceně elektronických prvků.Small computer devices, especially passive and intelligent terminal units, use screens and keyboards to communicate with the operator. The generation of characters on the screen of the screen occurs periodically and synchronously with the temporal control of the movement of the electron beam, which generates on the screen of the image. line raster, similar to television technology. Gradual beam control achieves uniform coverage of the entire screen. In order to achieve a stable display position on the screen, it is necessary to arrange a timing sequence of control pulses which ensure the time decomposition of the beam on the screen and to achieve timing of data selection from the display unit memory with raster generation and timing of pulses . The basic circuits for ensuring the required time sequences of the control pulses of the display unit with the display are the time source circuits. The time resources used hitherto to generate time sequences t1 are relatively complex, and the complexity of the circuits increases with the amount of characters displayed on the screen of the screen. For large capacitive display units with a character count of around two thousand, the oscillator frequency is greater than 10 MHz and the circuits used operate near their cutoff frequency, which reduces the reliability of the entire device. Also, the necessary interaction between the control pulses for synchronous operation of the scanning circuits and the control pulses for controlling the memory block of the display unit and the pulses for luminance modulation of the beam increases the complexity, volume and cost of the electronic elements.

Uvedené nevýhody odstraňuje a další zdokonalení v této oblasti techniky přináší zapojení časového zdroje zobrazovacíThese disadvantages are overcome and further improvements in this field of technology are provided by the involvement of a time display device

XX

224 814 jednotky s obrazovkou podle vynálezu, jehož podstatou je, že výstup oscilátoru je připojen na vstup čítače bodů, na čtvrtý vstup dekodéru čítaných bodů_r na první vstup prvního hradlovacího obvodu, na devátý vstup pátého sekvenčního obvodu, na šestý vstup šestého sekvenčního obvodu a tvoří současně druhý výstup zapojení, první až třetí výstup čítače bodů jsou připojeny na první až třetí vstup dekodéru čítaných bodů, přičemž druhý výstup čítače bodů je dále připojen na druhý vstup prvního hradlovacího obvodu a jeho třetí výstup je dále připojen na tře tí vstup prvního hradlovacího obvodu, na třetí vstup třetího sekvenčního obvodu a na třetí vstup čtvrtého sekvenčního obvodu, první výstup dekodéru čítaných bodů tvoří současně desátý výstup zapojení, kdežto jeho druhý výstup je připojen na první vstup první paměti adresy, na první vstup druhé paměti adresy a na první vstup třetího sekvenčního obvodu, třetí výstup dekodéru čítaných bodů je připojen na druhý vstup třetího sekvenčního obvodu, kdežto jeho čtvrtý výstup je připojen na čtvrtý vstup čtvrtého sekvenčního obvodu, výstup prvního hradlovacího obvodu tvoří současně první výstup zapojení, první vstup druhého hradlovacího obvodu tvoří současně třetí vstup zapojení, kdežto jeho druhý vstup tvoří současně druhý vstup zapojení, výstup druhého hradlovacího obvodu tvoří současně osmý výstup zapojení, čtvrtý výstup čítače bodů je připojen na vstup čítače znaků, jehož první až sedmý výstup jsou připojeny na druhý až osmý vstup první paměti adresy, sedmý výstup čítače znaků je dále připojen na druhý vstup čtvrtého sekvenčního obvodu a na pátý vstup parního sekvenčního obvodu, osmý výstup Čítače znaků je připojen na vstup čítače řádků rastru a na vstup druhého monostabilního klopného obvodu, jehož výstup je připojen na druhý vstup součtového hradla, první až sedmý výstup první paměti adresy tvoří současně první skupinu výstupů zapojení, první výstup třetího sekvenčního obvodu je připojen na třetí vstup druhého hradlovacíhobotahotdu, kdežto jeho druhý výstup tvoří současně pátý výstup zapojení, první až čtvrtý výstup čítače řádků rastru jsou připojeny na první až čtvrtý vstup prvního sekvenčního obvodu a tvoří současně druhou skupinu výstupů zapojení, kdežto jeho pátý výstup je připojen na vstup čítače textových řádků, čtvrtý výstup čítače řádků rastru je dále připojen na šestý vstup druhého sekvenčního obvodu, výstup prvního sekvenčního obvodu tvoří současně třetí výstup zapojeni, první až pátý výstup čítače textových řádků je připojen na dru224 814 of a display unit according to the invention, wherein the oscillator output is connected to a point counter input, a fourth count point decoder input _r to a first input of a first gating circuit, a ninth input to a fifth sequential circuit, a sixth input to a sixth sequential circuit; at the same time forming a second wiring output, the first to third output of the point counter being connected to the first to third input of the counting decoder, the second output of the point counter being connected to the second input of the first gating circuit and its third output further connected to the third input of the first gating circuit, to the third input of the third sequential circuit and to the third input of the fourth sequential circuit, the first output of the reader decoder simultaneously forms the tenth output of the circuit, while its second output is connected to the first input of the first address memory, the third input of the counting point decoder is connected to the second input of the third sequential circuit, while its fourth output is connected to the fourth input of the fourth sequential circuit, the output of the first gating circuit simultaneously constitutes the first wiring output; the third wiring input, while its second input is the second wiring input, the second gating circuit output is the eighth wiring output, the fourth point counter output is connected to the character counter input, the first to seventh outputs of which are connected to the second to eighth inputs of the first address memory , the seventh character counter output is further connected to the second input of the fourth sequential circuit and the fifth input of the steam sequential circuit, the eighth character counter output is connected to the raster row counter input and the second monostable flap input The first output of the third sequential circuit is connected to the third input of the second gating boot, while its second output is simultaneously the fifth output of the address, the first to fourth raster counter outputs are connected to the first to fourth input of the first sequential circuit and form the second group of wiring outputs, while its fifth output is connected to the text line counter input, the fourth raster counter output is further connected to the sixth input of the second sequential circuit, the output of the first sequential circuit simultaneously forms the third output wired, the first to fifth

224 814 hý až šestý vstup druhé paměti adresy a na první až pátý vstup druhého sekvenčního obvodu, jehož výstup tvoří současně čtvrtý výstup zapojení, šestý výstup čítače textových řádků je připojen na vstup prvního monostabilního klopného obvodu, jehož výstup je připojen na první vstup součtového hradla, výstup součtového hradla tvoří současně devátý výstup zapojení, první až pátý výstup druhé paměti adresy tvoří současně třetí skupinu výstupů zapojení, první výstup čtvrtého sekvenčního obvodu je připojen na první vstup třetího hradlovacího obvodu, jehož výstup tvoří současně třináctý výstup zapojení, druhý vstup třetího hradlovacího obvodu je připojen na první vstup čtvrtého sekvenčního obvodu a tvoři současně první vstup zapojení, druhý výstup čtvrtého sekvenčního obvodu tvoří současně sedmý výstup zapojení, kdežto jeho třetí výstup tvoří současně šestý výstup zapojení, osmý vstup pátého sekvenčního obvodu tÝoří současně čtvrtý vstup zapojení, kdežto jeho první až sedmý vstup tvoří současně první skupinu vstupů zapojení a jeho výstup tvoří současně jedenáctý výstup zapojení, první až pátý vstup šestého sekvenčního obvodu tvoří současně druhou skupinu vstupů zapojení, kdežto jeho sedmý vstup tvoří současně pátý vstup zapojení a jeho výstup tvoří současně dvanáctý výstup zapojení·224 814 hth to sixth input of the second address memory and to the first to fifth inputs of the second sequential circuit, the output of which is simultaneously the fourth wiring output, the sixth text line counter output is connected to the input of the first monostable flip-flop , the summing gate output is simultaneously the ninth output circuit, the first to the fifth output of the second address memory simultaneously form the third group of output outputs, the first output of the fourth sequential circuit is connected to the first input of the third gating circuit. circuit is connected to the first input of the fourth sequential circuit and form the first wiring input, the second output of the fourth sequential circuit is simultaneously the seventh wiring output, while its third output is simultaneously the sixth The wiring output, the eighth sequence of the fifth sequential circuit, is the fourth wiring input, while its first to seventh inputs simultaneously form the first wiring input and its output is the eleventh wiring output, the first to fifth inputs of the sixth sequential circuit simultaneously form the second wiring input, its seventh input forms the fifth wiring input and its output forms the twelfth wiring output simultaneously ·

Výhodou zapojení podle vynálezu, kromě toho, že odstraňuje uvedené nevýhody,je jeho jednoduchost, umožňující používat levných asynchronních čítačů, přičemž první i druhá parně ΐ adresy je reálizována jednoduchými obvody. Další výhodou je skutečnost, že umožňuje jednoduchým způsobem generovat směs horizontálních a vertikálních synchronizačních impulsů, které umožňují připojení externího televizního monitoru pro prostorově pddělené zobrazování informace, obsažené na stínítku obrazovky interní zobrazovací jednotky inteligentního terminálu. Zapojení lze dále jednoduchým způsobem modifikovat pre odlišný počet znaků v jednom textovém řádku pro odlišný počet textových řádků, případně pro současnou změnu obou těchto činitelů, kteří určují výslednou kapacitu zobrazovacích znaků.The advantage of the circuitry according to the invention, in addition to eliminating the above-mentioned disadvantages, is its simplicity, making it possible to use inexpensive asynchronous counters, the first and second steam ΐ addresses being realized by simple circuits. A further advantage is that it makes it possible in a simple manner to generate a mixture of horizontal and vertical synchronization pulses which enable the connection of an external television monitor for spatially distributed display of information contained on the screen of the internal display unit of the smart terminal. Furthermore, the circuitry can be easily modified for a different number of characters in a single text line for a different number of text lines, or to simultaneously change both of these factors that determine the resulting display character capacity.

Příklad zapojení časového zdroje zobrazovací jednotky s obrazovkou podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.An example of a time source wiring of a display unit with a screen according to the invention is shown in the attached drawing in a block diagram.

Výstup 311 oscilátoru 31 je připojen na vstup 320 čítače 32 bodů, na čtvrtý vstup 330 dekodéru 33 čítaných bodů, na první vstup 421 prvního hradlovacího obvodu 42, na devátý vstup lj xThe output 311 of the oscillator 31 is connected to the input 320 of the point counter 32, to the fourth input 330 of the counted decoder 33, to the first input 421 of the first gating circuit 42, to the ninth input 11j x

224 814224 814

489 pátého sekvenčního obvodu 48, na šestý vstup ‘496 šestého sekvenčního obvodu 49 a tvoří současně druhý výstup 122 zapojení. První až třetí výstup 321 až 323 čítače 32 bodů jsou připojeny na první až třetí vstup 331 až 333 dekodéru 33 čítaných bodů, přičemž jeho druhý výstup 322 je dále připojen na druhý vstup 422 prvního hradlovacího obvodu 42 a jeho třetí výstup 323 je dále připojen na třetí vstup 423 prvního hradlovacího obvodu 42, na třětí vstup 453 třetího sekvenčního obvodu 45 a na třetí vstup 463 čtvrtého sekvenčního obvodu 46. První výstup 334 dekodéru 33 čítaných bodů tvoři současně desátý výstup 130 zapojení, kdežto jeho druhý výstup 336 je připojen na první vstup 350 první paměti 35 adresy, na první vstup 380 druhé paměti 38 adresy a na první vstup 451 třetího sekvenčního obvodu 45» Třetí výstup 337 dekodéru 33 čítaných bodů je připojen na druhý vstup 452 třetího sekvenčního obvodu 45, kdežto jeho čtvrtý výstup 338 je připojen na čtvrtý vstup 464 čtvrtého sekvenčního obvodu 46. Výstup 424 prvního hradlovacího obvodu 42 tvoří současně první výstup 121 zapojení. První vstup 471 druhého hradlovacího obvodu 47 tvoří současně třetí vstup 148 zapojení, kdežto jeho druhý vstup 472 tvoří současně druhý vstup 149 zapojení. Výstup 474 druhého hradlovacího obvodu 47 tvoří současně osmý výstup 128 zapojení. Čtvrtý výstup 324 čítače 32 bodů je připojen na vstup 340 čítače 34 znaků, jehož první až sedmý výstup 341 až 347 jsou připojeny na druhý až osmý vstup 351 až 357 první paměti 35 adresy. Sedmý výstup 347 čítače 34 znaků je dále připojen na druhý vstup 462 čtvrtého sekvenčního obvodu 46 a na pátý vstup 435 prvního sekvenčního obvodu 43. Osmý výstup 348 čítače 34 znaků je připojen na vstup 360 čítače 36 řádků rastru a na vstup 400 druhého monostabilního klopného obvodu 40, jehož výstup 401 je připojen na druhý vstup 412 součtového hradla 41. První až sedmý výstup 3521 až 3527 první paměti 35 adresy tvoří současně první skupinu výstupů 145 zapojení. První výstup 454 třetího sekvenčního obvodu 45 je připojen na třetí vstup 473 druhého hradlovacího obvodu 47,kdežto jeho druhý výstup 455 tvoří současně pátý. výstup 125 zapojení. První až čtvrtý výstup 361 až 364 čítače 36 řádků rastru jsou připojeny na první až čtvrtý vstup 431 až 434 prvního sekvenčního obvodu 43 a tvoří současně druhou skupinu výstupů 146 zapojení, kdežto jeho pátý výstup 365 je připojen na vstup 370 čítače 37 textových řádků. Čtvrtý výstup 364 čítače 36 řádků rastru je dále připojen na šestý vstup 446 druhého sekvenční-b'489 of the fifth sequential circuit 48, to the sixth input ‘496 of the sixth sequential circuit 49 and simultaneously form the second wiring output 122. The first to third outputs 321 to 323 of the point counter 32 are connected to the first to third inputs 331 to 333 of the counting decoder 33, the second output 322 of which is further connected to the second input 422 of the first gating circuit 42 and its third output 323 is further connected to the third input 423 of the first gating circuit 42, the third input 453 of the third sequential circuit 45, and the third input 463 of the fourth sequential circuit 46. The first output 334 of the counted decoder 33 simultaneously forms the tenth output 130, while its second output 336 is connected to the first input 350 of the first address memory 35, to the first input 380 of the second address memory 38, and to the first input 451 of the third sequential circuit 45. The third output 337 of the counted decoder 33 is connected to the second input 452 of the third sequential circuit 45 fourth input 464 of the fourth sequential circuit 46. Output 424 p At the same time, the first gate output 121 forms the first gate output 121. The first input 471 of the second gating circuit 47 simultaneously forms the third wiring input 148, while its second input 472 simultaneously forms the second wiring input 149. The output 474 of the second gate circuit 47 simultaneously forms the eighth wiring output 128. The fourth output 324 of the point counter 32 is coupled to the input 340 of the character counter 34 whose first to seventh outputs 341 to 347 are coupled to the second to eighth inputs 351 to 357 of the first address memory 35. The seventh character counter output 347 is further coupled to the second input 462 of the fourth sequential circuit 46 and to the fifth input 435 of the first sequential circuit 43. The eighth character counter output 348 is coupled to the input 360 of the raster scan counter 36 and the input 400 of the second monostable flip-flop. 40, whose output 401 is connected to the second input gate 412 of the summation gate 41. The first to seventh outputs 3521 to 3527 of the first address memory 35 simultaneously form the first group of wiring outputs 145. The first output 454 of the third sequential circuit 45 is connected to the third input 473 of the second gating circuit 47, while its second output 455 forms simultaneously the fifth. output 125 wiring. The first to fourth outputs 361 to 364 of the raster line counter 36 are connected to the first to fourth inputs 431 to 434 of the first sequential circuit 43 and simultaneously form the second group of circuit outputs 146, while its fifth output 365 is connected to the input 370 of the text line counter 37. The fourth output 364 of the raster line counter 36 is further coupled to the sixth input 446 of the second sequential-b '

224 814 ho obvodu 44. Výstup 436 prvnino sekvenčního obvodu 43 tvoří současně třetí výstup 123 zapojení. První až pátý výstup 371 až 375 čítače 37 textových řádků je připojen na druhý až šestý vstup 381 až 385 druhé paměti 38 adresy a na první až pátý vstup 441 až 445 druhého sekvenčního obvodu 44. jehož výstup 447 tvoří současně čtvrtý výstup 124 zapojení, šestý výstup 376 čítače 37 textových řádků je připojen na vstup 390 prvního monostabilního klopného obvodu 32» jehož výstup 391 je připojen na první vstup 411 součtového hradla 41. Výstup 413 součtového hradla 41 tvoří současně devátý výstup 129 zapojení. První až pátý výstup 3821 až 3825 druhé paměti 38 adresy tvoří současně třetí skupinu výstupů 147 zapojení. První výstup 465 čtvrtého sekvenčního obvodu 46 je připojen na první vstup 501 třetího hradlovacího obvodu 50. jehož výstup 503 tvoří současně třináctý výstup 143 zapojení. Druhý vstup 502 třetího hradlovacího obvodu 50 je připojen na první vstup 461 čtvrtého sekvenčního obvodu 46 a tvoři současně první vstup 120 zapojení. Druhý výstup 466 čtvrtého sekvenčního obvodu 46 tvoří současně sedmý výstup 127 zapojení, kdežto jeho třetí výstup 467 tvoří současně šestý výstup 126 zapojení. Osmý vstup 488 pátého sekvenčního obvodu 48 tvoři současně čtvrtý vstup 150 zapojení, kdežto jeho první až sedmý vstup 481 až 487 tvoří současně první skupinu vstupů 151 zapojení a jeho výstup 480 tvoří současně jedenáctý výstup 141 zapojení. První až pátý vstup 491 až 495 šestého sekvenčního obvodu 49 tvoří současně druhou skupinu vstupů 152 zapojení, kdežto jeho sedmý vstup 497 tvoří současně pátý vstup 153 zapojení a jeho výstup 498 tvoří současně dvanáctý výstup 142 zapojení. Všechny vstupy a výstupy zapojení časového zdroje jsou určeny pro připojení na neznézorněnou řídicí jednotku zobrazovací jednotky s obrazovkou.224 814 of the circuit 44. The output 436 of the first sequence circuit 43 simultaneously forms a third output 123 of the circuit. The first to fifth outputs 371 to 375 of the text line counter 37 are connected to the second to sixth inputs 381 to 385 of the second address memory 38 and to the first to fifth inputs 441 to 445 of the second sequential circuit 44. the output 376 of the text line counter 37 is connected to the input 390 of the first monostable flip-flop 32 whose output 391 is connected to the first input 411 of the summation gate 41. The output 413 of the summation gate 41 also forms the ninth output 129 at the same time. The first to fifth outputs 3821 to 3825 of the second address memory 38 simultaneously form a third group of wiring outputs 147. The first output 465 of the fourth sequential circuit 46 is connected to the first input 501 of the third gating circuit 50, whose output 503 simultaneously forms the thirteenth wiring output 143. The second input 502 of the third gating circuit 50 is coupled to the first input 461 of the fourth sequential circuit 46 and simultaneously forms the first wiring input 120. The second output 466 of the fourth sequential circuit 46 simultaneously forms the seventh wiring output 127, while its third output 467 simultaneously forms the sixth wiring output 126. The eighth input 488 of the fifth sequential circuit 48 simultaneously forms the fourth wiring input 150, while its first to seventh inputs 481 to 487 simultaneously form the first group of wiring inputs 151 and its output 480 simultaneously forms the eleventh wiring output 141. The first to fifth inputs 491 to 495 of the sixth sequential circuit 49 simultaneously form a second set of wiring inputs 152, while its seventh input 497 simultaneously forms the fifth wiring input 153 and its output 498 simultaneously forms the twelfth wiring output 142. All inputs and outputs of the time source wiring are designed to be connected to a display unit (not shown) with a display.

Impulsy, vytvořené v časovém zdroji a přiváděné do řídicí jednotky zobrazovací jednotky s obrazovkou, jsou odvozeny od impulsů generovaných v oscilátoru 31° Činnost časového zdroje je přitom koordinována signály, přicházejícími z řídicí jednotky zobrazovací jednotky s obrazovkou. Na prvním výstupu 121 časového zdroje je časová posloupnost impulsů pro vysouvání obsahu registru zobrazení v řídicí jednotce. Na druhém výstupu 122 jsou impulsy oscilátoru 31, jež slouží *k vytváření signálu pro jasovou modulaci obrazovky prostřednictvím modulačního obvodu, který je součástí řídicí jednotky. Signály na třetím výstupuThe pulses generated in the time source and fed to the display unit control unit are derived from the pulses generated in the 31 ° oscillator. The time source operation is coordinated by signals coming from the display unit control unit. At the first time source output 121 there is a timing sequence of pulses for outputting the contents of the display register in the controller. At the second output 122 there are pulses of the oscillator 31, which are used to generate a signal for luminance modulation of the screen by means of a modulation circuit which is part of the control unit. Signals on the third output

123 představují signól, určující dobu zobrazení textového řádku na stínítku obrazovky. Ve druhém sekvenčním obvodu 44 je ge nerován signál, přiváděný na čtvrtý výstup 124 časového zdroje a který udává časové trvání snímku na stínítku obrazovky. Ve třetím sekvenčním obvodu 45 $e generován signál, vystupující z pátého výstupu 125 Časového zdroje a který představuje signál pro přepis obsahu paměti kódu znaku do vyrovnávací paměti displeje v řídicí jednotce. Ve čtvrtém sekvenčním obvodu 46 je ge nerován jednak signál, přiváďěný na šestý výstup 126 Časového zdroje a představující začátek zpětného běhu řádku, jednak sig nál, přiváděný na sedmý výstup 127 a představující synchronizační impulsy pro funkci paměti kódu znaku v řídicí jednotce. Ve druhém hradlovacím obvodu 47* do něhož je přiváděn z druhého vstupu 149 signál, přicházející z dekodéru kódu operací řídicí jednotky a který dává informaci o zápisu do paměti kódu znaku, jež požaduje vykonat procesorová jednotka,a z třetího vstupu 148 signál, který blokuje zápis do znakové části paměti v případě, že se jedná o kód dat, jenž představuje příkaz k podtrhávání znaků nebo k inversnímu zobrazení znaků na obrazovce, jsou generovány zápisové impulsy pro zápis do paměti kó du znaku, vycházející z osmého výstupu 128 časového zdroje. Na výstupu 391 prvního monostabilního klopného obvodu 39 je generován snímkový synchronizační impuls. Z osmého výstupu 348 čítače 34 znaků je přiváděn signál, označující konec řádku rastru. Tento signál, přivedený na vstup 400 druhého monostabilního klopného obvodu 40 generuje na výstupu 401 impuls pro horizontální synchronizaci. Vertikální synchronizační impuls, přiváděný na první vstup 411 součtového hradla 41 a horizontální synchronizační impuls, přiváděný na druhý vstup 412 součtového hradla 41 generují na výstupu 413 součtového hradla 41 výslednou synchronizační směs, přiváděnou na devátý výstup 129 časového zdroje. V dekodéru 33 čítaůých bodů vzniká časová posloupnost impulsů, která je přiváděna na desátý výstup 130 a slouží k přepisu obsahu vyrovnávací paměti displeje do paměti funkce displeje v řídicí jednotce. Signály, přiváděné z řídicí jednotky na první skupinu vstupů 151, představují adresu znaku v textovém řádku a jsou přiváděny do pátého sekvenčního obvodu 48. Do tohoto obvodu jsou dále přiváděny signály ze čtvrtého vstupu 150 připojeného na dekodér kódu operací řídicí jednotky a z něho vycházejí na jedenáctý výstup 141 signály, které představují informaci o přenosu posledního znaku textového řádku 'ý'123 are a signal that determines the display time of the text line on the screen. In the second sequential circuit 44, a signal applied to the fourth time source output 124 is generated and which indicates the time duration of the image on the screen. A signal outputting from the fifth time source output 125 is generated in the third sequential circuit 45 $ e and is a signal for writing the contents of the character code memory to the display buffer of the control unit. In the fourth sequential circuit 46, a signal fed to the sixth time source output 126 and representing the start of the line reverse, and a signal fed to the seventh output 127 and representing the synchronization pulses for the character code memory function in the controller are generated. In the second gate circuit 47 *, which receives a signal from the second input 149 coming from the control unit operation code decoder and which provides information about writing to the character code memory required by the processing unit and from the third input 148 a signal that blocks character pulses of memory when the data code is a character underscore command or an inverse display of characters on the screen, write pulses are written to the character code memory based on the eighth time source output 128. An output sync pulse is generated at the output 391 of the first monostable flip-flop 39. A signal indicating the end of the raster line is supplied from the eighth output 348 of the character counter 34. This signal applied to the input 400 of the second monostable flip-flop 40 generates a pulse for horizontal synchronization at the output 401. The vertical synchronization pulse applied to the first summation gate input 411 and the horizontal synchronization pulse applied to the second summation gate input 411 at the output 413 of the summation gate 41 generate the resultant synchronization mixture applied to the ninth output 129 of the time source. In the counting point decoder 33, a pulse time sequence is provided which is fed to the tenth output 130 and serves to transmit the contents of the display buffer to the display function memory in the control unit. The signals fed from the controller to the first group of inputs 151 represent the address of the character in the text line and are fed to the fifth sequential circuit 48. This circuit further receives the signals from the fourth input 150 connected to the decoder operation code of the controller. output 141 signals representing the transmission of the last character of the text line 'ý'

224 814 přes řídicí jednotku směrem do procesorové jednotky. Z druhé skupiny vstupů 152 přicházejí do šestého sekvenčního obvodu 49 signály představující adresu textového řádku. Dále se sem přivádějí signály, které přicházejí na pátý vstup 153 z dekodéru kódu operací. Zde se vytváří signál, přiváděný na dvanáctý výstup 142 a který oznamuje přenos posledního textového řádku, jehož zobrazování právě probáhá na obrazovce, přes řídicí jednotku směrem do procesorové jednotky. Z prvního vstupu 120 přicházejí do třetího hradlovacího obvodu 50 signály z dekodéru kódu operací řídicí jednotky. V tomto obvodě se vytváří signál, přiváděný na třináctý výstup Í43 a který hlásí připravenost řídicí jednotky pro §tyk s procesorovou jednotkou. Impulsy, generované v dekodéru 33 čítaných bodů, slouží k přepisu adresy následně zobrazované části znaku, která se postupně vytváří v čítači 34 znaků a v čítači 37 textových řádků. Obsah čítače 31 znaků je uložen do první paměti 35 adresy a obsah čítače 37 tex tových řádků do druhé paměti 38 adresy. První skupina výstupů 145 časového zdroje, vycházející z první paměti 35 adresy, přenáší do řídicí jednotky adresu znaku v textovém řádku, to je adresu sloupce v ose x. Třetí skupina výstupů 147 časového zdro je, vycházející z druhé paměti 38 adresy, přenáší do řídicí jed notky adresu textového řádku, to je adresu řádku v ose y. První skupina výstupů 145 a fiře&í skupina výstupů 147 tvoří výslednou adřesu čteného znaku z paměti kódu znaku v řídicí jednotce. Dru hé skupina výstupů 146 časového zdroje přenáší signály představující zakódovaný údaj o čísle právě zobrazovaného řádku rastru v době zobrazovaného textového řádku. KÓd řádku rastru je přiváděn na vstupy pevné paměti znaků typu ROM, která je součástí řídicí jednotky.224 814 through the control unit towards the processing unit. From the second group of inputs 152, signals representing the address of the text line arrive at the sixth sequential circuit 49. Further, signals are received here which arrive at the fifth input 153 from the operation code decoder. Here, a signal is applied to the twelfth output 142, which signals the transmission of the last text line currently displayed on the screen through the control unit to the processing unit. From the first input 120, signals from the operation code decoder of the control unit come to the third gate circuit 50. In this circuit, a signal is applied to the thirteenth output I43 and reports the readiness of the control unit for contact with the processing unit. The pulses generated in the counting point decoder 33 are used to rewrite the address of the subsequently displayed part of the character, which is generated in turn by the character counter 34 and the text line counter 37. The contents of the character counter 31 are stored in the first address memory 35 and the contents of the text line counter 37 in the second address memory 38. The first group of time source outputs 145, originating from the first address memory 35, transmits to the controller the address of the character in the text line, i.e. the address of the column in the x axis. The third time source output group 147, based on the second address memory 38, transmits the text line address, i.e., the y-axis address, to the control unit. The first output group 145 and the output group 147 form the resulting address of the read character from the character code memory in the controller. The second time source output group 146 transmits signals representing the encoded number of the currently displayed raster line at the time of the displayed text line. The raster line code is fed to the ROM fixed character input of the control unit.

Časového zdroje podle vynálezu lze použít zejména pro zobrazovací jednotku s obrazovkou, obsahující řídicí jednotku podíe^PV 4978-80), přičemž je třeba, aby první výstup dekodéru kódu operací řídicí jednotky byl déle připojen na pátý vstup 153 čárového zdroje.In particular, the time source according to the invention can be used for a display display unit comprising a control unit (PV 4978-80), wherein the first output of the operation code decoder of the control unit has to be connected to the fifth line source input 153 for a longer time.

Claims

SUBJECT OF THE INVENTION

224 814

A display time display unit using an oscillator, point counter, character counter, and raster line counter, characterized in that the output (311) of the oscillator (31) is connected to an input (320) of the point counter (32) to a fourth input ( 330) a counting point decoder (33), a first input (421) of a first gating circuit (42), a ninth input (489) of a fifth sequential circuit (48), a sixth input (496) of a sixth sequential circuit (49) θ at the same time forming a second wiring output (122), the first to third outputs (321 to 323) of the point counter (32) being connected to the first to third inputs (331 to 333) of the counting decoder (33), its second output (322) being further connected to the second input (422) of the first gating circuit (42) and its third output (323) is further connected to the third input (4-23) of the first gating circuit (42), to the third input (453) of the third sequential circuit (45 ) and on the third entry p (463) of the fourth sequential circuit (46), the first output (334) of the counted decoder (33) simultaneously forms the tenth output (130) of the circuit, while its second output (336) is connected to the first input (350) of the first memory ), to the first input (380) of the second address memory (38) and to the first input (451) of the third sequential circuit (45), the third output (337) of the read point decoder (33) is connected to the second input (452) of the third sequential circuit (45), while its fourth output (338) is connected to the fourth input (464) of the fourth sequential circuit (46), the output (424) of the first gating circuit (42) simultaneously forming the first wiring output (121), the first input (471) ) of the second gate circuit (47) simultaneously forms a third wiring input (148), while one second input (472) simultaneously forms a second wiring input (149), the output (474) of the second gate circuit (47) simultaneously forms an eighth wiring output (128) , fourth output ( (324) the point counter (32) is coupled to a character counter (340) at the output (340) of which the first to seventh outputs (341 to 347) are connected to the second to eighth inputs (351 to 357) of the first address memory (35); the seventh output (347) of the character counter (34) is further connected to the second input (462) of the fourth sequential circuit (46) and to the fifth input (435) of the first sequential circuit (43), the eighth output (348) of the character counter (34) is connected to the input (360) of the raster row counter (36) and to the input (400) of the second monostable flip-flop (40), the output of which (401) is connected to the second input (412) the output (3521-3527) of the first address memory simultaneously forms a first set of wiring outputs (145), the first output (454) of the third sequential circuit (45) is connected to the third input (473) of the second gating circuit (47), 455) simultaneously form the fifth output (125) of the wiring, the first through four The fourth output (361 to 364) of the raster row counter (36) is connected to the first to fourth inputs (431 to 434) of the first sequential circuit (43) and simultaneously form the second group of wiring outputs (146), while its fifth output (365) connected to the input (370) of the text line counter (37), the fourth output (364) of the raster line counter (36) is further coupled to the sixth input (446) of the second sequential circuit (44), the output (436) of the first sequential circuit (43 ) simultaneously form a third output (123) of the wiring, the first to fifth outputs (371 to 375) of the text line counter (37) are connected to the second to sixth input (381 to 385) of the second address memory (38) and to the first to fifth input ( 441 to 445) of the second sequential circuit (44), whose output (447) simultaneously forms the fourth circuit output (124), the sixth output (376) of the text line counter (37) is connected to the input (390) of the first monostable flip-flop , whose vý the step (391) is connected to the first sum gate (411) of the summation gate (41), the output (413) of the summation gate (41) is simultaneously the ninth output output (129), the first to fifth outputs (3821 to 3825) of the second memory. the addresses form at the same time a third group of outputs (147), the first output (465) of the fourth sequential circuit (46) is connected to the first input (501) of the third gating circuit (50), whose output (503) simultaneously forms the thirteenth output (143) the second input (502) of the third gating circuit (50) is connected to the first input (461) of the fourth sequential circuit (46) and simultaneously forms the first input (120) of the wiring, the second output (46,6) of the fourth sequential circuit (46 simultaneously forms the seventh wiring output (127), while its third output (467) simultaneously forms the sixth wiring output (126), the eighth vpfctip (488) of the fifth sequential circuit (48) simultaneously forms the fourth wiring input (150), while its the external to the seventh input (481 to 487) simultaneously form the first group of input inputs (151) and its output (480) simultaneously form the eleventh wiring output (141), the first to fifth inputs (491 to 495) of the sixth sequential circuit (49) at the same time a second set of wiring inputs (152), while its seventh input (497) simultaneously constitutes the fifth wiring input (153) and its output (498) simultaneously forms the twelfth wiring output (142).