CS225521B1

CS225521B1 - Connection for control of pointer in the image-formig units

Info

Publication number: CS225521B1
Application number: CS581782A
Authority: CS
Inventors: Jiri Ing Znamenacek; Alois Ing Trhlin; Zdenek Ing Rames; Pravdomil Ing Lang
Original assignee: Jiri Ing Znamenacek; Trhlin Alois; Zdenek Ing Rames; Lang Pravdomil
Priority date: 1982-08-04
Filing date: 1982-08-04
Publication date: 1984-02-13

Description

Vynález se týká zapojení pro řízení ukazovátka v zobrazovacích jednotkách.BACKGROUND OF THE INVENTION The present invention relates to an arrangement for controlling a pointer in a display unit.

Zobrazovací jednotky s možným zápisem abecedně-číslicových znaků, jako jsou například zobrazovací jednotky typu inteligentních terminálů nebo edičních jednotek, jsou obvykle vybaveny ukazovátkem, jehož polohou na ploše obrazovky je určeno místo zápisu abecedně-číslicového znaku do paměti obrazu.Display units capable of writing alphanumeric characters, such as smart terminal or editorial display units, are usually provided with a pointer whose position on the screen area is determined instead of writing the alphanumeric character to the image memory.

Ukazovátko v dosavadní formě se řídí obvody, porovnávajícími okamžitou adresu místa zobrazování v paměti obrazu s adresou pevně přivedenou na zvláštní adresový vstup obvodu pro řízení ukazovátka. Při shodě obou adres se vytvoří obraz ukazovátka. Velkou nevýhodou tohoto způsobu řízení je potřeb® porovnávacího obvodu pro adresové slovo velké'délky. Tento se většinou realizuje spojením integrovaných obvodů typu Exclusive-or s následným součinem. Vyhodnocovací obvod obsahuje další kombinační logické obvody. Oelkově je tento způsob jednak náročný na množství pouzder integrovaných obvodů, jednak na místo a příkon proudu. S větším množstvím pouzder roste pracnost při montáži a zároveň se zmenšuje spolehlivost zařízeni v provozu.The pointer in the prior art is controlled by circuits comparing the instantaneous address of the display location in the picture memory with the address fixed to a separate address input of the pointer control circuit. If both addresses match, a pointer image is created. A great disadvantage of this method of control is the need for a large-length address word comparison circuit. This is usually done by connecting integrated circuits of the type Exclusive-or with the following product. The evaluation circuit contains additional combinational logic circuits. On the one hand, this method is both demanding in terms of the number of IC sockets and in terms of space and power consumption. With a greater number of housings, the mounting effort increases and the reliability of the equipment in operation decreases.

Tyto nedostatky odstraňuje zapojení pro řízení ukazovátka v zobrazovacích jednotkách podlá vynálezu, u kterého je první adresovací vstup přepínacího obvodu spojen s adresovým vstupem zapojení, jehož synchronizační výstup je spojen s prvním výatupem časové základny, jejíž třetí výstup je spojen se třetím vstupem součtového obrazového obvodu, jehož výstup je spojen s obrazovým výstupem zapojení, jehož obrazový vstup je spojen se druhým vstupem součtového obrazového obvodu. Podstata vynálezu spočívá v tom, že adresový výstup časové základny je spojen s druhým adresovacím vstupem přepínacího obvodu. Výstup přepínacího obvodu je spojen s adresovacím vstupem adresovaného pamětového obvodu. Výstup adresovaného pamětového obvodu je spojen s pamětovým vstupem vyrovnávacího pamětového obvodu, jehož druhý výatup je spojen s prvním vstupem součtovéhoThese drawbacks are eliminated by the pointer control circuitry in the display units of the present invention, wherein the first addressing input of the switching circuit is connected to the address input of the circuit, the synchronization output of which is connected to the first output of the time base. the output of which is connected to the video output of the circuit, the video input of which is connected to the second input of the summation video circuit. The principle of the invention is that the address output of the time base is connected to the second address input of the switching circuit. The output of the switching circuit is coupled to the addressing input of the addressed memory circuit. The output of the addressed memory circuit is coupled to the memory input of the buffer memory circuit, the second output of which is coupled to the first input of the summation memory.

- 3 225 521 obrazového obvodu as prvním vstupem malovacího obvodu. Druhý vstup nulovacího obvodu je spojen se čtvrtým výstupem časové základny, jejíž druhý výstup je spojen se vstupem zápisového obvodu. Výstup zápisového obvodu je spojen s prvním vstupem^oučtového zápisového obvodu, jehož druhý vstup je spojen s výstupem nulovacího obvodu. Výstup součtového zápisového obvodu je spojen se zápisovým vstupem adresová·* ného paměťového obvodu, jehož paměťový vstup je spojen s prvním výstupem vyrovnávacího paměťového obvodu. Změnový vstup vyrovnávacího paměťového obvodu je spojen s pátým výstupem časové základny, jejíž šestý výstup je spojen s přepínacím vstupem přepínacího obvqdu.- 3,225,521 video circuitry and with a first paint circuit input. The second input of the reset circuit is connected to the fourth output of the time base, the second output of which is connected to the input of the write circuit. The output of the write circuit is coupled to the first input of the write-write circuit, the second input of which is connected to the output of the reset circuit. The output of the total write circuit is coupled to the write input of the address memory circuit whose memory input is coupled to the first output of the buffer memory circuit. The change input of the buffer memory circuit is connected to the fifth output of the time base, the sixth output of which is connected to the switching input of the switching circuit.

Výhodou tohoto zapojení je jednoduché obvodové uspořádání a úsporai integrovaných obvodů. Výhodou je také sloučení adresového řízení ukazovátka, s adresovým řízením paměti, což umožňuje jednodušší napojení na řídící mikropočítač.The advantage of this circuit is simple circuit arrangement and saving of integrated circuits. An advantage is also to merge the address control of the pointer with the address control of the memory, which makes it easier to connect to the control microcomputer.

Přiklad zapojení podle vynálezu je znázorněn v blokovém schématu na připojeném výkresu.An example of a circuit according to the invention is shown in the block diagram of the attached drawing.

Jednotlivé bloky zapojení je možno charakterizovat takto.Individual wiring blocks can be characterized as follows.

Časová základna 1 je vytvořena z paměťových a kombinačních logických prvků. Slouží k vytváření všech potřebných signálů. Jsou to signály sinchronizační, nulovací a zápisové.The time base 1 is formed from memory and combinational logic elements. It is used to create all necessary signals. These are the synchronization, reset and write signals.

Adresovaný paměťový obvod 2 tvoří paměťové prvky s možným zápisem. Zajišťuje zaznamenáni adresy ukazovátka.The addressed memory circuit 2 is write-able memory elements. Ensures the pointer address is recorded.

Vyrovnávací paměťový obvod 2 ΐθ vytvořen z paměťových prvků. Přebírá informaci o ukazovátku z adresovaného paměťového obvodu 2_ a současně tuto informaci v adresovaném paměťovém obvodu 2_ po vlastním zaznamenání ruší.The 2 obvodθ buffer memory circuit is made up of memory elements. It takes the pointer information from the addressed memory circuit 2 and at the same time deletes this information in the addressed memory circuit 2 after it has been recorded.

Součtový obrazový obvod 4 je vytvořen z kombinačních logických prvků. Směšuje vnější obrazový signál s obrazem ukazovátka.The summation circuit 4 is formed from combinational logic elements. Mixes the external video signal with the pointer image.

Nulovací obvod 2 J® vytvořen z kombinačních logických prvků. Vytváří nulovací impuls po zápisu informace o ukazovátku ve vyrovnávacím paměťovém obvodu J.The reset circuit 21 is formed from combinational logic elements. It generates a reset pulse after the pointer information is written in the buffer memory J.

Invertující zápisový obvod 6. je vytvořen z kombinačních logických prvků. Vytváří zápisový impuls adresy ukazovátka.The inverting write circuit 6 is formed of combinational logic elements. Creates a write pulse address for the pointer address.

Součtový zápisový obvod ]_ je tvořen z kombinačních logických prvků. sečítá impulsy zápisové a nulovací.The sum write circuit 11 is formed from combinational logic elements. adds write and reset pulses.

Přepínací obvod 8 je vytvořen z kombinačních logických prvků. Přepíná vnější stranu ukazovátka nebo vnitřní adresu ukazovátka naThe switching circuit 8 is formed of combinational logic elements. Switches the outside of the pointer or the inside address of the pointer to

- 4 adresovací vstup 21 adresovaného paměťového obvodu 2, 225 521- 4 addressing input 21 of the addressed memory circuit 2, 225 521

Zapojení pro řízení ukazovátka v zobrazovacích jednotkách je provedeno takto: První adresovací vstup 81 přepínacího obvodu 8 je spojen s adresovým vstupem 92 zapojení. Synchronizační výstup 91 zapojení je spojěn s prvním výstupem 11 Časové základny 1. Třetí výstup 13 časové Základny 1 je spojen se třetím vstupem 43 součtového obrazového obvodu 4;, jehož výstup 44 je spojen s obrazovým výstupemThe wiring for controlling the pointer in the display units is as follows: The first address input 81 of the switching circuit 8 is coupled to the address input 92 of the wiring. The synchronization output 91 of the wiring is connected to the first output 11 of the time base 1. The third output 13 of the time base 1 is connected to the third input 43 of the summation circuit 4, whose output 44 is connected to the video output.

9,4 zapojení. Obrazový vstup 93 zapojení je spojen se druhým vstupem 42 součtového obrazového obvodu 4. Adresový výstup 17 časové základny 1 je spojen se druhým adresovacím vstupem 82 přepínacího obvodu 8_tVýstup 84 přepínacího obvodu 8 je spojen s adresovacím vstupem 21 adresovaného paměťového obvodu 2, Výstup 23 adresovaného paměťového obvodu £ je spojen s paměťovým vstupem 32 vyrovnávacího paměťového obvodu 3· Druhý výstup 34 vyrovnávacího paměťového obvodu 3. je spojen s prvním vstupem 41 součtového obrazového obvodu 4 a s prvním vstupem 53 nulovacího obvodu 2* Druhý vstup 52 nulovacího obvodu 2 ΰθ spojen se čtvrtým vstupem 14 časové základny _1. Druhý vstup 12 časové základny 1 je spojen se vstupem 61 invertují čího zápisového obvodu 6>. Výstup 62 invertují čího zápisového obvodu 6, je spojen s prvním vstupem 71 součtového zápisového obvodu 7,. Druhý vstup 72 součtového zápisového obvodu 7 je spojen s výstupem 51 nulovacího obvodu 2* Výstup 73 součtového zápisového obvodu 7 je spojen se zápisovým vstupem 22 adresovaného pamětového obvodu £. Painětový vstup 24 adresovaného paměťového obvodu £ je spojen s prvním výstupem 33 vyrovnávacího paměťového obvodu 3. Změnový vstup 31 vyrovnávacího paměťového obvodu je spojen s pátým výstupem 15 časové základny 1. 2estý výstup 16 časové základny 1 je spojen s přepínacím vstupem 83 přepínacího obvodu 8.9.4 wiring. The video input 93 is connected to the second input 42 of the summation video circuit 4. The address output 17 of the time base 1 is connected to the second address input 82 of the switching circuit 8 _t The output 84 of the switching circuit 8 is connected to the address input 21 of the addressed memory circuit 2, output 23 the addressed memory circuit 6 is connected to the memory input 32 of the buffer circuit 3. The second output 34 of the buffer circuit 3 is connected to the first input 41 of the summation circuit 4 and to the first input 53 of the reset circuit 2. by the fourth input 14 of the time base 1. The second input 12 of the time base 1 is connected to the input 61 of the inverting write circuit 6. The output 62 of the inverting write circuit 6 is connected to the first input 71 of the total write circuit 7. The second input 72 of the total write circuit 7 is connected to the output 51 of the reset circuit 2. The output 73 of the total write circuit 7 is connected to the write input 22 of the addressed memory circuit 7. The painful input 24 of the addressed memory circuit 6 is connected to the first output 33 of the buffer memory circuit 3. The change input 31 of the buffer memory circuit is connected to the fifth output 15 of the time base 1.

Zapojení pracuje takto. Na adresový vstup 92 zapojení se přivede adresa ukazovátka a odtud přichází na první adresovací vstup 81 přepíhacího obvodu 8. Přepínacím signálem, který vychází z Časové základny 1 a to přes její šestý výstup 16 na přepínací vstup 83 přepínacího obvodu 8, se přepne adresa, ukazovátka z prvního adresovacího vstupu 81 přepínacího obvodu 8 na jeho výstup 84 a dále přechází adresovacím vstupem 2.1 adresovaného pamětového obvodu 2 do adresovaného paměťového obvodu Na tuto adresu se zapíše v adresovaném paměťovém obvodu 2 informace z jeho paměťového vstupu 24. Zápis se provádí impulsem vycházejícím ze druhého výstupu 12 časové základny 2 odkud jde na vstup 61 invertujícího zápisového obvodu 6. V invertujícím zápisovém obvodu 6 se vytvoří zápisový signál, který jde do součtového zápisového obvodu J přes jeho první vstup 71. Zde se sečte ε ostatními zápisovými signály a přechází přes výstup 73 součtového zá225 521 pásového obvodu 7 na zápisový vstup 22 adresovaného paměťového obvodu 2* jako zápisový signál, který dá impuls k zapsání informace z paměťového vstupu 24 adresovaného paměťového obvodu £ na adresu ukazovátka. Tato činnost probíhá v době zatemění obrazového snímku.The wiring works as follows. The address of the wiring address 92 is brought to the address of the pointer and from there it comes to the first address input 81 of the switching circuit 8. A switching signal coming from the time base 1 via its sixth output 16 to the switching input 83 of the switching circuit 8 from the first addressing input 81 of the switching circuit 8 to its output 84 and then passes through the addressing input 2.1 of the addressed memory circuit 2 to the addressed memory circuit At this address the information from its memory input 24 is written in the addressed memory circuit 24. output 12 of the time base 2 from where it enters input 61 of the inverting write circuit 6. In the inverting write circuit 6, a write signal is generated which goes to the sum write circuit J via its first input 71. Here sums ε with the other write signals and passes through the output 73 of the tracked circuit add-on circuit 52 to the write-in 22 of the addressed memory circuit 2 as a write signal, which gives an impulse to write information from the memory input 24 of the addressed memory circuit 6 to the address of the pointer. This is done while the image is dark.

Potom časová základna 1 přes svůj šestý výstup 16 a přes^- přepínací vstup 83 přepínacího obvodu 8 přepne výstup 84 přepínacího obvodu 8 na jeho první adresovací vstup 82. Adresování adresovaného paměťového obvodu 2. se provádí z adresového výstupu 17 časové základny 1 přes druhý adresovací vstup 82 přepínacího obvodu 8 a přes jeho výstup 84. Dojde-li ke shodě adresy ukazovátka zapsané v adresovaném paměťovém obvodu 2 s adresou časové základny 1, potom se informace o shodě objeví na výstupu 23 adresovaného paměťového obvodu £. Tato informace se přepisuje z výstupu 23 adresovaného paměťového obvodu £ na paměťový vstup 32 vyrovnávacího paměťového obvodu 3. Přepis se provádí změnovým impulsem, který vzniká v časové základně 1 a jde přes její pátý výstup 15 na změnový vstup 31 vyrovnávacího paměťového obvodu 2· Na druhém výstupu 34/ vyrovnávacího paměťového obvodu 3 se objeví informace o ukazovátku. Tato informace se přivádí na první vstup 41 součtového obrazového obvodu 4 a na první vstup 53 nulováčího obvodu V součtovém obrazovém obvodu 4 se informace o ukazovátku sečte s vnějším obrazovým signálem, který přichází na obrazový vstup 93 zapojení a odtud na druhý vstup 42 součtového obrazového obvodu 4. Sečtené signály jdou přes výstup 44 součtového obrazového obvodu 4, na obrazový výstup 94 zapojeni. Nulovací obvod synchronizuje časová základna 1 svým výstupem 14. Synchronizační signál přichází na druhý vstup 52 nulovacího obvodu 1. Impuls z výstupu 51 nulovacího obvodu £ přichází na druhý vstup 72 součtového zápisového obvodu 7. Z výstupu 73 součtového zápisového obvodu 7 jde tento signál na zápisový vstup 22 adresovaného paměťového obvodu 2, ve kterém zajistí zapsání informace přítomné na prvním výstupu 33 vyrovnávacího paměťového obvodu 3. do adresového paměťového obvodu £ přes jeho paměťový vstup 24. Tím se zruší informace o adrese ukazovátka v adresovaném paměťovém obvodu 2. a obnoví se až v následujícím zatemění obrazového snímku.Then, the time base 1 via its sixth output 16 and the switch ^- over input 83 of the switching circuit 8 switches the output 84 of the switching circuit 8 to its first addressing input 82. Addressing the addressed memory circuit 2 is done from address output 17 of time base 1 via the second addressing input If the address of the pointer written in the addressed memory circuit 2 matches the address of the time base 1, then the match information will appear at the output 23 of the addressed memory circuit 8. This information is transcribed from the output 23 of the addressed memory circuit 6 to the memory input 32 of the buffer memory circuit 3. The transcription is performed by the change pulse generated in the time base 1 and via its fifth output 15 to the change input 31 of the buffer memory 2. In the output 34 / buffer memory 3, pointer information appears. This information is fed to the first input 41 of the summation circuit 4 and to the first input 53 of the zero circuit. 4. The summed signals go through the output 44 of the summation circuit 4, to the video output 94 connected. The reset circuit synchronizes the time base 1 with its output 14. The synchronization signal arrives at the second input 52 of the reset circuit 1. The pulse from the output 51 of the reset circuit 6 arrives at the second input 72 of the total write circuit 7. an address 22 of the addressed memory circuit 2, in which it ensures that the information present at the first output 33 of the buffer memory circuit 3 is written to the address memory circuit 8 via its memory input 24. This clears the pointer address information in the addressed memory circuit 2 and in the following blackout of the image frame.

Vynálezu se využije při návrhu a realizaci jednotek s možným zápisem abecedně-číslicových znaků, zejména typu ediční jednotka, s obrazovkovým zobrazovačem.The invention will be utilized in the design and implementation of units with the possibility of writing alphabetic-numeral characters, in particular of the type of edition unit, with a screen display.

Claims

SUBJECT OF THE INVENTION

225 521

Pointer control wiring in display units in which the first address input of the switching circuit is coupled to the address input of the wiring whose synchronization output is coupled to the first output of the time base whose third output is coupled to the third input of the summation video circuit output. a video output circuit, the video input of which is connected to the second input of the summation circuit, characterized in that the address output (17) of the time base (1) is connected to the second address input (82) of the switching circuit (8) whose output (84) is connected to the addressing input (21) of the addressed memory circuit (2), the output (23) of which is connected to the memory input (32) of the buffer memory circuit (3), the second output of which is connected to the first input (41). a summation image circuit (4) and a first input (53) of a reset circuit (5), the second input (52) of which is coupled to a fourth output (14) of the time base (1), the second output (12) of which is connected to the input (61) of the inverting write circuit (6), the output of which (62) is connected to the first input (71) 7), whose second input (72) is connected to the output (51) of the reset circuit (5), and the output (73) of the sum writer circuit (7) is connected to the write input (22) of the addressed memory circuit (2), the memory input (24) is connected to the first output (33) of the buffer memory circuit (3), whose change input (31) is connected to the fifth output (15) of the time base (1), the sixth output (16) of which is connected to the switch input (83) of the switching circuit (8).