CS231248B1 - Involvement of inhomogeneous system for comparative diagnostics - Google Patents
Involvement of inhomogeneous system for comparative diagnostics Download PDFInfo
- Publication number
- CS231248B1 CS231248B1 CS833895A CS389583A CS231248B1 CS 231248 B1 CS231248 B1 CS 231248B1 CS 833895 A CS833895 A CS 833895A CS 389583 A CS389583 A CS 389583A CS 231248 B1 CS231248 B1 CS 231248B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- terminal
- comparator
- microcomputer
- subsystem
- address
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Vynález řeSí materiálovou úsporu při realizaci komparační diagnostiky multimikropočítačového systému pomocí vestavěných komPeríesení se dosahuje náhradou redundatních mikropočítačových podsystémů pomocí simulátorů, jejichž podstata spočívá v předvídání následující adresy po provedení instrukce.The invention solves the problem of material savings in the implementation of comparative diagnostics of a multi-microcomputer system using built-in comparators. The solution is achieved by replacing redundant microcomputer subsystems with simulators, the essence of which lies in predicting the next address after executing an instruction.
Description
Předmětem vynálezu je zapojení nehomogenního systému pro komparační diagnostiku, které řeší materiálovou úsporu při realizaci komparační diagnostiky multimikropočítačového systému pomocí vestavěných komparátorů.The subject of the invention is the connection of a non-homogeneous system for comparative diagnostics, which solves material savings when implementing comparative diagnostics of a multi-microcomputer system using built-in comparators.
Důležitým kritériem pro návrh multimikropočítačového systému je zabezpečení jeho autonomní diagnostikovatelnoati. Jednou z metod, které ee v praxi používá, je komparace stavů sběrnic jednotlivých mikropočítačových podsystémů v reálném čase pomocí vestavěných komparátorů. Tato metoda má hlavní výhodu v rychlosti provedeni testu. Mírou diagnoatikovatelnosti systému bývá často označován maximální přípustný počet poruch t, který se může v systému současně vyskytnout při zachování lokalizovatelnosti vSech poruch.An important criterion for the design of a multi-microcomputer system is to ensure its autonomous diagnosability. One of the methods used in practice is the comparison of bus states of individual microcomputer subsystems in real time using built-in comparators. This method has the main advantage of speeding up the test. The degree of diagnosability of the system is often referred to as the maximum permissible number of faults t that can occur simultaneously in the system while maintaining the localizability of all faults.
V komparačním zapojení se ukazuje, že je nutný minimální počet srovnávaných podsystémů nAffl^n - t+2, počet komparétoru “(^g2)“ ' e diagnostika může probíhat v jednom kroku testu tj. bez realizace opravy můžeme lokalizovat vSech t poruch. Dosud používané zapojení komparačního typu vSak neřeší oblast diagnostiky nehomogenních systémů a uvažují komparaci shodných podsystémů. Tím se při návrhu multimikropočítačového systému z hlediska autonomní diagnostlkovatelnostl vylučuje možnost použití například simulátorů místo redundathích podsystémů, což představuje určitou materiálovou úsporu.In the comparative connection, it turns out that the minimum number of compared subsystems n Affl ^ n - t+2 is necessary, the number of comparators “(^g 2 )“ ' e diagnostics can be carried out in one test step, i.e. without performing a repair, we can locate all t faults. The so far used comparison type connections do not address the area of diagnostics of inhomogeneous systems and consider the comparison of identical subsystems. This excludes the possibility of using, for example, simulators instead of redundant subsystems when designing a multimicrocomputer system from the point of view of autonomous diagnosability, which represents a certain material saving.
Tuto nevýhodu odstraňuje zapojení nehomogenního systému pro komparační diagnostiku, jehož podstata spočívá v tom, že adresní svorka prvního mikropočítačového podsystému je spojena s první svorkou prvního komparétoru a s prvni svorkou třetího komparétoru, adresní svorka druhého mikropočítačového podsystému je spojena s druhou svorkou prvního komparétoru a s prvni svorkou druhého komparétoru, adresní svorka prvního simulátoru je spojena s druhou svorkou druhého komparétoru a s druhou svorkou pátého komparétoru, datová svorka prvního mikropočítačového podsystému je spojena s první svorkou čtvrtého komparétoru, datová svorka druhého mikropočítačového podsystému je spojena s druhou svorkou čtvrtého komparétoru, výstupní svorka žádosti o přerušení prvního mikropočítačového podsystému je spojena se třetí svorkou synchronizétoru, svorka feteh-signálu prvního mikropočítačového podsystému je spojena s druhou svorkou synchronizétoru, výstupní svorka žádosti o přerušení druhého mikropočítačového podsystému je spojena s pátou svorkou synchronizétoru, svorka fetch-signélu druhého mikropočítačového podsystému je spojena s první svorkou synchronizétoru, čtvrtá svorka synchronizétoru je spojena s řídicím vstupem druhého komparátora a s řídicím vstupem třetího komparétoru, šestá svorka synchronizétoru je spojena se vstupní svorkou žádosti o přerušení prvního mikropočítačového podsystému; se vstupní svorkou žádosti o přeražení drahého mikropočítačového podsystému a se vstupní svorkou žádosti o přerušení prvního simulátora, svorka řízení prvního mikropočítačového podsystému je spojena s první svorkou sedmého komparétoru, svorka řízení drahého mikropočítačového podsystému je spojena s drahou svorkou sedmého komparétoru a výstup sedmého komparétoru je spojen se třetí svorkou prvního komparétoru.This disadvantage is eliminated by the connection of a non-homogeneous system for comparative diagnostics, the essence of which lies in the fact that the address terminal of the first microcomputer subsystem is connected to the first terminal of the first comparator and to the first terminal of the third comparator, the address terminal of the second microcomputer subsystem is connected to the second terminal of the first comparator and to the first terminal of the second comparator, the address terminal of the first simulator is connected to the second terminal of the second comparator and to the second terminal of the fifth comparator, the data terminal of the first microcomputer subsystem is connected to the first terminal of the fourth comparator, the data terminal of the second microcomputer subsystem is connected to the second terminal of the fourth comparator, the output terminal of the interrupt request of the first microcomputer subsystem is connected to the third terminal of the synchronizer, the feteh-signal terminal of the first microcomputer subsystem is connected to the second terminal of the synchronizer, the output terminal of the interrupt request of the second microcomputer subsystem is connected to the third terminal of the synchronizer subsystem is connected to the fifth terminal of the synchronizer, the fetch-signal terminal of the second microcomputer subsystem is connected to the first terminal of the synchronizer, the fourth terminal of the synchronizer is connected to the control input of the second comparator and to the control input of the third comparator, the sixth terminal of the synchronizer is connected to the interrupt request input terminal of the first microcomputer subsystem; to the interrupt request input terminal of the expensive microcomputer subsystem and to the interrupt request input terminal of the first simulator, the control terminal of the first microcomputer subsystem is connected to the first terminal of the seventh comparator, the control terminal of the expensive microcomputer subsystem is connected to the expensive terminal of the seventh comparator and the output of the seventh comparator is connected to the third terminal of the first comparator.
Výhodou uvedeného zapojení je určitá materiálová úspora, která spočívá v náhradě redundatního mikropočítačového podsystému funkčně redukovaným simulátorem při zachování autonomní diagnostikovetelnosti systému pra výskyt jedné poruchy. Pomocí komparace datových sběrnic lze určit okamžik neshody a po sejmutí hlášení z komparátorů adresních a řídicích' sběrnic a kódu řízení probíhající operace sé provede další anelýza příčiny vzniku neshody v rámci podsystému. Pro libovolný počet poruch t je možné doplnit systém tolika simulátory, aby byla zajištěna autonomní diagnostikovatelnost.The advantage of the above connection is a certain material saving, which consists in replacing the redundant microcomputer subsystem with a functionally reduced simulator while maintaining the autonomous diagnosability of the system in the event of a single fault. By comparing the data buses, the moment of discrepancy can be determined, and after receiving the message from the comparators of the address and control buses and the control code of the ongoing operation, further analysis of the cause of the discrepancy within the subsystem is performed. For any number of faults t, it is possible to supplement the system with as many simulators as necessary to ensure autonomous diagnosability.
Na přiloženém výkresu je uvedeno zapojení nehomogenního systému pro komparační diagnostiku podle vynálezu. Adresní svorka 12 prvního mikropočítačového podsystému 1 je spojena s první svorkou 6l prvního komparétoru £, s první svorkou 21 šestého komparétoru 2 a s první svorpkou 141 třetího komparétoru 14. Adresní svorka 21 druhého mikropočítačového podsystému 2 je spojena s drahou svorkou £2 prvního komparétoru £ a a první svorkou 21 druhého komparátora 2« Adresní svorka 31 prvního simulátoru J jo spojena s drahou svorkou 72 druhého komparétoru 2, a první svorkou 81 pátého komparétoru £ a s druhou svorkou 142 třetího komparátoru 1Α· Datová svorka J2 prvního mikropočítačového podsystému i je spojena s první svorkou 150 čtvrtého komparátoru 15· Datová svorka 24 druhého mikropočítačového podsystému 2 je spojena s druhou svorkou 151 čtvrtého komparátoru 15. Výstupní svorka H žádosti o přerušení prvního mikropočítačového podsystému 1 je spojena se třetí svorkou 52 synchron!zátoru 5. Svorka jj, fetch-signálu prvního mikropočítačového podsystému 1 je spojena s druhou svorkou 5i synchronlzátoru 5· Výstupní svorka 22 žádosti o přerušení druhého mikropočítačového podsystému 2 je spojena β pátou svorkou 54 synchronlzátoru 5.The attached drawing shows the connection of a non-homogeneous system for comparative diagnostics according to the invention. The address terminal 12 of the first microcomputer subsystem 1 is connected to the first terminal 61 of the first comparator £, to the first terminal 21 of the sixth comparator 2 and to the first terminal 141 of the third comparator 14. The address terminal 21 of the second microcomputer subsystem 2 is connected to the expensive terminal £2 of the first comparator £ and to the first terminal 21 of the second comparator 2«. The address terminal 31 of the first simulator J is connected to the expensive terminal 72 of the second comparator 2, and to the first terminal 81 of the fifth comparator £ and to the second terminal 142 of the third comparator 1Α. The data terminal J2 of the first microcomputer subsystem i is connected to the first terminal 150 of the fourth comparator 15. The data terminal 24 of the second microcomputer subsystem 2 is connected to the second terminal 151 of the fourth comparator 15. The output terminal H of the interrupt request of the first microcomputer subsystem 1 is connected to the third terminal 52 of the synchronizer 5. The terminal jj, of the fetch signal of the first microcomputer subsystem 1 is connected to the second terminal 5i of the synchronizer 5. The output terminal 22 of the interrupt request of the second microcomputer subsystem 2 is connected to the fifth terminal 54 of the synchronizer 5.
Svorka 21 fetch-signálu druhého mikropočítačového podsystému 2 je spojena s první svorkou 50 synchronlzátoru 5· čtvrtá svorka 53 synchronlzátoru 5 je spojena s řídicím vstupem 70 drihého komparátoru 2, s řídicím vstupem 140 třetího komparátoru 14, s řídicím vstupem 80 pátého komparátoru gas řídicím vstupem 90 šestého komparátoru £.The fetch signal terminal 21 of the second microcomputer subsystem 2 is connected to the first terminal 50 of the synchronizer 5. The fourth terminal 53 of the synchronizer 5 is connected to the control input 70 of the second comparator 2, to the control input 140 of the third comparator 14, to the control input 80 of the fifth comparator 15 and to the control input 90 of the sixth comparator 16.
Šestá svorka 55 synohronizátoru 5 je spojena se vstupní svorkou 10 žádosti o přerušení prvního mikropočítačového podsystému 1, se vstupní svorkou 2fi žádosti o přerušení druhého mikropočítačového podsystému 2> ae vstupní svorkou 20 žádosti o přerušení prvního simulátoru 2 a ae vstupní svorkou ASI žádosti o přerušení druhého simulátoru A· Adresní svorka AI druhého simulátoru A je spojena s druhou svorkou 82 pátého komparátoru gas druhou svorkou 92 šestého komparátoru 5·The sixth terminal 55 of the synchronizer 5 is connected to the interrupt request input terminal 10 of the first microcomputer subsystem 1, to the interrupt request input terminal 2fi of the second microcomputer subsystem 2> and to the interrupt request input terminal 20 of the first simulator 2 and to the interrupt request input terminal ASI of the second simulator A. The address terminal AI of the second simulator A is connected to the second terminal 82 of the fifth comparator gas and to the second terminal 92 of the sixth comparator 5.
Svorka 18 řízení prvního mikropočítačového podsystému 1 je spojena s první svorkou 160 sedmého komparátoru 16. Svorka 2Ž řízení druhého mikropočítačového podsystému 2 je spojena s druhou svorkou 161 sedmého komparátoru 16. Výstup 162 sedmého komparátoru 16 je spojen se třetí svorkou 60 prvního komparátoru £.The control terminal 18 of the first microcomputer subsystem 1 is connected to the first terminal 160 of the seventh comparator 16. The control terminal 20 of the second microcomputer subsystem 2 is connected to the second terminal 161 of the seventh comparator 16. The output 162 of the seventh comparator 16 is connected to the third terminal 60 of the first comparator 16.
V mikropočítačových podsystémech, které jsou funkční, je v diagnostickém režimu současné spuštšn shodný testovací program. Jeho synchronní průběh je komparován prostřednictvím komparátorů £, 2» lá, 12 8 JLŽ pro případ zapojení s t=l. První simulátor 2, který se skládá z čítače počtu instrukcí, z dekodéru míst větvení testovacího programu, a z pamětí návěští testovacího programu, vysílá na adresní svorce 23 očekávanou adresu, tj. plní funkci předvldače následující adresy po provedení jedné instrukce testovacího programu.In the microcomputer subsystems that are functional, an identical test program is simultaneously running in the diagnostic mode. Its synchronous progress is compared by means of comparators £, 2» 1a, 12 8 JLŽ for the case of st=1 connection. The first simulator 2, which consists of an instruction number counter, a test program branch point decoder, and test program label memories, sends the expected address to the address terminal 23, i.e. it performs the function of a pre-controller of the following address after the execution of one test program instruction.
žádostí o přerušení, které vzniknou v mikropočítačových podsystémech 1 a 2, jsou zavedené přes svorky 52 a 54 do synchronlzátoru 5 a ne svorce 55 se objeví žádost o přerušení sesynchron!zováné s fetch-signály z mikropočítačových podsystémů 1 a 2» aby se zarušilo akceptování žádosti v rámci stejné instrukce. Na vstupní svorce 3f> způsobí tento signál výběr příslušné adresy z paměti návěští. Komparátory 2 a 14 jsou řízené fetch-signály ze svorky 53 synohronizátoru 5, takže dochází ke komparaci pouze adres instrukcí. První komparátor £ srovnává všechny stavy na adresních sběrnicích a sedmý komparátor j£ srovnává všechny stavy na řídicích sběrnicích a výsledky posílá do prvního komparátoru £.Interrupt requests that arise in microcomputer subsystems 1 and 2 are introduced through terminals 52 and 54 into synchronizer 5 and not terminal 55 an interrupt request appears synchronized with the fetch signals from microcomputer subsystems 1 and 2» in order to cancel the acceptance of the request within the same instruction. At input terminal 3f> this signal causes the selection of the appropriate address from the label memory. Comparators 2 and 14 are controlled by fetch signals from terminal 53 of synchronizer 5, so that only instruction addresses are compared. The first comparator £ compares all states on the address buses and the seventh comparator j£ compares all states on the control buses and sends the results to the first comparator £.
Výsledky komparací se z výstupů ál, 73 a 143 posílají do stavového dekodéru (není zakreslený), který považujeme spolu se synchronizétorem 5 a s komunikačními sběrnicemi za tvrdé jádro. Ve stavovém dekodéru se určí v případě detekce neshody, zda porucha je v prvním mikropočítačovém podsystému 1, nebo ve druhém mikropočítačovém podsystému 2> nebo v některém komparátoru ž, 2> 14, anebo v prvním simulátoru J. Protože toto diagnostické rozlišení je příliš hrubé, je v systému zabudovaný čtvrtý komparátor 15 a sedmý komparátor 16 pro detekci neshody na datových a řídicích sběrnicích mikropočítačových podsystémů 1 a 2·The results of the comparisons are sent from the outputs a1, 73 and 143 to the state decoder (not shown), which we consider together with the synchronizer 5 and the communication buses as the hard core. In the state decoder, in the case of detection of a mismatch, it is determined whether the fault is in the first microcomputer subsystem 1, or in the second microcomputer subsystem 2> or in one of the comparators ž, 2> 14, or in the first simulator J. Since this diagnostic resolution is too coarse, the system includes a fourth comparator 15 and a seventh comparator 16 for detecting a mismatch on the data and control buses of the microcomputer subsystems 1 and 2.
Signál z výstupu 152 může být zpracován pro příkaz k záznamu kódu probíhající operace a řídicí sběrnice jednoho z mikropočítačových podsystémů, obecně z podsystému se správným kódem řízení, a hlášení prvního komparátoru 5. Z těchto údajů se po skončení testu určí výměnný modul s poruchou (mikroprocesor, paměl, periferní zařízení).The signal from output 152 can be processed to command recording of the code of the ongoing operation and the control bus of one of the microcomputer subsystems, generally from the subsystem with the correct control code, and the report of the first comparator 5. From this data, the faulty replacement module (microprocessor, memory, peripheral device) is determined after the test is completed.
Komparace řídicích sběrnic je zahrnuta do hlášení prvního komparátoru 2 a signalizuje v případě neshody poruchu v některém z mikroprocesorů. Pokud je nutné uvažovat současně možnost detekce dvou poruch trvalého charakteru t-2, přičemž dojde v průběhu testu alespoň k jedná neshodě mezi těmito poruchami, potom musíme zajistit komparaci ětyř podsystémů pomocí pěti komperátorů. Když nahradíme jeden podsystém simulátorem, pro tři podsystémy potřebujeme tři úplné komparétory adresních, řídicích a datových sběrnic a pro komparaci se simulátorem dve redukované komparétory adresních sbémic.The comparison of the control buses is included in the message of the first comparator 2 and signals a fault in one of the microprocessors in case of a mismatch. If it is necessary to consider the possibility of detecting two permanent faults t-2 at the same time, and at least one mismatch between these faults occurs during the test, then we must ensure the comparison of four subsystems using five comparators. If we replace one subsystem with a simulator, we need three complete comparators of the address, control and data buses for three subsystems and two reduced comparators of the address bus for comparison with the simulator.
Při detekci poruchy se mueí zaznamenat kromě edresního syndromu také datový syndrom. Zde mohou nastat tři různé situace při detekci dvou poruch:When detecting a fault, in addition to the address syndrome, a data syndrome may also be recorded. Here, three different situations can occur when two faults are detected:
a) existuje porucha řízení nebo adresace mikroprocesoru ve dvou podsystémech, potom k lokalizaci mikroprocesorů stačí adresní syndrom;a) there is a microprocessor control or addressing failure in two subsystems, then the address syndrome is sufficient to locate the microprocessors;
b) existuje porucha paměti nebo dat mikropreceeoru ve dvou podsystémech, potom kód řízení lze zaznamenat z libovolného podsystému a z tohoto údaje a z datového syndromu se určí paměti nebo mikroprocesory v rámci podsystémů;b) there is a failure of the memory or data of the microprocessor in two subsystems, then the control code can be recorded from any subsystem and from this data and the data syndrome the memories or microprocessors within the subsystems are determined;
c) existuje porucha paměti nebo dat mikroprocesoru v jednom podsystému a porucha řízení nebo adresace mikroprocesoru v druhém podsystému, potom z adresního syndromu lze určit podsystém se správným kódem a z něho a z datového syndromu lokalizovat poruchu v rámci podsystému. Podsystémy s poruchou se určí po skončení testu z adresního syndromu. Výkres popisuje dalěí variantu, která spočívá v náhradě dvou podsystémů prvním simulátorem 3 a druhým simulátorem 4· Hlášení o případné neshodě se předévá z výstupů £3, 23, 83. 23 e 143 opět do stavového dekodéru pro určení místa poruchy. V tomto případě nelze provádět účinnou detekci poruchy prostřednictvím komparace datových, adresních e řídicích sběrnic a diagnostické rozliěení je na úrovni výměnného podsystému, simulátoru nebo komparátoru. Komparétory £, 2, fi, 2» 14» 15. a 16 se testuji například jednotlivě z mikropočítačových podsystémů 1 e 2 při spojených svorkách £l; £2, resp. 21» Ί2, resp. Sl» 82, resp. 21» 22» resp. 141, 142, resp. 150 151. resp. 160r 161 (není předmětem této přihlášky vynálezu).c) there is a failure of the microprocessor memory or data in one subsystem and a failure of the microprocessor control or addressing in the other subsystem, then from the address syndrome it is possible to determine the subsystem with the correct code and from it from the data syndrome to localize the failure within the subsystem. The subsystems with a failure are determined after the end of the test from the address syndrome. The drawing describes another variant, which consists in replacing two subsystems with the first simulator 3 and the second simulator 4. The message about a possible discrepancy is forwarded from the outputs £3, 23, 83. 23 and 143 again to the status decoder to determine the location of the failure. In this case, effective failure detection cannot be performed by comparing the data, address and control buses and the diagnostic resolution is at the level of the replacement subsystem, simulator or comparator. Comparators £, 2, fi, 2» 14» 15. and 16 are tested, for example, individually from microcomputer subsystems 1 and 2 with connected terminals £l; £2, respectively. 21» Ί2, respectively. S1» 82, respectively. 21» 22» respectively. 141, 142, respectively. 150 151. respectively. 160 r 161 (not the subject of this application).
Uvedený systém lze znázornit z hlediska diagnostiky grafovým modelem O /Up, U^,The above system can be represented from a diagnostic point of view by the graph model O /Up, U^,
Uqq, UqR, Up, C, T, D/, kde Up je množina uzlů odpovídající jednotlivým funkčním modulům u^p /mikroprocesory, paměti, vnějěí zařízení/, U^ je množina uzlů odpovídajících shodným podsystémům, které sestávají z modulů uiF /makromoduly/, Ucc je množina uzlů UjCC Zpovídajících jednotlivým úplným komparačním modulům /komparétory/, UqR je množina uzlů UjqR odpovídajících jednotlivým redukovaným komparačním modulům /komparétory/,Uqq, Uq R , Up, C, T, D/, where Up is the set of nodes corresponding to individual functional modules u^p /microprocessors, memories, external devices/, U^ is the set of nodes corresponding to identical subsystems consisting of modules u iF /macromodules/, U cc is the set of nodes UjCC corresponding to individual complete comparison modules /comparators/, Uq R is the set of nodes Ujq R corresponding to individual reduced comparison modules /comparators/,
Up je množina uzlů ubP odpovídajících jednotlivým simulačním modulům /simulátory-předvídače/, C je množina hran—j reprezentujících komparace modulů u^F, u^p respektive uiM’ ujlí r*spektive u^p, Ujp realizované komparátorem ukcc respektive T je množina hran —> t^j reprezentujících úplný detekční test modulu u^F respektive u^ respektive u^p respektive UjM realizovaný makromodulem a D je množina hran rz; d3 j reprezentujících možnost obousměrné resp. jednosměrné stimulace mezi moduly uiF, u^p, respektive u^, u^p.Up is the set of nodes u bP corresponding to individual simulation modules /simulators-predictors/, C is the set of edges—j representing comparisons of modules u^ F , u^p respectively u iM' u jlí r *spective u^p, Ujp implemented by comparator u kcc respectively T is the set of edges —> t^j representing the complete detection test of module u^ F respectively u^ respectively u^ p respectively Uj M implemented by macromodule and D is the set of edges rz; d 3 j representing the possibility of bidirectional or unidirectional stimulation between modules u iF , u^p, respectively u^, u^p.
K jednotlivým hraném se připisují binární váhy j respektive respektive vií _j. Váha j =0, když komparátor nedetekoval neshodu ďo okamžiku vyhodnocení, v opačném případě =1. Váha w?j =0, když test tíj nedetekoval poruchu, v opačném případě =1. Váha Wj j připsaná k hraně--d^ je rovna 0, když v okamžiku detekce poruchy zdrojem stimulu je modul a je rovna*1 v případě, že zdrojem stimulu je modul u^.'Binary weights j and vi í _j are assigned to individual edges. Weight j =0 if the comparator did not detect a mismatch ďo at the time of evaluation, otherwise =1. Weight w?j =0 if the test tíj did not detect a fault, otherwise =1. Weight Wj j assigned to edge--d^ is equal to 0 if at the time of fault detection the stimulus source is module a and is equal to*1 if the stimulus source is module u^.'
Váhy mají nedefinovanou hodnotu x (0,1), když moduly realizující danou operaci mají poruchu. Uvažujeme pouze poruchy trvalého charakteru a předpokládáme, že v důsledku rychlosti provedení testu nevznikne v průběhu testu porucha. Hodnoty veh se po provedení testu dekódují ve stavovém dekodéru, který považujeme spolu se synchronizátorem a s komunikačními cestami za tvrdé jádro. Zapojení, které je předmětem vynálezu, znázorníme následujícím diagnostickým grafem na úrovni podsystémů:The weights have an undefined value x (0,1) when the modules performing the given operation have a fault. We consider only permanent faults and assume that due to the speed of the test execution, no fault will occur during the test. After the test is performed, the values of veh are decoded in the state decoder, which we consider together with the synchronizer and the communication paths as the hard core. The connection that is the subject of the invention is illustrated by the following diagnostic graph at the subsystem level:
( U6CR) kde( U 6CR) where
U5CR komparátor 2 U6CR P37711^ komparátor £ U7CR ^est^ kompařátor 2 UgCR d® třetí komparátor 14 u^CR d® P^tý komparátor §. U 5CR comparator 2 U 6CR P 37711 ^ comparator £ U 7CR ^ est ^ comparator 2 UgCR d® third comparator 14 u^CR d® F^th comparator §.
Zapojení, které je v prvním úrovni funkčních modulů:The connection that is in the first level of functional modules:
bodu předmětu vynálezu znázorníme diagnostickým grafem napoint of the subject of the invention is illustrated by a diagnostic graph on
kde u je pamět, 11F U-,2K d* mikroprocesor, u^p de přídavné zařízení, ul4j, je pamět, u^j, je mikroprocesor, u,gp je přídavné zařízení, je úplný komparační modul sestavený z prvního komparátoru i, ze čtvrtého komparátoru Ji a ze sedmého komparátoru Ji·where u is memory, 11F U -,2K d* microprocessor, u^p de additional device, u l4 j, is memory, u^j, is microprocessor, u,gp is additional device, is a complete comparator module composed of the first comparator i, the fourth comparator Ji and the seventh comparator Ji·
Za předpokladu, že každá porucha v mikropočítačovém podsystému 1 nebo 2 se projeví v průběhu testu alespoň jednou nesprávnou adresou instrukce, a že každé dvě různé poruchy v komparovaných modulech se projeví alespoň jednou různými odezvami, je systém reprezentovaný prvním grafem sekvenčně diagnostikovatelný pro dvě poruchy t=2 (do každého komparačního modulu musí vstupovat alespoň jedna testovací hrana). Přitom musí vnitřní struktura simulátorů zajiěíovat jejich autonomní funkci.Assuming that each fault in microcomputer subsystem 1 or 2 is manifested during the test by at least one incorrect instruction address, and that each two different faults in the compared modules are manifested by at least one different response, the system represented by the first graph is sequentially diagnosable for two faults t=2 (at least one test edge must enter each comparison module). In this case, the internal structure of the simulators must ensure their autonomous function.
Vyplývá to z teoretických závěrů modelu, že počet komparovaných modulů = t+2 a počet komparátorů nCffiin> =022) ” 1 pro Př*P®a autonomní stimulace komparovaných modulů. Definujeme diegnoatikovetelnost systému tak, že věechny makromoduly a poruchou /ttff mikropočítačových podsystémů/ jsou identifikovatelná.It follows from the theoretical conclusions of the model that the number of compared modules = t+2 and the number of comparators n Cffiin> = 02 2 ) ” 1 for P ř *P® and autonomous stimulation of the compared modules. We define the diagnosticity of the system so that all macromodules and faults /ttff microcomputer subsystems/ are identifiable.
Pokud se týká části systému, která je obsažena v prvním bodu předmětu vynálezu, jedné se o systém diegnostlkovetelný pro t-1 /druhý diagnostický graf/. Čtvrtý komparátor 15 detekuje neshody na datových sběrnicích podsystémů a sedmý komparátor 16 detekuje neshody na řídicích sběrnicích podsystémů. Ve stavovém dekodéru musí být zajiětěno uložení stavu výstupu £3 prvního komparátoru £ a kód řízení v okamžiku detekce neshody čtvrtým komparátorem 15.As regards the part of the system included in the first aspect of the invention, one is a system diagnosable for t-1 /second diagnostic graph/. The fourth comparator 15 detects discrepancies on the data buses of the subsystems and the seventh comparator 16 detects discrepancies on the control buses of the subsystems. In the state decoder, it must be ensured that the state of the output £3 of the first comparator £ and the control code are stored at the moment of detection of the discrepancy by the fourth comparator 15.
Obecně musíme zajistit 2t +' 1 komparovaných modulů, z čehož může být t simulátorů.In general, we need to provide 2t +' 1 compared modules, of which there can be t simulators.
V okamžiku detekce poruchy se musí uložit i datový syndrom. Pro komparaci je třeba(^1) úplných komparátorů a redukovaných komparátorů. Rozdíl tohoto zapojení proti zapojení s t+2 komparovanými moduly při stejná úrovni lokalizace spočívá v odstranění předpokladu alespoň jednoho rozdílu v odezvách dvou modulů s poruchou v průběhu testu, přičemž věak t modulů nemusí být plnohodnotnými mikropočítačovými podsystémy.At the moment of fault detection, the data syndrome must also be stored. For comparison, (^ 1 ) full comparators and reduced comparators are required. The difference between this connection and the connection with t+2 compared modules at the same localization level lies in the removal of the assumption of at least one difference in the responses of two modules with a fault during the test, while most of the t modules do not have to be full-fledged microcomputer subsystems.
V případě, ža není zajištěna autonomní činnost simulátoru, například první mikropočítačový podsystém 1 předává do simulátoru informace o mlatech větvení, potom uvedený počet modulů nestačí pro zajištění diagnostikovatelnoati a je třeba 2t + 2 komparovaných modulů pro t-1. V grafu se potom objeví hrana—bdj j označující stimulaci modulu u^p modulem u,y. Fro t £ 2 je zajištěna dlagnostikovateinoat při t+2 komparovaných modulech s jedním simulátorem a při maximálním počtu simulátorů musí být rovněž 2t + 2 komparovaných modulů.In the case where the autonomous operation of the simulator is not ensured, for example, the first microcomputer subsystem 1 transmits information about branching points to the simulator, then the specified number of modules is not enough to ensure diagnosability and 2t + 2 compared modules are needed for t-1. The edge—bdj j then appears in the graph indicating the stimulation of the module u^p by the module u,y. From t £ 2, diagnosability is ensured with t+2 compared modules with one simulator and with the maximum number of simulators there must also be 2t + 2 compared modules.
Možnost použití popsaného zapojení je při syntéze multimikropočítačových systémů s ohledem na úsporu materiálu při zachování jejich autonomní diagnostikovatelnoati.The described connection can be used in the synthesis of multi-microcomputer systems with regard to material savings while maintaining their autonomous diagnosability.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833895A CS231248B1 (en) | 1983-05-31 | 1983-05-31 | Involvement of inhomogeneous system for comparative diagnostics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833895A CS231248B1 (en) | 1983-05-31 | 1983-05-31 | Involvement of inhomogeneous system for comparative diagnostics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS389583A1 CS389583A1 (en) | 1984-02-13 |
| CS231248B1 true CS231248B1 (en) | 1984-10-15 |
Family
ID=5380358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS833895A CS231248B1 (en) | 1983-05-31 | 1983-05-31 | Involvement of inhomogeneous system for comparative diagnostics |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS231248B1 (en) |
-
1983
- 1983-05-31 CS CS833895A patent/CS231248B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS389583A1 (en) | 1984-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068851A (en) | Apparatus and method for documenting faults in computing modules | |
| US4633467A (en) | Computer system fault recovery based on historical analysis | |
| US4688222A (en) | Built-in parallel testing circuit for use in a processor | |
| JPS63141139A (en) | Configuration changeable computer | |
| EP2381266B1 (en) | Self-diagnosis system and test circuit determination method | |
| JPH06160481A (en) | Test method of operation of application-specific integrated circuit and integrated circuit related to it | |
| US6457145B1 (en) | Fault detection in digital system | |
| CN120743651A (en) | Computer board card testing method and system | |
| CN114487793A (en) | Chip functionality test unit, test method, chip and automatic test system | |
| US4165533A (en) | Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders | |
| JPS58225453A (en) | Error detecting system of diagnosing circuit | |
| KR20050016545A (en) | System and method to determine a healthy group of processors and associated firmware for booting a system | |
| US20060120181A1 (en) | Fault detection and isolation with analysis of built-in-test results | |
| EP0198568A2 (en) | Data capture logic system | |
| US3814920A (en) | Employing variable clock rate | |
| US20020073253A1 (en) | Test module | |
| US4813042A (en) | Process for monitoring a data processing unit and a system for performing the process | |
| CN118535516B (en) | Automotive microprocessor circuit | |
| CN119717775B (en) | Controller fault diagnosis test method and device and electronic equipment | |
| KR960020563A (en) | Self-diagnosis and recovery method of redundant common bus resources and processors in electronic switching | |
| JP3326546B2 (en) | Computer system failure detection method | |
| JPS6151578A (en) | Fault diagnostic system of electronic circuit device | |
| JPH079636B2 (en) | Bus diagnostic device | |
| JPH01209502A (en) | Checking device for extension bus of programmable controller | |
| JPH06110721A (en) | Memory controller |