CS231897B1

CS231897B1 - Checking method of impurities level of semiconductors plates

Info

Publication number: CS231897B1
Application number: CS834363A
Authority: CS
Inventors: Bohumil Pina; Jaroslav Homola; Petr Svab; Vlasta Zambersky
Original assignee: Bohumil Pina; Jaroslav Homola; Petr Svab; Vlasta Zambersky
Priority date: 1983-06-15
Filing date: 1983-06-15
Publication date: 1984-12-14
Also published as: CS436383A1

Description

Vynález se týká způsobu kontroly úrovně znečištění polovodičových desek.The invention relates to a method for controlling the level of contamination of semiconductor boards.

V průběhu technologického procesu výroby vysokonapěťových výkonových polovodičových součástek dochází často ke znečištění polovodičových desek hlubokými příměsemi. z příměsí, které se nejčastěji uplatňují a které mají výrazně negativní dopad na finální parametry součástek, jsou na předním místě zlato, platina a některé těžké kovy, např. železo, měň.During the technological process of manufacturing high voltage power semiconductor components, the semiconductor boards are often contaminated by deep impurities. Among the most frequently used admixtures, which have a significant negative impact on the final parameters of components, gold, platinum and some heavy metals, such as iron, currency, come first.

Jestliže v průběhu vysokoteplotních operací, např. difúzí mělkých příměsí, jako je hliník, bor, galium apod., nebo při oxidacích, probíhajících při vysokých teplotách, dochází ke kontaminaci křemenných aparatur uvedenými nečistotami, vytvářejí se v objemu polovodičových desek mikrodefekty, různé typy poruch, snižuje se kritická intenzita elektrického pole a hodnoty průrazného napětí. Sadu těchto poruch nelze následující getrací odstranit.If during high temperature operations, eg by diffusion of shallow impurities such as aluminum, boron, gallium, etc., or during oxidations occurring at high temperatures, the quartz apparatus contaminates these impurities, microdefects, various types of failures are created in the volume of the semiconductor plates. , the critical electric field strength and breakdown voltage values are reduced. The set of these failures cannot be removed by subsequent retrieval.

Uvedené nedostatky jsou odstraněny způsobem kontroly úrovně znečištění polovodičových desek podle vynálezu, jehož podstata spočívá v tom, že v průběhu vysokoteplotních operací se do křemenných aparatur jednorázově nebo v pravidelných intervalech vkládají testovací struktury s jedním vysokonapěťovým přechodem PN a s koncentrací hlubokých příměsí nižší než 2.10¹¹ atomů cm”³, potom se testovací struktury zpracují spolu s výrobními dávkami a po skončení vysokoteplotních operací se měří koncentrace hlubokých příměsí v testovacích strukturách např. metodou relaxace kapacity na přechodu PN nebo z doby života nerovnovážných nositelů a v případě, že hodnota koncentrace hlubokých příměsí je vyšší než 2.10 atomů cm ' se křemenná aparatura vyčistí např. žíháním v průtoku plynů nebo leptáním, načež se testování opakuje.These drawbacks are eliminated by the method of controlling the level of contamination of the semiconductor plates according to the invention, which consists in the fact that during high-temperature operations test structures with a single high-voltage PN junction and a deep impurity concentration of less than 2.10 ¹¹ atoms are inserted into quartz apparatuses. cm ³ , then the test structures are processed together with the production batches and after the high temperature operations, the concentration of deep impurities in the test structures is measured, for example, by relaxing the capacity at the PN junction or from the lifetime of unbalanced carriers. above 2.10 cm < -1 > atoms, the quartz apparatus is cleaned, for example, by annealing in a gas flow or by etching, after which the testing is repeated.

Udržením nízké koncentrace hlubokých příměsí v průběhu vysokoteplotních operací v křemenných aparaturách se podstatně sníží četnost poruch, sníží se pravděpodobnost vzniku precipitátů, zlepší se mechanické vlastnosti, jako je např. pnutí v křemíkových strukturách, a podstatně se zvýší spolehlivost polovodičových součástek.Maintaining a low concentration of deep impurities during high temperature operations in quartz apparatuses will significantly reduce the failure rate, reduce the likelihood of precipitates, improve mechanical properties such as stress in silicon structures, and substantially increase the reliability of semiconductor devices.

Příkladem řešení podle vynálezu je kontrola úrovně znečištění polovodičových desek při výrobě středofrekvenčních tyristorů v difúzních pecích, prováděná pomocí testovacích struktur.An example of the solution according to the invention is the control of the level of contamination of semiconductor plates in the manufacture of medium-frequency thyristors in diffusion furnaces by means of test structures.

Jako testovací struktury jsou použity křemíkové desky o 0 40 mm jednotné tloušťky 350 <um a odporu 60 Π cm s jednostrannou difúzí hliníku pro vyloučení vlivu geometrie a odporu desky na měřenou hodnotu koncentrace.Silicon slabs of 0 40 mm uniform thickness of 350 <µm and a resistance of 60 Π cm with one-sided aluminum diffusion are used as test structures to eliminate the effect of plate geometry and resistance on the measured concentration value.

Testovací struktury se vkládají v pravidelných intervalech, např. po 5ti pracovních dnech, do každé vysokoteplotní křemenné aparatury a po skončení difúze galia se proměří úroveň znečištění.The test structures are inserted at regular intervals, eg after 5 working days, in each high temperature quartz apparatus and the level of contamination is measured after gallium diffusion has ended.

Měření úrovně znečištění testovacích struktur se provede metodou relaxace kapacity na přechodu PN. Přesahuje-li hodnota koncentrace hlubokých příměsí v testovacích strukturách hodnotu 2.1Ο¹² atomů cm”³, je nutno křemennou aparaturu vyčistit např. žíháním v průtoku dusíku. Potom se celý cyklus testování opakuje.Measurement of the level of contamination of the test structures is performed by the capacity relaxation method at the PN junction. If the concentration of deep impurities in the test structures exceeds 2.1 Ο ¹² atoms cm ^{3 3} , the quartz apparatus must be cleaned eg by annealing in a nitrogen flow. Then the whole cycle of testing is repeated.

Claims

Method for checking the level of contamination of semiconductor boards, characterized in that during high temperature operations, test structures with a single high-voltage PN junction and a concentration of deep impurities lower than 2.10 ¹¹ atoms cm ^-3 are inserted into quartz apparatuses at one or regular intervals, then the test structures are processed together with production batches and at the end of high-temperature operations, the concentration of deep impurities in test structures is measured, eg by the capacity relaxation method at the PN junction or from the lifetime of non-equilibrium carriers and when the deep impurity concentration is greater than 2.10 ^ 2 atoms cm ^-3 , the quartz apparatus is cleaned, for example, by annealing in a gas flow or. etching, then testing is repeated.