CS232065B1

CS232065B1 - Circuit wiring to detect dual frequency recording and modified dual frequency

Info

Publication number: CS232065B1
Application number: CS83499A
Authority: CS
Inventors: Josef Jarabica; Kristian Kott
Original assignee: Josef Jarabica; Kristian Kott
Priority date: 1983-01-25
Filing date: 1983-01-25
Publication date: 1985-01-16
Also published as: CS49983A1

Abstract

Vynález se týká oboru počítačových pamětí na magnetických médiích. Zapojení řeší zasynchronizováni «nimaného údaje z pamětí, fiešer.í ne dosahuje tím, že se analogové vyhodnocení fáze* nahradí obvody číslicové techniky. Možnost použití pouze v uvedeném oberu. Daný vynález je nejlépe chara (terizován jediným bodem předmětu, ktorému odpovídá obrázek 1.The invention relates to the field of computer memories on magnetic media. The circuit solves the synchronization of the "immovable data from the memories, the fiešer.í is achieved by replacing the analog phase evaluation* with digital technology circuits. Possibility of use only in the specified field. The given invention is best characterized by a single point of the subject matter, to which figure 1 corresponds.

Description

Vynález se týká zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence rozeznávající hodinové záznamy od záznamu dat u magnetozáznamů.BACKGROUND OF THE INVENTION The present invention relates to a circuit for detecting a dual frequency recording and a modified dual frequency recognizing hourly recordings from data recordings of magneto recordings.

V současné době se využívá detekčních obvodů fázových závěsů na bázi analogového vyhodnocování fáze. Tento způsob vyhodnocení pomocí analogových fázových závěsů má nevýhody nutnosti nastavování oscilátoru, dále pak i horší diagnostikovatelnost a nemožnost testování obvodů číslicovými testery.Currently, phase locked detection circuits based on analog phase evaluation are used. This method of evaluation using analog phase hinges has the disadvantages of having to adjust the oscillator, as well as the worse diagnostics and the impossibility of testing circuits with digital testers.

Tyto nedostatky odstraňuje zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, využívající pouze logických číslicových obvodů.These drawbacks are eliminated by the wiring of a dual-frequency and modified dual-frequency detection circuit using only logic digital circuits.

Podstata obvodu podle vynálezu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, využívající klopných obvodů, pamětí, generátoru, posuvného registru, nastavitelného čítače a pevné paměti spočívá v tom, že vstup obvodu, čtený údaj je propojen na první vstup synchronizačního klopného obvodu, jehož výstup je spojen se sériovým vstupem posuvného registru, jehož hodinový vstup je spojen s výstupem generátoru, na jehož vstup je propojen vstupní signál obvodu zdvojená hustota, přičemž výstup posuvného registru je spojen na druhý vstup synchronizačního klopného obvodu a je ještě spojen na první vstup logiky hodin a ještě spojen na první vstup logiky dat a dále je spojen na vstup paměti uvolnění, jejíž negovaný výstup je spojen se vstupem posuvného registru a jejíž přímý výstup je spojen na zápisový vstup nastavitelného čítače, jehož vstup posuvných pulsů je ještě spojen na výstup generátoru a výstup nastavitelného čítače je spojen na vstup pevné paměti, jejíž výstup je spojen se vstupem nastavitelného čítače, další jeho vý232 065The essence of the circuit according to the invention for detecting dual frequency and modified dual frequency recording using flip-flops, memories, generator, shift register, adjustable counter and fixed memory is that the input of the circuit read data is connected to the first input of the synchronization flip-flop. the output is connected to the serial input of the shift register, whose clock input is coupled to the generator output, to which the input of the double density circuit is connected, the shift register output is connected to the second input of the synchronization flip-flop and still connected to the first clock logic input and further coupled to the first data logic input, and further coupled to the release memory input whose negated output is coupled to the shift register input and whose direct output is coupled to an adjustable input write input whose shift pulse input is still coupled to the generator output and the output of the adjustable counter is connected to the input of the fixed memory, the output of which is connected to the input of the adjustable counter;

-7/“ stup je spojen na hodinový vstup klopného obvodu okénka dat, jehož negovaný výstup je spojen jednak na vlastní vstup, tak na druhý vstup logiky dat a druhý vstup logiky hodin, jehož výstup je výstupem zapojení buzení hodin a výstupem zapojení buzení dat je výstup logiky dat.-7 / “output is connected to the clock input of the flip-flop of the data window, whose negated output is connected both to its own input and to the second input of the data logic and the second input of the clock logic, data logic output.

Využitím tohoto zapojení pro synchronizaci záznamu dvojí frekvence a modifikované dvojí frekvence na magnetických mediích jako u pružných disků, kazetových disků a magnetopáskových pamětí odpadne nastavování a přelaďování frekvence oscilátoruaBy utilizing this circuit to synchronize dual-frequency and modified double-frequency recording on magnetic media such as flexible disks, cassette disks and magnetic tape memories, oscillator and frequency adjustments and tuning are eliminated

Hlavní výhody zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence podle tohoto vynálezu spočívají v tom, že se zapojení automaticky synchronizuje na vstupní frekvenci v širokém frekvenčním rozsahu· Další výhodou je využívání pouze obvodů číslicové logiky, což přináší výhody jednoduché testovatelnosti na diagnostických zařízeních pro TTL logiku® Významnou výhodou je, že toto zapojení nemá žádný oscilátor a tak odpadá nutnost nastavování frekvence oscilátorů.The main advantages of the dual-frequency and modified dual-frequency detection circuitry of the present invention are that the circuitry automatically synchronizes to an input frequency over a wide frequency range. Another advantage is the use of only digital logic circuits, providing the benefits of simple testability on diagnostic devices for TTL logic® An important advantage is that this wiring has no oscillator and so there is no need to adjust the frequency of the oscillators.

Na obrázku je zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, kde čtený údaj V je zapojen na prvý vstup 11 synchronizačního klopného obvodu 1, jehož výstup 12 je spojen se sériovým vstupem 21 posuvného registru 2. Hodinový vstup 22 tohoto posuvného registru 2 je spojen s výstupem 31 generátoru 3, na jehož vstup 32 je propojen vstupní signál obvodu zdvojené hustoty D, přičemž výstup 23 posuvného registru 2 je spojen jednak na druhý vstup 13 synchronizačního klopného obvodu 1, dále na první vstup 41 logiky hodin 4 a na první vstup 51 logiky dat !5 a dále na vstup 61 paměti 6 uvolnění. Negovaný výstup 62 pamětí 6 uvolnění je spojen s dalším vstupem 24 posuvného registru 2 a přímý výstup 63 paměti 6 uvolnění je spojen na zápisový vstup 71 nastavitel něho čítače 7_· Vstup 72 posuvných pulsů nastavitelného čítače 7 je spojen na výstup 31 generátoru <3 a výstup 73 nastavitelného čítače 7 je spojen se vstupem 81 pevné paměti 8, jejíž výstup 82 je spojen se vstupem 74 nastavitelného čítače 7. Výstup 75 nastavitelného čítače 7 je spojen na hodinový vstup 91In the figure there is a circuit of the dual frequency and modified dual frequency detection circuit, where the read value V is connected to the first input 11 of the synchronization flip-flop 1, whose output 12 is connected to the serial input 21 of the shift register 2. is connected to the output 31 of the generator 3, to whose input 32 the input signal of the double density circuit D is connected, the output 23 of the shift register 2 being connected to the second input 13 of the synchronization flip-flop 1; input 51 of data logic 15 and further to input 61 of release memory 6. The negated output 62 of the release memory 6 is connected to another input 24 of the shift register 2 and the direct output 63 of the release memory 6 is connected to the write input 71 of the adjustable counter 7. 73 of the adjustable counter 7 is connected to the input 81 of the fixed memory 8, whose output 82 is connected to the input 74 of the adjustable counter 7. The output 75 of the adjustable counter 7 is connected to the clock input 91

232 065 klopného obvodu 9 okénka dat, jehož negovaný výstup 92 je spojen jak s vlastním vstupem 93 obvodu, tak i se druhým vstupem 52 logiky dat 5. Přímý výstup 94 klopného obvodu 9 okénka dat je spojen se druhým vstupem 42 logiky hodin 4, jehož výstup 43 j© výstupem BH zapojení buzení hodin a výstupem BD zapojení buzení dat je výstup 53 logiky dat 5.232 065 of the data window flip-flop 9, whose negated output 92 is connected to both the circuit's own input 93 and the second data logic input 52. The direct output 94 of the flip-flop 9 is connected to the second clock logic input 42, whose output 43 j © output BH wiring clock and BD data wiring output is data logic output 53.

Využitím obvodu podle tohoto zapojení snižuje výrobní náklady vynaložené na diagnostiku a oživování těchto obvodů a dále i zvýší spolehlivost fázových závěsů.By utilizing a circuit according to this circuit, it reduces the manufacturing costs of diagnosing and activating the circuitry and further enhances the reliability of the phase locks.

Činnost zapojení obvodu pro detekci záznamu dvojí frekven ce a modifikované dvojí frekvence spočívá v tom, že čtený údaj V z magnetického me^lia je zachycován synchronizačním klopným obvodem 1, jehož první výstup 12 je přiveden na sériový vstup 21 posuvného registru 2 prodlužující zachycený čtený údaj na konstantní šířku pomocí paměti 6 uvolnění. Zároveň je i spouštěn obvod závěsu sestávající z nastavitelného čítače 7 a pevné paměti 8, které vyhledávají a tím synchronizují prostředky čtených pulsů.The operation of the dual-frequency and modified dual-frequency detection circuit is that the read data V from the magnetic medium is captured by the synchronous flip-flop 1 whose first output 12 is connected to the serial input 21 of the shift register 2 extending the read data read. to constant width using the release memory 6. At the same time, a hinge circuit consisting of an adjustable counter 7 and a fixed memory 8 is triggered which seeks and thus synchronizes the means of the read pulses.

Tímto zasynchronizováním na snímanou frekvenci se pak již klopným obvodem 9 okénkování dat rozliší hodinové pulsy od datových pulsů. Výstup klopného obvodu přes logické obvody 4, 5 hodin a dat jsou jíž výstupem BH zapojení buzení hodin a výstupem BD buzení dat.By this synchronization to the sensed frequency, the clock pacing circuit 9 then distinguishes the clock pulses from the data pulses. The flip-flop output via logical circuits of 4, 5 hours and data is already the output of the BH wiring clock and the output of the BD data wake-up.

Změnou vstupního signálu zdvojené hustoty se změní frekvence krystalového generátoru 2» čímž se umožní detekce záznamu zdvojené hustoty záznamu na magnetickém mediu.By varying the double density input signal, the frequency of the crystal generator 2 is changed, thereby allowing double density recording of the magnetic medium to be detected.

Claims

Connection of a dual-frequency detection circuit or a modified dual-frequency circuit utilizing flip-flops, memories, generator, shift register, adjustable counter and fixed memory, characterized in that the circuit input read data (V) is connected to the first input (11) of the synchronization a flip-flop (1) whose output (12) is connected to the serial input (21) of the shift register (2), whose clock input (22) is connected to the output (31) of the generator (3) to which the input (32) is the double density input circuit (D) is coupled, the output (23) of the shift register (2) being coupled to the second input (13) of the synchronization flip-flop (1) and still coupled to the first input (41) of the clock logic (4); connected to a first input (51) of the data logic (5) and further connected to an input (61) of the release memory (6) whose negated output (62) is connected to the input (24) of the shift register (2) and (63) is linked to the minutes The adjustable counter (7) input (71), whose input (72) of the pulse pulses is connected to the output (31) of the generator (3) and the output (73) of the adjustable counter (7) is connected to the input (81) of fixed memory (8). ), whose output (82) is connected to the input (74) of the adjustable counter (7), its other output (78) is connected to the clock input (91) of the flip-flop (9) of the data window, whose negated output (92) is both the actual input (93) and the second input (52) of the data logic (5) and the second input (42) of the clock logic (4) are connected to the direct output (94) of the flip-flop (9) ) the clock logic (4) is the output (BH) of the clock wiring and the output (BD) of the data wiring is the output (53) of the data logic (5).