CS232420B1

CS232420B1 - Connection for synchronous evaluation of signals from incremental mechanical electric converters

Info

Publication number: CS232420B1
Application number: CS82859A
Authority: CS
Inventors: Josef Tomsu; Bohumil Vancura
Original assignee: Josef Tomsu; Bohumil Vancura
Priority date: 1982-02-08
Filing date: 1982-02-08
Publication date: 1985-01-16
Also published as: CS85982A1

Abstract

Vynález se týká oboru automatizační, měřicí e řídicí techniky, kde se pro snímání mechanického posuvu nebo úhlu natočení používá přírůstkových převodníků .(inkrementálních čidel). Zapojení podle vynálezu řeší vyhodnocení výstupních impulsů z těchto čidel bez vzniku chybového signálu při změně snímaného pohybu. Zapojením podle vynálezu, která využívá synchronního řízení, synchronních monostabilaích klopných obvodů, invertořů a součtových a součinových hradel se docílí toho, že vyhodnocení směru snímaného pohybu je uskutečněno dříve, než čítacího pulsu a tím je vyloučeno chybné vyhodnocení snímacího pohybu. Zapojení podle vynálezu lze využít v oborech automatizační, měřicí a řídicí techniky.The invention relates to the field of automation, measurement and control technology, where incremental transducers (incremental sensors) are used to sense mechanical displacement or angle of rotation. The circuit according to the invention solves the evaluation of output pulses from these sensors without the occurrence of an error signal when the sensed movement changes. The circuit according to the invention, which uses synchronous control, synchronous monostable flip-flops, inverters and sum and product gates, ensures that the direction of the sensed movement is evaluated before the counting pulse, thus eliminating erroneous evaluation of the sensed movement. The circuit according to the invention can be used in the fields of automation, measurement and control technology.

Description

Vynález řeší synchronní vyhodnocení signálů z přírůstkových nechanicko elektrických převodníků přírůstku dráhy nebo úhlu netočení s rozlišením směru pohybu. JThe invention solves synchronous evaluation of signals from incremental non-Hanic electrical converters of path increment or non-rotational angle with motion direction resolution. J

Pro převod mechanického posuvu nebo úhlu natočení na elektrický signál jsou často používány přírůstkové převodníky, nazývaná táž inkrementální čidla, která na evám výstupu dávají dva vzájemně posunuté sledy impulsů, v nichž počet impulsů je přímo úměrný přírůstku dráhy nebo úhlu netočení a jejich vzájemná fázová poloha je určena směrem pohybu.Incremental transducers, called the same incremental encoders, are often used to convert the mechanical shift or rotation angle to an electrical signal, which give two mutually shifted pulse sequences at the output, in which the number of pulses is directly proportional to the increment of the track or non-rotational angle. determined by the direction of movement.

Pro vyhodnocení výstupních impulsů těchto převodníků, tj. jejich počtu a směru pohybu, jsou používány elektronické číslicové obvody, které mohou reagovat buň na úroveň impulsů, . nebo na jejich hrany.For the evaluation of the output pulses of these converters, ie their number and direction of movement, electronic digital circuits are used which can react the cell to the pulse level,. or on their edges.

Dosud známá zapojení elektronických vyhodnocovacích obvodů dávají při vyhodnocování úrovně výstupních signálů převodníku v určitá poloze při změně směru chybové výstupní signály. Při vyhodnocování hran může při změně směru dojít k tomu, že impuls opačného směru je generován v době, kdy ještě trvá předchozí impuls a opět dojde k chybnému vyhodnocení.The known circuits of the electronic evaluation circuits give error output signals when evaluating the level of the output signals of the converter in a certain position when the direction is changed. When evaluating edges, when changing the direction, the opposite direction pulse may be generated while the previous pulse is still in effect and the evaluation again fails.

Uvedené nevýhody odstraňuje synchronní způsob vyhodnocení eignálů z převodníku podle vynálezu, který snímá jednu a touž hranu jednoho z obou výstupních průběhů převodníku.These disadvantages are overcome by a synchronous method of evaluating the signals from the converter according to the invention, which senses one and the same edge of one of the two output waveforms of the converter.

Na obr. 1 je blokové schéma zapojení, v němž J. je přírůstkový převodník, 2 a 4 jsou monostabilní klopné obvody, řízené taktovacími impulsy, 2 je logický invertor, 2, fi, 2 a 2 jsou logická součinová hradla, 2 je bistabilnl klopný obvod B-S, překlápěný náběžnou hranou a 10 je logické součtové hradlo. Na obr. 2 jsou průběhy signálů v důležitých místech zapojení: 11 a jsou řídicí taktovací impulsy, 13 a 14 jsou výstupní signály převodníkuFig. 1 is a block diagram in which J is an incremental converter, 2 and 4 are monostable flip-flops controlled by clock pulses, 2 is a logic inverter, 2, fi, 2 and 2 are logic product gates, 2 is a bistable flip-flop the perimeter BS, tipped by the leading edge and 10 is a logic summing gate. Fig. 2 shows the waveforms at the important wiring points: 11 and the control clock pulses, 13 and 14 are the converter output signals

1. 12 je výstupní signál obvodu 2, li výstupní signál obvodu 4, 12 a 1S jsou výstupní signály obvodů 2 a £, 12 a 2S. jsou výstupní signály obvodů 2 a £, 21 je výstupní signál obvodu 2 a 22 je výstupní signál obvodu l£. Na obr. 3 je přiklad provedení řízeného monostabilního obvodu 2 nebo 4. V tomto obrázku 22 ⁸ 24 jsou klopná obvody typu D, překlápěné náběžnou hranou taktovacího impulsu, např. UH 7474. Na obr. 4 jsou průběhy signálů v důležitých bodech tohoto řízeného monostabilního obvodu. 25 je vstupní signál, je řídící taktovací signál, 27 je signál na výstupu obvodu 23 e 28 je signál na výstupu obvodu 24·1. 12 is the output signal of circuit 2, if the output signal of circuit 4, 12 and 1S are the output signals of circuit 2 and?, 12 and 2S. are the output signals of circuits 2 and 6, 21 is the output signal of circuit 2 and 22 is the output signal of circuit 16. Fig. 3 shows an example of an embodiment of a controlled monostable circuit 2 or 4. In this Figure 22 ⁸ 24, flip-flops of type D are flipped over by the leading edge of a clock pulse, e.g. UH 7474. In Fig. 4 circuit. 25 is the input signal, is the control clock signal, 27 is the signal at the output of circuit 23 e 28 is the signal at the output of circuit 24 ·

Základní princip zapojení podle vynálezu je následující: Prvý výstup převodníku 1 je připojen jednak přímo na signálový vstup řízeného monostabilního klopného obvodu 2, jednak přes invertor J na signálový vstup řízeného monostabilního klopného obvodu 4. Na paralelně spojené řídicí vstupy obvodů 2 a 4 je přiveden prvý vnějěí taktovací signál 11. Výstupy obvodů 2 a 4 jsou poředě připojeny na prvé vstupy logických součinových hradel 2 a 2, jejichž paralelně spojené druhé vstupy jsou připojeny na druhý výstup převodníku 1. Výstupy obvodů 2 a 2 jsou připojeny na vývodní svorky 17 a 18.The basic principle of the connection according to the invention is as follows: The first output of the converter 1 is connected directly to the signal input of the controlled monostable flip-flop 2 and through the inverter J to the signal input of the controlled monostable flip-flop. an external clock signal 11. The outputs of circuits 2 and 4 are connected in turn to the first inputs of the logic product gates 2 and 2 whose parallel connected second inputs are connected to the second output of the converter 1. The outputs of circuits 2 and 2 are connected to the terminals 17 and 18.

V rozšířeném zapojení jsou výstupy obvodů 2 ⁸ 2 pořadě připojeny na prvé vstupy logických součinových hradel 2 a 8, na jejichž druhé, paralelně spojené vstupy je přiveden druhý vnější taktovací signál 12· Výstup obvodu 2 je dále připojen na nulovací vstup bistabilního klopného obovdu 2> na jehož nastavovací vstup je připojen výstup obvodu 2· Výstup obvodu 2 je připojen na vnější svorku 21· Výstupy obvodů 7 a 8 jsou jednak připojeny na vstupy logického součtového hradla 10. jehož výstup je připojen na vnějěí svorku 22i jednak jsou připojeny na vnější svorky 19 a 22·In the extended circuit, the outputs of the circuits 2 ⁸ 2 are connected in sequence to the first inputs of the logic product gates 2 and 8, whose second, parallel connected inputs are supplied with a second external clock 12. the output of circuit 2 is connected to external terminal 21 · outputs of circuit 7 and 8 are connected to inputs of logic summation gate 10, whose output is connected to external terminal 22i and connected to external terminals 19 a 22 ·

Činnost zapojení je zřejmé z průběhu signálů na obr. 2, činnost řízeného monostabilního klopného obvodu je zřejmá z průběhu signálů na obr. 4.The operation of the wiring is evident from the waveform of FIG. 2, the operation of the controlled monostable flip-flop is evident from the waveform of FIG. 4.

Bezchybná činnost obvodu podle vynálezu je zajištěna tehdy, nepřijdou-li dvě vyhodnocované hrany za sebou v době kratší, než je opakovači doba taktovacích impulsů 11. Tato situace vzhledem k mechanickým vlastnostem převodníku a dovolenému kmitočtu taktovacích impulsů prakticky nemůže nastat. Hradlování impulsů druhým taktovacím kmitočtem 12 v obvodech 2 a fi zajištuje dokonalé oddělení výstupních impulsů při změně směru těsně za snímanou hranou výstupního signálu převodníku. Na výstupu 19.popřípadě 17 jsou všechny impulsy, vytvo řené při záporném smyslu otáčení. Na výstupu 22 jsou všechny, tedy kladné i záporné impulsy, přičemž jejich znaménka je určeno stavem klopného obvodu 2» jehož výstup je na výstupu 21.Flawless operation of the circuit according to the invention is ensured if the two evaluated edges do not come in a time shorter than the repetition time of the pulse pulses 11. This situation, due to the mechanical properties of the converter and the permissible pulse frequency, practically cannot occur. Pulse gating at the second clock frequency 12 in circuits 2 and fi ensures perfect separation of the output pulses when the direction changes just beyond the sensing edge of the transmitter output signal. At the output 19 and 17, all pulses are generated with a negative sense of rotation. The output 22 contains all positive and negative pulses, the sign of which is determined by the state of the flip-flop 2 whose output is at the output 21.

Claims

Wiring for synchronous evaluation of signals from incremental mechanical-electric converters, characterized in that the first output of the converter (1) is connected directly to the signal input of the controlled monostable circuit (2) or through the inverter (3) to the signal input of the controlled monostable flip a circuit (4), wherein the flip-flop control inputs (2, 4) connected in parallel are for the first clock signal (11), while the flip-flop outputs (2, 4) are connected to the first logic gate inputs (5, 6), whose second inputs connected in parallel are connected to the second output of the converter (i), while their outputs are connected to the output terminals (17, 18).

Wiring according to claim 1, characterized in that the outputs of the circuits (5) and (6) are further connected to the first inputs of the logic product gates (7) and (8), to which the second clock signals (2) are connected in parallel. 12), the outputs of the circuits (7) and (8) being connected to the output terminals (19) and (20).

Wiring according to Claims 1 and 2, characterized in that the outputs of the circuits (5) and (6) are connected to the reset and adjustment inputs of the circuit (9), the output of which is connected to the output terminal (21), and (8) are further connected to the inputs of a logic summation gate (10), the output of which is connected to an output terminal (22).