CS233849B1

CS233849B1 - Wiring transmitter commands for remote loop closing and disconnection

Info

Publication number: CS233849B1
Application number: CS302783A
Authority: CS
Inventors: Vladimir Konopac; Josef Zigmund; Petr Oktabec
Original assignee: Vladimir Konopac; Josef Zigmund; Petr Oktabec
Priority date: 1983-04-29
Filing date: 1983-04-29
Publication date: 1985-03-14

Abstract

K uzavření smyčky v opakovači se vyšle do vedení n-krát nškolikabitová povelová skupina přiřazená tomuto opako- " vači a po uzavření emyčky (n+m)krát nškolikabitová kontrolní skupina. K rozpojení smyčky se tato povelová skupina vyšle (n*m)krát a po rozpojení smyčky se vyšle n-krát kontrolní sknpina. Povelová a kontrolní skupina má stejný počet bitů, který čítá první čítač. Druhý čítač čítá vždy n a (n+m) skupin.To close the loop in the repeater, an n-bit command group assigned to this repeater is sent to the line n times and after closing the loop an (n+m)-bit control group. To open the loop, this command group is sent (n*m) times and after opening the loop, a control group is sent n times. The command and control groups have the same number of bits, which is counted by the first counter. The second counter always counts n and (n+m) groups.

Description

Vynález se týká zapojení vysílače povelů pro dálková uzavření a rozpojení smyčky při lokalizaci opakovače optoelektronického přenosového systému.The present invention relates to the connection of a transmitter of commands for remote closing and disconnecting of a loop when locating an optoelectronic transmission system repeater.

Optoelektronické přenosové systémy jsou určeny pro přenos digitálního signálu po optickém kabelu. Mezi dvěma koncovými zařízeními je vždy několik neobsluhovaných zesilovacích stanic opakovačů. Pro správnou činnost linkového traktu je nutné, aby z koncového zařízení bylo možno dálkově kontrolovat činnost jednotlivých opakovačů a lokalizovat vadný opakovač. Povelem pro uzavření smyčky ve známých zapojeních v opakovačích v digitálních přenosových systémech po kovových kabelech je přerušování impulsního sledu v rytmu nízkých kmitočtů. Povelem pro rozpojení smyčky je přerušení dálkového napájení opakovačů. Nevýhodou těchto známých zapojeni je nutnost použít rezonanční obvody v přijímačích povelu pro dálkové uzavření smyčky, které je nutné naladit v každém opakovači jinak. Zhotovení rezonančních obvodů je pracné, protože obsahují indukčnosti. Povel pro rozpojení smyčky přerušením dálkového napájení nelze použít pro optoelektronické přenosové systémy, protože opakovače jsou napájeny z místního zdroje.Optoelectronic transmission systems are designed for digital signal transmission over optical cable. There are always several unattended repeater amplifier stations between two terminals. For proper operation of the line tract it is necessary that the operation of individual repeaters can be remotely controlled from the terminal equipment and the faulty repeater can be located. The command to close the loop in known wiring in repeaters in digital transmission systems over metal cables is to interrupt the pulse train in a low frequency rhythm. The command to disconnect the loop is to interrupt the remote repeater power supply. The disadvantage of these known wiring is the necessity to use resonant circuits in the receivers of the command to close the loop remotely, which must be tuned differently in each repeater. Making resonant circuits is laborious because they contain inductances. The open circuit interruption command cannot be used for optoelectronic transmission systems because repeaters are powered from the local power supply.

Účelem zapojení vysílače, povelů pro dálkové uzavření a rozpojení smyčky podle vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že první vstupní svorka je připojena na první adresovací vstup paměti, druhá vstupní svorka je připojena na druhý adresovací vstup paměti, třetí vstupní svorka je připojena na třetí adresovací vstup paměti, jejíž výstupy jsou připojeny na vstupy multiplexeru, jehož výstup je připojen na první výstupní svorku. První, druhý a třetí adresovací vstupThe purpose of wiring the transmitter, the remote close commands and the loop disconnect of the present invention is to overcome these disadvantages. According to the nature of the invention, this is achieved by having a first input terminal connected to a first memory addressing input, a second input terminal connected to a second memory addressing input, a third input terminal connected to a third memory addressing input whose outputs are connected to multiplexer inputs, whose output is connected to the first output terminal. First, second and third addressing input

233 849 multiplexeru je připojen na první, druhý a třetí výstup prvního čítače a tento třetí výstup je připojen zároveň na čitací vstup druhého čítače, jehož první výstup je připojen na čtvrtý adresovací vstup paměti a jehož druhý výstup je připojen přes invertor na první vstup prvního hradla. Výstup prvního hradla je připojen na čítači vstup prvního čítače, jehož nulovací vstup spolu s nulovacím vstupem druhého čítače je připojen na výstup součtového hradla, jehož první vstup a první vstup prvního klopného obvodu jsou připojeny na pátou vstupní svorku. Druhý vstup součtového hradla a druhý vstup prvního klopného obvodu jsou připojeny na šestou vstupní svorku. Přímý výstup prvního klopného obvodu je připojen na první vstup druhého hradla, jehož výstup je připojen na první vstup druhého klopného obvodu, jehož výstup je připojen na druhou výstupní svorku a jehož druhý vstup je připojen na výstup třetího hradla, jehož první vstup je připojen na invertující výstup prvního klopného obvodu a na pátý adresovací vstup paměti. Na čtvrtou vstupní svorku je připojen druhý vstup prvního hradla a taktovací vstupy prvního a druhého klopného obvodu. Druhé vstupy druhého a třetího hradla jsou připojeny na sedmou vstupní svorku.The 233,849 multiplexer is connected to the first, second, and third outputs of the first counter, and the third output is connected simultaneously to the counter input of the second counter, the first output of which is connected to the fourth addressing memory input and the second output of which is connected via the inverter to the first input of the first gate. . The output of the first gate is connected to the counter input of the first counter, whose reset input together with the reset input of the second counter is connected to the output gate summation, whose first input and the first input of the first flip-flop are connected to the fifth input terminal. The second input of the summing gate and the second input of the first flip-flop are connected to the sixth input terminal. The direct output of the first flip-flop is connected to the first input of the second gate whose output is connected to the first input of the second flip-flop, the output of which is connected to the second output terminal and whose second input is connected to the output of the third gate. the output of the first flip-flop and the fifth memory addressing input. The second input of the first gate and the clock inputs of the first and second flip-flops are connected to the fourth input terminal. The second inputs of the second and third gates are connected to the seventh input terminal.

Příklad vynálezu je dále popsán pomocí výkresu. První vstupní svorka 1 je připojena na první adresovací vstup paměti PROM, druhá vstupní svorka 2 je připojena na druhý adresovací vstup paměti PROM a třetí vstupní svorka 3 je připojena na třetí adresovací vstup paměti PROM. Její výstupy jsou připojeny na vstupy multiplexeru MX. jehož výstup je připojen na první výstupní svorku 8. První, druhý a třetí adresovací vstup multiplexeru MX je připojen na první, druhý a třetí výstup prvního čítače CTI. Třetí výstup prvního čítače CTI je připojen též na Čítači vstup druhého čítače CT2. První výstup druhého čítače CT2 je připojen na čtvrtý adresovací vstup paměti PROM. Druhý výstup druhého čítače CT2 je přes invertor I připojen na první vstup prvního hradla Hl. Výstup prvního hradla Hl je připojen na čítači vstup prvního čítače CTI. Nulovací vstup prvního čítače CTI a nulovací vstup druhého čítače CT2 je připojen na výstup součtového hradla H4 a první vstup prvního klopného obvodu KOI a první vstup součtového hradla H4 jsou připojeny na pátou vstupní svorku 2· Druhý vstup součtového hradla a druhý vstup prvního klopného obvodu KOI jsou připojeny na šestou vstupní svorku 6. Přímý výstup prvního klopného obvodu KOI je připojen ns první V9tup druhého hradla H2.An example of the invention is further described by means of a drawing. The first input terminal 1 is connected to the first PROM memory addressing input, the second input terminal 2 is connected to the second PROM memory addressing input, and the third input terminal 3 is connected to the third PROM memory addressing input. Its outputs are connected to inputs of MX multiplexer. the output of which is connected to the first output terminal 8. The first, second and third addressing inputs of the multiplexer MX are connected to the first, second and third outputs of the first counter CTI. The third output of the first counter CTI is also connected to the counter input of the second counter CT2. The first output of the second CT2 counter is connected to the fourth addressing input of the PROM. The second output of the second counter CT2 is connected via the inverter I to the first input of the first gate H1. The output of the first gate H1 is connected to the counter input of the first counter CTI. The reset counter of the first CTI and the reset counter of the second CT2 are connected to the summing gate output H4 and the first input of the first flip-flop KOI and the first input of the summing gate H4 are connected to the fifth input terminal 2. are connected to the sixth input terminal 6. The direct output of the first flip-flop KOI is connected to the first V9tup of the second gate H2.

233 849233 849

Invertující výstup prvního klopného obvodu KOI .1e připojen na pátý adresovací vstup paměti PROM a první vstup třetího hradla H3. Druhé vstupy druhého a třetího hradla H2. H3 jsou připojeny na sedmou vstupní svorku 2· Výstup druhého hradla H2 je připojen na první vstup druhého klopného obvodu KQ2. na jehož druhý vstup je připojen výstup třetího hradla H3. Výstup druhého klopného obvodu K02 je připojen na druhou výstupní svorku 2· Taktovací vstup prvního a druhého klopného obvodu KOI. K02 a druhý vstup prvního hradla H1 jsou připojeny na čtvrtou vstupní svorkuThe inverting output of the first flip-flop KOI .1e is connected to the fifth addressing input of the PROM and the first input of the third gate H3. The second inputs of the second and third gates H2. H3 are connected to the seventh input terminal 2 · The output of the second gate H2 is connected to the first input of the second flip-flop KQ2. to whose second input the output of the third gate H3 is connected. The output of the second flip-flop K02 is connected to the second output terminal 2. The clock input of the first and second flip-flops KOI. K02 and the second input of the first gate H1 are connected to the fourth input terminal

K uzavření smyčky v opakovači se vyšle do vedení n krát několikabitová povelová skupina přiřazená tomuto opakovači. K rozpojení smyčky se tato povelová skupina vyšle (n+m) krát· Např. pro lokalizaci osmi opakovačů by stačila tříbitová povelová skupina, ale aby se zabránilo jejímu náhodnému napodobení během přenosu signálu, použije se vícebitová povelová skupina a vyšle se několikrát. V povelové skupině je možno použít několik bitů pro rozlišení opakovače a zbývající bity zvolit shodně pro všechny opakovače. Tím se dosáhne zjednodušení obvodů přijímače povelů.To close the loop in the repeater, a multi-bit command group assigned to that repeater is sent to the line n times. This command group is sent (n + m) times to disconnect the loop. a three-bit command group would suffice to locate eight repeaters, but to avoid accidental imitation during signal transmission, a multi-bit command group is used and transmitted several times. In the command group, several bits can be used to distinguish the repeater and the remaining bits can be selected identically for all repeaters. This simplifies the command receiver circuits.

Pro kontrolu uzavření smyčky je výhodné vyslat kontrolní skupinu impulsů a vyhodnotit její příjem. Podobně je možné před vysláním povelu pro rozpojení smyčky stejnou kontrolní skupinou zjistit, zda je smyčka uzavřena.To check the loop closure, it is convenient to send a pulse control group and evaluate its reception. Similarly, it is possible to determine whether the loop is closed before sending the loop disconnect command by the same control group.

V uvedeném příkladě je lokalizováno osm opakovačů. Povelová skupina a kontrolní skupina je osmibitová. Pro uzavření smyčky se povelová skupina vysílá sedmkrát, pro rozpojení smyčky osmkrát.In this example, eight repeaters are located. The command group and the control group are 8-bit. The command group is sent seven times to close the loop, and eight times to disconnect the loop.

Na první, druhou a třetí vstupní svorku 1, 2, 2 jsou přivedeny logické úrovně přiřazené lokalizovanému opakovači. Na čtvrtém a pátém adresovacím vstupu paměti PROM je úroveň log O, na všech výstupech prvního čítače CTI je log 1, na prvním výstupu druhého čítače CT2 je log 0 a na jeho druhém výstupu je log 1, na páté, šesté a sedmé vstupní svorce 2» Ί. <3^e úroveň log 0. Na čtvrtou vstupní svorku—se přivádí taktovací kmitočet. Paměť PROM je nastavena na adresu, kde je uložena povelová skupina pro uvažovaný opakovač.Logic levels associated with the localized repeater are applied to the first, second and third input terminals 1, 2, 2. There is log 0 on the fourth and fifth addressing inputs of the PROM memory, on all outputs of the first counter CTI is log 1, on the first output of the second counter CT2 is log 0 and on its second output is log 1, on the fifth, sixth and seventh input terminals 2 »Ί. <3 ^e log 0 level. The fourth input terminal — the clock frequency is applied. The PROM is set to the address where the command group for the repeater in question is stored.

Při povelu pro uzavření smyčky je přivedena na pátou vstupní svorku 2 krátkodobě úroveň log 1. Tím se na přímém výstupu prvního klopného obvodu KOI nastaví úroveň log 1 a na jeho invertujícím výstupu log 0. První klopný obvod KOI slouží jako paměť volby povelu. Pomocí součtového hradla H4 se vynuluje první a druhý čítač CTI. CT2.When the loop is closed, log level 1 is briefly applied to the fifth input terminal 2. This sets log level 1 to the direct output of the first flip-flop KOI and log 0 to its inverting output. The first flip-flop KOI serves as command selection memory. The summing gate H4 resets the first and second CTI counters. CT2.

233 849 ζ233 849

Po odeznění úrovně log 1 na páté vstupní svorce 2 začnou oba čítače CTI. CT2 počítat. První čítač CTI počítá vyslané bity v povelové a popř. kontrolní skupině, současně generuje adresy pro multiplexer MX. Druhý čítač CT2 počítá počet vyslaných skupin impulsů. Po načítání n skupin se na jeho prvním výstupu objeví úroveň log 1 a pamět PROM se nastaví na adresu, kde je uložena kontrolní skupina. Po načítání dalších n+m skupin se na jeho druhém výstupu objeví úroveň log 1 a pomocí invertorů I a prvního hradla H1 se oba čítače CTI. CT2 zastaví. Tím je ukončeno vysílání skupin impulsů.After logic level 1 on the fifth input terminal 2 has subsided, both CTI counters start. CT2 count. The first CTI counter counts the transmitted bits in the command and / or command bits. control group, simultaneously generates addresses for the MX multiplexer. The second CT2 counter counts the number of pulse groups transmitted. When n groups are read, the log 1 level appears on its first output and the PROM is set to the address where the control group is stored. After loading the other n + m groups, the log 1 level appears on its second output and both CTI counters are used by the inverters I and the first gate H1. CT2 stops. This completes the transmission of the pulse groups.

Při povelu pro rozpojení smyčky je přivedena na šestou vstupní svorku 6 krátkodobě úroveň log 1. Činnost obvodů vysílače je obdobná jako v případě vysílání povelu pro uzavření smyčky, ale povelová skupina se vysílá (n+m) krát. Při uzavření smyčky se v koncovém zařízení vyhodnotí příjem kontrolní skupiny a na sedmé vstupní svorce £ se objeví úroveň log 1. Je-li kontrolní skupina přijímána při povelu uzavřeni smyčky, pak se na výstupu druhého klopného obvodu K02 objeví úroveň log 1’. Je*rli kontrolní skupina přijímána při povelu rozpojení smyčky, pak se na výstupu druhého klopného obvodu K02 objeví úroveň log 0. Tím se na druhé výstupní svorce 2 signalizuje uzavření nebo rozpojení smyčky v opakovači.In the loop disconnect command, log level 1 is briefly applied to the sixth input terminal 6. Transmitter circuitry is similar to the loop closure command, but the command group is transmitted (n + m) times. When the loop is closed, the control group reception is evaluated at the terminal and the log 1 level appears at the seventh input terminal. If the control group is received at the loop close command, then log 1 'will appear at the output of the second flip-flop. If the control group is received when the loop disconnect command is applied, then a log 0 level will appear at the output of the second flip-flop K02. This signals the loop output at the repeater to close or disconnect the loop.

Výhodou vysílače povelů pro dálkové uzavření a rozpojení smyčky podle vynálezu je, že se pro uzavření smyčky vyšle n krát povelová skupina a (n+m) krát kontrolní skupina; pro rozpojení smyčky se vyšle n krát kontrolní skupina a (n+m) krát povelová skupina. Protože povelová a kontrolní skupina má stejný počet bitů, první čítač CTI počítá vždy právě tento počet a druhý čítač CT2 počítá vždy n a (n+m) skupin. Uvedená skladba povelů pro dálkové uzavření a rozpojení smyčky umožňuje zjednodušení zapojení vysílače v koncovém zařízení a přijímače v opakovači.An advantage of the command transmitter for remote closing and uncoupling of the loop according to the invention is that the command group and (n + m) times the control group are sent n times to close the loop; a control group and (n + m) times a command group are sent to disconnect the loop. Since the command and control groups have the same number of bits, the first counter CTI always counts exactly this number and the second counter CT2 always counts n and (n + m) groups. The above-mentioned sequence of commands for remote closing and disconnecting of the loop allows simplification of wiring of the transmitter in the terminal and the receiver in the repeater.

Vynález se využívá v optoelektronických-přenosových systémech.The invention is used in optoelectronic transmission systems.

Claims

Remote Transmitter Closure and Loop Command Transmitter wiring of an opteelectroaic transmission system repeater, characterized in that the first input terminal (1) is connected to the first memory addressing input (PROM), the second input terminal (2) is connected to the second memory addressing input (PROM), the third input terminal (3) is connected to a third memory addressing input (PROM), the outputs of which are connected to the multiplexer (MX) inputs, the output of which is connected to the first output terminal (8), the first, second and third the multiplexer addressing input (MX) is connected to the first, second, and third outputs of the first counter (CTI), and the third output is connected simultaneously to the counter input of the second counter (CT2), the first output of which is connected to the fourth memory addressing input (PROM); whose second output is connected via the inverter (I) to the first input of the first gate (H1), whose output is connected to the counter input of the first counter (CTI), whose reset input together with the reset input of the second counter (CT2) is connected to the summing gate output (H4), whose first input and the first input of the first flip-flop (KOI) are connected to the fifth input terminal (5) while the second summing gate input (H4) and the second input of the first flip-flop (KOI) are connected to the sixth input terminal (6), the direct output of the first flip-flop (KOI) is connected to the first input of the second gate (H2) is connected to the first input of the second flip-flop (K02) whose output is connected to the second output terminal (9) and whose second input is connected to the output of the third gate (H3), the first input is connected to the inverting output of the first flip-flop (KOI) and to the fifth memory addressing input (PROM), while the fourth input terminal (4) is connected to the second input of the first gate (H1) and the clock inputs of the first and second flip-flops him circuit (KOI, K02), the path of the second and third inputs of gate (H2, H3) are connected to the seventh input terminal (7).