CS236525B1

CS236525B1 - Circuit for creating a test sample for memory circuits and boards

Info

Publication number: CS236525B1
Application number: CS834461A
Authority: CS
Inventors: Bedrich Sindelar; Frantisek Janda
Original assignee: Bedrich Sindelar; Frantisek Janda
Priority date: 1983-06-20
Filing date: 1983-06-20
Publication date: 1985-05-15
Also published as: CS446183A1

Abstract

Řešení se týká testování paměti a řeší efektivní způsob generování zkušebního vzorku pro paměťové obvody a desky. Ke zkoušení se využívá pseudonáhodného vzorku, který je v průběhu testu posouván v posuvném registru, k jednotlivým bitům na paměťové desce se přivádí vstupní informace z různých bitů posuvného registru, čímž dochází k zapsání odlišné informace do každého bitu paměťové desky. Měřící technika, zařízení výpočetní techniky a další obory využívající paměti.The solution concerns memory testing and solves an effective way of generating a test sample for memory circuits and boards. A pseudo-random sample is used for testing, which is shifted in a shift register during the test, input information from different bits of the shift register is fed to individual bits on the memory board, thereby writing different information into each bit of the memory board. Measuring technology, computer equipment and other fields using memory.

Description

Vynález se týká obvodu pro vytváření zkuěebního vzorku pro paměťové obvody e desky.The invention relates to a circuit for generating a test sample for memory circuit boards.

Pro vytváření zkušebního vzorku pro vícebitová pamětové desky je využito posuvného registru se sériovým a paralelními vstupy a generátoru pseudonáhodného signálu.A shift register with serial and parallel inputs and a pseudo-random signal generator are used to create a test pattern for multi-bit memory boards.

Dosud užívané způsoby zkouěení paměťových desek využívají programové vybavení nebo modifikování vzorku obvykle pomocí ělenů nonekvivalence.The methods used to test the memory boards used hitherto use software or modifying the sample, usually by non-equivalence members.

Tato řešení vyžadují náročnější testovací systémy nebo delěí čas pro vyzkoušení paměťové desky.These solutions require more sophisticated testing systems or longer time to test the memory board.

Tyto nevýhody odstraňuje obvod podle vynálezu, jehož podstata spočívá v tom, že posuvný registr má sériový vstup, paralelní vstupy a hodinový vstup, přičemž výstupy posuvného registru jsou propojeny na vstupy dat pamětové desky a první vstup, který je spojen s prvním ovládacím vstupem součtového obvodu je propojen se vstupem ovládacího signálu pro zkoušení paměťových desek, jehož druhý ovládací vstup je propojen se vstupem signálu o programu vzorku, přičemž výstup součtového obvodu je propojen na první vstup přepínače vzorku pro přepínání jednoho ze vzorků propojených na třetí vstupy nebo na druhý vstup přepínače vzorku podle ovládacích signálů na čtvrtých vstupech a na prvním vstupu přepínače vzorku, přičemž výstup je připojen na první vstup obvodu nonekvivalence řízený z jeho druhého vstupu a jeho výstup je připojen na sériový vstup a paralelní vstupy posuvného registru.These drawbacks are overcome by a circuit according to the invention, characterized in that the shift register has a serial input, parallel inputs and a clock input, the outputs of the shift register being connected to the memory board data inputs and a first input which is connected to the first summation control input. is coupled to a memory board control signal input whose second control input is coupled to a sample program signal input, the summation circuit output being coupled to a first sample switch input to switch one of the samples connected to the third inputs or a second sample switch input according to the control signals at the fourth inputs and at the first input of the sample switch, the output being connected to the first non-equivalence circuit input controlled from its second input and its output being connected to the serial input and parallel shift register inputs.

Vynález nevyžaduje náročné programové vybavení, zjednodušuje vybavení obvodové a zkracuje dobu testu. Při zkoušení paměťové desky se zjišťuje, zda nedochází k ovlivňování jednotlivých bitů na desce. Ke zkoušení se využívá pseudonáhodného vzorku, který je v průběhu testu posouván v posuvném registru, k jednotlivým bitům na paměťové desce se přivádí vstupní informace z různých bitů posuvného registru, čímž dochází k zapsání odlišné informace do každého bitu paměťové desky. Vzájemná nezávislost jednotlivých bitů desky se vyzkouší v průběhu jediného oběhu tohoto testu. Obvod umožňuje generování pozitivního i negativního vzorku.The invention does not require demanding software, simplifies peripheral equipment, and reduces test time. When testing the memory board, it is ascertained that the individual bits on the board are not affected. A pseudo-random sample is used for testing, which is shifted in the shift register during the test, and input information from different bits of the shift register is input to individual bits on the memory board, thereby writing different information to each bit of the memory board. The mutual independence of the individual bits of the board is tested during a single cycle of this test. The circuit allows to generate both positive and negative samples.

Na přiloženém výkresu je znázorněno blokové zapojení obvodu pro vytváření zkušebního vzorku pro paměťové obvody a desky.The attached drawing shows a block circuit of a circuit for generating a test pattern for memory circuits and boards.

Obvod podle vynálezu je vytvořen tak, še posuvný registr £ má sériový vstup 42. paralelní vstupy 44 a hodinový vstup 43. přičemž výstupy 45 posuvného registru £ jsou propojeny na vstupy 51 dat paměťové desky £ a první vstup 41. který je spojen s prvním ovládacím vstupem 11 součtového obvodu £ je propojen se vstupem ovládíacího signálu pro zkoušení paměťových desek £, jehož druhý ovládací vstup £2 je propojen se vstupem signálu o programu vzorku, vzorku, přičemž výstup 13 součtového obvodu £ je propojen na první vstup 21 přepínače 2 vzorku pro přepínání jednoho ze vzorků propojených na třetí vstupy 23 nebo na druhý vstup 22 přepínače 2. vzorku podle ovládacích signálů na čtvrtých vstupech 24 a na prvním vstupu 21 přepínače 2 vzorku, přičemž výstup 25 je připojen na první vstup 31 obvodu J nonekvivalence řízený z jeho druhého vstupu 32 a jeho výstup ££ je připojen na sériový vstup 42 a paralelní vstupy 44 posuvného registru £.The circuit according to the invention is designed such that the shift register 8 has a serial input 42. parallel inputs 44 and a clock input 43. wherein the outputs 45 of the shift register 8 are connected to data inputs 51 of the memory board 4 and the first input 41 which is connected to the first control. the input 11 of the summation circuit 6 is connected to the input of the control signal for testing the memory plates 6, the second control input of which is connected to the input of the sample program signal, the output 13 of the summation circuit 8 is connected to the first input 21 of the sample switch 2 switching one of the samples coupled to the third inputs 23 or the second input 22 of the sample switch 2. according to the control signals at the fourth inputs 24 and the first input 21 of the sample switch 2, the output 25 being connected to the first input 31 of the non-equivalence circuit input 32 and its output 44 is connected to serial input 42 and parallel shift register inputs 44.

Obvod podle vynálezu umožňuje zjištěni vzájemné nezávislosti jednotlivých bitů zkoušené paměťové desky. Je využito posuvného registru ± se sériovým vstupem 42 a paraleními vstupy £4-. Činnost posuvného registru £ se řídí hodinovými impulsy přivedenými na hodinový vstup 43. Výstupy 45 posuvného registru £ jsou přivedeny na jednotlivé vstupy 51 dat zkoušené paměťové desky £>. První vstup 41 umožňuje činnost posuvného registru £, bud jako posuvného registru se sériovým vstupem 42 pro zkoušení desek a paměťových obvodů s více bity, nebo jako registru s paralelními vstupy ££. Druhý režim činnosti se využívá tehdy, má-li být na všech bitech stejná informace.The circuit according to the invention makes it possible to determine the independence of the individual bits of the memory board under test. A shift register ± is used with serial input 42 and parallel inputs 4-4. The operation of the shift register 6 is controlled by the clock pulses applied to the clock input 43. The outputs 45 of the shift register 6 are applied to the individual data inputs 51 of the memory plate 64 to be tested. The first input 41 allows operation of the shift register 8, either as a shift register with a serial input 42 for testing multi-bit boards and memory circuits, or as a register with parallel inputs 48. The second mode of operation is used if all bits are to have the same information.

Vstupní informace do posuvného registru £ je přivedena z výstupu 33 obvodu £ nonekvivalence pro přepínání pozitivního a negativního vzorku. Jeho funkce je řízena z druhého vstu3 pu 32. První vstup 31 je spojen s výstupem 25 přepínače 2 vzorku, který přepíná jeden ze vzorků přivedených na třetí vstupy 23 nebo na druhý vstup 22. Požadovaný vzorek je vybrán jedni» z čtvrtých řídících vstupů 24 nebo první» vstupem 21. První vstup 2_1 je ovládán výstupe» 13 součtového obvodu J_, na jehož první ovládací vstup 11 je přiveden ovládací signál umožňující zkouéení paměťových desek £ pseudonáhodným vzorkem s různými informacemi na jednotlivých bitech a na druhý ovládací vstup 12 ovládací signál pro testováni paměťových desek stejným pseudonáhodným vzorkem na všech bitech.The input information to the shift register 6 is supplied from the output 33 of the non-equivalence circuit 33 for switching the positive and negative samples. Its function is controlled by the second input 32. The first input 31 is connected to the output 25 of the sample switch 2, which switches one of the samples applied to the third inputs 23 or the second input 22. The desired sample is selected from one of the fourth control inputs 24 or The first input 21 is controlled by the output »13 of the summation circuit 11, to which the first control input 11 is supplied with a control signal allowing testing of the memory boards 8 by a pseudo-random sample with different information on each bit. memory boards with the same pseudo-random pattern on all bits.

Obvodu podle vynálezu aůže být využito v servisních a výrobních službách počítačů a zařízeních využívající paměti.The circuitry of the present invention can be used in computer service and manufacturing services and memory utilizing devices.

Claims

SUBJECT OF THE INVENTION

A circuit for generating a test pattern for memory circuits and boards, characterized in that the outputs (45) of the shift register (4) are connected to data inputs (51) of the memory board (5) and a first input (41) connected to the first the control input (11) of the summation circuit (1) is coupled to the control signal input for testing the memory plates (5), the second control input (12) of which is coupled to the input of the sample program signal, the output (13) of the summation circuit (1) is coupled to the first input (21) of the sample switch (2) for switching one of the samples coupled to the third inputs (23) or the second input (22) of the sample switch (2) according to the control signals on the fourth inputs (24) and the first input (21) a sample switch (2) wherein the output (25) is connected to a first input (31) of the non-equivalence circuit (3) controlled from its second input (32) and its output (33) is connected to a serial input (42); parallel inputs (44) a shift register (4).