CS238108B1 - Zapojení pro vyhodnocení první a vyšší derivace kmitočtu - Google Patents

Abstract

Řeší způsoby číslicového vyhodnocení první a vyšších derivací kmitočtu. Tím nabízí nové regulační vlastnosti v oboru regulace elektrických strojů. Podstata spočívá v tom, že na první vstup logického kombinačního, obvodu je připojen výstup symetrického generátoru ‘impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu. První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastavitelného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavitelného reverzibilního čítače. Na třetí vstup nastavení předvolby přednastavitelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu. Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.

Description

(54) Zapojení pro vyhodnocení první a vyšší derivace kmitočtu

Řeší způsoby číslicového vyhodnocení první a vyšších derivací kmitočtu. Tím nabízí nové regulační vlastnosti v oboru regulace elektrických strojů.

Podstata spočívá v tom, že na první vstup logického kombinačního, obvodu je připojen výstup symetrického generátoru ‘impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu. První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastavitelného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavitelného reverzibilního čítače.

Na třetí vstup nastavení předvolby přednastavitelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu. Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.

Vynález se týká zapojení pro vyhodnocení první, případně i vyšší derivace kmitočtu. Vynálezu je možno použít například pro regulaci otáček asynchronních motorů, regulaci otáček stejnosměrných motorů, nebo pro regulaci kmitočtu synchronních alternátorů, pracujících paralelně do napájecí sítě.

Dosud známé způsoby regulace otáček asynchronních a stejnosměrných motorů pracují na principu optimální regulace. Například při požadavku změny nižších otáček motoru na vyšší otáčky je během doby regulace udržován konstantní maximální proud motoru až do doby, kdy je regulace ukončena, tedy do doby, kdy se motor ustálí na nových vyšších otáčkách.

Proud motoru pak klesne na proud úměrný zátěži motoru. Během regulace nastává značné urychlení motoru, které může být v některých aplikacích nežádoucí. Například u pohonu- výtahu k vertikální dopravě osob bylo výzkumem pocitů osob prokázáno, že nemá-li průběh jízdy působit na osoby nepříznivě, musí být omezena jednak hodnota maximálního zrychlení nebo zpoždění a dále i hodnota jeho derivace, tedy rychlosti změny zrychlení.

Ideální průběh jízdy je takový, při němž je právě dosaženo maximálně přípustných hodnot zrychlení a změn zrychlení, které ještě nejsou nepříjemná pro osoby v kabině výtahu. Zvláště aktuální je tomu u rychlovýtahů a u těžních klecí pro přepravu horníků v hlubinných dolech.

Mezi jiné známé způsoby rozběhu asynchronního kroužkového motoru, například u rozběhu dálkového pasového dopravníku pro přepravu uhlí nebo zeminy, lze zahrnout i způsob rozběhu motoru v závislosti na okamžitém protimomentu.

Takový rozběh motoru se dosud nepodařilo úspěšně realizovat vzhledem k obtížnému zjištění urychlujícího momentu. Urychlující moment motoru je podle momentové rovnice úměrný změně rychlosti motoru, tedy první derivaci rychlosti.

Pokud použijeme na místě čidla rychlosti převodník rychlosti na kmitočet, pak celý problém tkví v určení první derivace kmitočtu.

Dosud známé způsoby regulace kmitočtu synchronních alternátorů spočívají v regulaci kmitočtu na základě analogové veličiny, získané převodem z hodnoty kmitočtu, tedy převodníku číslicové veličiny na analogový signál.

Používané převodníky jsou však pro průmyslový kmitočet poměrně pomalé, což vede jednak k dlouhé době regulace a jednak ke snížené stabilitě. Pro snížení doby regulace a zvýšení stability regulačního systému.je kromě změny kmitočtu, tedy druhá derivace kmitočtu.

Výše uvedené nedostatky odstraňuje zapojení pro vyhodnocení první a vyšší derivace kmitočtu, jehož podstatou je, že na první vstup logického kombinačního obvodu je připojen výstup symetrického generátoru impulsů a současně je přiveden i na první vstup logického sekvenčního obvodu.

První výstup logického kombinačního obvodu je připojen na první čítači vstup přednastaví telného reverzibilního čítače, přičemž druhý výstup logického kombinačního obvodu je přiveden na druhý čítači vstup přednastavítelného reverzibilního čítače.

Na třetí vstup nastavení předvolby přednastavítelného reverzibilního čítače je připojen první výstup logického sekvenčního obvodu. Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstup předvolby přednastavitelného reverzibilního čítače, jehož výstupy jsou přivedeny na vstupy logického sekvenčního obvodu.

Výstupy logického sekvenčního obvodu jsou pak nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.

Zapojením pro vyhodnocení první a vyšší derivace kmitočtu podle vynálezu se dosáhne nových regulačních vlastností asynchronních motorů, nebo stejnosměrných motorů s omezením první, případně vyšší derivace rychlosti motoru.

V případě regulace kmitočtu synchronních alternátorů se zmenší doba regulace a zvýší se stabilita regulovaného systému.

Schéma zapojení pro vyhodnocení první a vyšší derivace kmitočtu je znázorněno na výkrese.

Vstupní kmitočet je přiveden na první vstup logického kombinačního obvodu J,. Výstup symetrického generátoru impulsů 2 je připojen jednak na druhý vstup logického kombinačního obvodu _1 a současně i na první vstup logického sekvenčního obvodu _3·

První a druhý výstup logického kombinačního obvodu je připojen na první a druhý čítači vstup přednastavitelného reverzibllního čítače _4, na jehož třetí vstup nastavení předvolby je připojen první výstup logického sekvenčního obvodu _3Pomocí přepínačů je vytvořena skupina logických stavů, které jsou přivedeny na vstupy 15 předvolby přednastavitelného reverzibilního čítače _4, jehož výstupy jsou přivedeny na vstupy '14 logického sekvenčního obvodu _3.

Výstupy 13 logického sekvenčního obvodu _3 jsou nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.

Přednastavitelný reverzibilní čítač _4 může být sestaven z několika přednastavitelných reverzitiblních čítačů tak, aby bylo dosaženo potřebné kapacity přednastavitelného reverzibilního čítače 4.

V případě zapojení pro vyhodnocení první derivace kmitočtu je během první půlperiody impulsu symetrického generátoru impulsů 2. přiveden vstupní kmitočet pomocí logického kombinačního obvodu 1 na první čítači vstu vpřed přednastavitelného reverzibilního čítače' zatímco druhý čítači vstup vzad přednastavitelného reverzibilního čítače' 4. je po tuto dobu zablokován.

Po dobu druhé půlperiody impulsu symetrického generátoru impulsů 2 vytváří logický kombinační obvod situaci opačnou. Tedy vstupní kmitočet je přiveden na druhý čítači vstup vzad přednastavitelného reverzibilního čítače _4, zatímco první čítaoí vstup vpřed přednastavitelného reverzibilního čítače’ 4_ je po tuto druhou půlperiodu zablokován.

nastavením přepínačů 5, se vytvoří skupina logických stavů, které jsou přivedeny na vstupy 15 předvolby přednastavitelného reverzibilního čítače’ £.

' Ten tedy nezačíná čítat od nálového logického stavu, ale od logického stavu, který se nachází -na jeho vstupech’ 15 předvolby přednastavitelného reverzibilního čítače’.4, tedy těsně přes ukončením první periody impulsu symetrického generátoru impulsů 2.

Jeden z výstupů přednastavitelného reverzibilního čítače £ výstup přenos dolů je přiveden na jeden ze vstupů 14 logického sekvenčního obvodu’ jehož jeden z výstupů '13 signalizuje překročení rozdílu impulsů načítaných vpřed, zvětšených o logické stavy na vstupech.' 15 předvolby a impulsů načítaných vzad.

Jedním z výstupů 13 se tedy signalizuje překročení nastavené první derivace kmitočtu, které bylo předvoleno logickými stavy na přepínačích .5. Skutečnou velikost první derivace ve formě binárního čísla je možno získat na výstupech 13 nastavením nulových logických stavů na vstupech 15 předvolby a připojením výstupů jednotlivých klopných obvodů přednastavitelného reverzibilního čítače' 4 na vstupy 14.

Současně je třeba zajistit pomocí logického kombinačního obvodu _1, aby v případě první půlperiody impulsu symetrického generátoru impulsů 2 byl na druhý čítači vstup vzad přednastaví telného reverzibilního čítače _4 přiveden vstupní kmitočet, zatímco první citaci vstup vpřed byl zablokován.

Během druhé půlperiody impulsu symetrického generátoru impulsu 2_ je vstupní kmitočet přiveden na první čítači vstup vpřed přednastavitelného reverzibilního čítače 4, zatímco druhý čítači vstup je po celou dobu druhé půlperiody impulsu symetrického generátoru impulsů £ zablokován.

Zápis nulových logických stavů na vstupech 15 nastává okamžikem příchodu impulsu na třetím vstupu nastavení předvolby přednastavitelného reverzibilního čítače tedy těsně před ukončením první periody impulsu symetrického generátoru impulsů _2.

V případě zapojení pro vyhodnocení n-té derivace kmitočtu je na jednom z-výstupů '13 informace o překročení nastavené n-té derivace až po uplynutí n-period impulsů symetrického generátoru impulsů 2.·

Během lichých půl period impulsů symetrického generátoru impulsů _2 je na první citaci vstup vpřed pomocí logického kombinačního obvodu .1 připojen vstupní kmitočet, zatímco druhý čítači vstup vzad je zablokován. _

Obdobně je tomu během sudých půlperiod impulsů symetrického generátoru impulsů 2, kdy je vstupní kmitočet přiveden na druhý čítači vstup vzad, zatímco první čítači vstup vpřed přednastavitelného reverzibilního čítače _4 je zablokován.

Zápis logického stavu nastává okamžikem příchodu impulsu na třetím vstupu nastavení předvolby přednastavitelného reverzibilního čítače' _4, tedy těsně před ukončením n-té periody impulsu symetrického generátoru impulsů 2,·

Skutečnou velikost n-té derivace kmitočtu ve formě binárního čísla je možno získat analogicky jako v případě skutečné velikosti první derivace. Tedy jednak nastavením nulových logických 'stavů na vstupech '15 předvolby a připojením výstupů klopných obvodů přednastavitelnéhó reverzibilního čítače na vstupy 14.

Současně je třeba zajistit, aby logický kombinační obvod' 1, během lichých půlperiod impulsů symetrického generátoru impulsů 2_ přivedl vstupní kmitočet na: druhý čítači vstup vzad přednastavitelného reverzibilního čítače £, zatímco první citaci vstup vpřed je zablokován a během suchým půlperiod impulsů symetrického generátoru impulsů 2_ přivedl vstupní kmitočet na první čítači vstup vpřed přednastavitelného reverzibilního čítače' 4., zatímco druhý čítaoí vstup vzad je zablokován.

Zapojením pro vyhodnocení skutečné velikosti první a vyšší derivace kmitočtu při zvětšování kmitočtu získáme na výstupech 13 binární čísla větší než nula, což odpovídá například zrychlení nebo derivaci zrychlení rychlosti motoru.

časová prodleva je v případě první derivace kmitočtu jedna perioda impulsu symetrického generátoru impulsů 2, v případě druhé derivace dvě periody a tak dále. Vhodnou volbou periody impulsu symetrického generátoru impulsů 2. lze dosáhnout i vhodnou dobu regulace u regulovaných soustav.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro vyhodnocení první a vyšší derivace kmitočtu, vyznačené tím, že na první vstup logického kombinačního obvodu /1/ je přiveden vstupní kmitočet, zatímco na druhý vstup logického kombinačního obvodu /1/ je připojen výstup symetrického generátoru impulsů /2/ a současně je přiveden 1 na první vstup logického sekvenčního obvodu /3/, přičemž první výstup logického kombinačního obvodu /1/- je připojen na první čítači vstup přednastavitelného reverzibilního čítače /4/ a druhý výstup logického kombinačního obvodu /1/ je přiveden na druhý čítači vstup přednastavítelného reverzibilního čítače /4/, přičemž na třetí vstup nastavení předvolby přednastavitelného reverzibilního čítače /4/ je připojen první výstup logického sekvenčního obvodu /3/, přičemž pomocí přepínačů /5/ je vytvořena skupina logických stavů, které jsou přivedeny na vstupy /15/ předvolby přednastavitelného reverzibilního čítače /4/, jehož výstupy jsou přivedeny na vstupy /14/ logického sekvenčního obvodu /3/, přičemž výstupy /13/ logického sekvenčního obvodu /3/ jsou nositeli informace o první, případně vyšší derivaci vstupního kmitočtu.