CS238657B1 - Zapojení univerzální řídicí jednotky pro hutní stroje - Google Patents

Abstract

Vynález se týká zapojení bezkontaktní univerzální řídicí jednotky pre hutní stroje z automatický· pracovní· cykle·, které sestává z hradel NAND, dorivaSního obvodu, desítkových čítačů pracujících v kódu BCD, dekodéru z kódu BCD ne jedna z deseti, klopných obvodů N-S sestavených z hradel NAND a tvarovacích abvodů sestavených z hradel NAND, koncových stupňů a relé.

Description

(54)/Zapojení univerzální řídicí jednotky pro hutní stroje

Vynález se týká zapojení bezkontaktní univerzální řídicí jednotky pre hutní stroje z automatický· pracovní· cykle·, které sestává z hradel NAND, dorivaSního obvodu, desítkových čítačů pracujících v kódu BCD, dekodéru z kódu BCD ne jedna z deseti, klopných obvodů N-S sestavených z hradel NAND a tvarovacích abvodů sestavených z hradel NAND, koncových stupňů a relé.

Vynález ao týká zapojení bezkontaktní universální řídicí jednotky pro hutní «troje s automatickým pracovním cyklem, jako jsou tupcsvářečky, tlakovací stroje, hrotovecl stroje a podobně.

Jsou známé jednoúčelové koutektel systémy a Sašovými relé nebo mechanické vačkové systémy, poháněné elektromotory přes převodovou skříň. Po tvarovaném obvodu otáčejících oo veček nebo po vačkách rosmíatěných po páse obíhající kladky elektrických koncových opínačft nebo mikroapínečd. Tvar a polohe vaček, pevné propojení kontaktů a časy naotavené ne časových relé pek určují pracovní eykluo atreje.

Mechanické systémy podléhej! snědnému opotřebení e umístění v těžkém hutnickém prostředí, trpí značnou poruchovostí. Nevíc mají relativně vysokou vlastní spotřebu elektrické energie.

Uvedené nevýhody stávajícího stavu techniky se odstraní napojením universální řídicí jednotky pro hutní stroje podle vynálezu, jehož podeteta spočívá vtom, že sestává z dorivečníhe obvodu, jehož první vatup je přepojen e zdrojem napájení logiky a dálo druhý vstup uzemněn, přičemž jeho výstup jo propojen ee vstupem prvního hradle NAND, jehož výstup je propojen jednek se vstupem druhého hradla MAND a dálo o nulovaclmi vstupy prvního desítkového čítače, déle druhého desítkového čítače první dekády a třetího desítkového čítače druhé dekády. Výstup druhého hradle NAND je propojen jednak so vžemi prvními nulcvacími vstupy výstupních pamětí K-S a jednak a prvním nulovacím vstupem vstupní paměti K-S, jejíž přímý výstup je přepojen s blokovacím vstupem třetího hradle NAND. Výstup generátoru impulsů je propojen o druhým vstupem třetího hradle NAND a výstup třetího hredle NAND propojen o čitečím vstupom prvního desítkového čítačo děliče kmitočtů a výstup čtvrtého bitu tohoto čítače je propojen s čítečím vstupem druhého desítkového čítače první dekády. Výstup čtvrtého bitu tohoto druhého desítkového čítačo první dekády je propojen s čítaeím vstupem třetího desítkového čítače druhé dekády, kdo čtyřbitový výatup druhého desítkového čítače první dekády je propojen se čtyřbitevýa vstupem prvního dekodéru z kódu BCD ne jeden z deseti a čtyřbitový výstup třetího desítkového čítače druhé dekády je propojen oo čtyřbitevýa vstupem druhého dekodéru z kídu BCD na jeden z deseti. Výstupy pre desítková Čísle nula až devět prvního dokodéru z kódu BCD ne jeden z doseti jaeu přes invertory propojeny a pájecími bědy programe- , vaclho pole desítek. Vstupní svorky pracovního kontaktu a klidového kontaktu nulovacíhe tlačítka jsou uzemněny. Výstupní svorka pracovního kontaktu je přepojena se vsasevaelm vstupem tverevecíhe obvodu a výstupní svorka klidového kontaktu je propojena a nulovacím vstupem tvsrovacího obvodu. Negovaný výstup tvarovacího obvodu je propojen se vstupem prvního hradla NAND a vstupní svorky pracovního kontaktu startovacího tlačítka a klidového kontaktu startovacího tlačítka jsou uzemněny. Výstupní svorka pracovního kontaktu tlačítka ctart” je propojena se veaeevacím vstupem tverevecíhe ebvedu a výstupní svorka klidového kentaktu je propojena a nulovacím vstupem tverevecíhe obvodu. Negovaný výstup tvarevacího obvodu je propojen jednak se vsazovacím vstupem vstupní paměti R-S a jednak se vsazovacím vstupem výstupní paměti R-S. Vstupní svorky pracovního kontaktu a klidového kontaktu stop - tlačítka jsou uzemněny, přičemž výstupní svorka pracovního kontaktu stop - tlačítka je propojena se vsazovacím vstupem tvaroveciho obvodu. Výstupní svorka klidového kontaktu stop - tlačítka je propojena s nulovacím vstupem tvarovacího obvodu, jehož negovaný výstup je propojen s druhým nulovacím vstupem vstupní paměti R-S. Vstup čtvrtého hradla NAND je propojen s pátým pájecím bodem programovacího pole jednotek a vstup čtvrtého hradla NAND je propojen s Šestým pájecím bodem programovacího pole desítek. Výstup čtvrtého hradla NAND je prepejen jednak a druhým nulevaclm vstupem druhé výstupní paměti K-S a jednak se vstupem prvního hradle NAND, kde přímý výstup druhé výstupní paměti R-S je přes první ksncevý stupeň prepejen se začátkem vinutí cívky relé první pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup pátého hradle NAND je propojen se čtvrtým pájecím bodem programovacího pole jednotek a vstup pátého hradle NAND je propojen s prvním pájecím bodem programovacího pele deeítek. Výstup pátého hradle NAND je propojen se vsazovacím vstupem třetí výstupní peměti K - S a vstup Šestého hradle NAND je propojen s třetím pájecím bodem programovacího pole jednotek a vstup Sestéhs hradle NAND je propojen se Šestým pájecím bodem

23«é57 programovacího pole desítek. Výstup Šestého hradla NAND je propojen β druhým nulovacím vstupe· třetí výstupní paměti X - S, jejíž přímý výstup je pře» druhý koncový atupen přepojen ee začátkem vinutí cívky relé druhé precevní operace. Konec vinutí cívky tohoto relé je připojen ke sdreji. Vstup eedaého hradla NAND je propojen e pátým pájecím beden programovacího pole jednotek a vstup sedmého hradle NAND je propojen s první· péjecía bodem programovacího pole desítek. Výstup aedmého hradle NAND je propojen se veacevecím vstupem Stvrté výstupní paměti X - S a v*tup osmého hradla NAND je propojen e osmým péjecía bodem programovacího pole jednotek a vstup eeaé}£ hradla NAND je propojen e pátým péjecía bodem programovacího pole desítek. Výstup osmého hradla NAND je propojen s druhým nulovacía vstupem Stvrté výstupní pemétl X - S, jejíž přímý výstup je přes třetí kencevý stupeň propojen se začátkem vinutí cívky relé třetí precevní operace, přičemž konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup devátého hradle NAND je propojen s osmým péjecía bodem programovacího pele jednotek e vstup devátého hradle NAND jo propojen s prvním péjecía bodem programovacího pele desítek. Výstup dovátého hradle NAND je propojen se vsezovacím vstupem páté výstupní paměti X - S, kde dále vstup desátého hredle NAND je propojen s devátým pájecím bodem programovacího pole jednotek a vstup desátého hradle NAND je propojen e pájecím bodem programovacího polo desítek. Výstup desátého hradle NAND je propojen e druhým nulovacía vstupem páté výstupní paměti R - S, jejíž přímý výstup je přes čtvrtý koncový stupeň propojen se začátkem vinutí cívky relé čtvrté pracovní operace. Konec vinuti cívky tohoto relé je připojen ke zdroji.

Vstup jedenáctého hradla NAND je propojen s třetím péjecía bodem programovacího pole jednotek a vstup jedenáctého hradla NAND jo propojen s druhým pájecím bodem programovacího pole desítek. Výstup jedenáctého hredle NAND je propojen ao vsasovecím vstupem ěesté výstupní paměti X - S, kdo vstup dvanáctého hradle XAMD je propojen a prvním péjecía bodem programovacího polo jednotek a vstup dvanáctého hradle NAND jo propojen so čtvrtým pájecím bodám programovacího pole desítek. Výstup dvanáctého hredle NAND je propojen jednak s druhým nulovacía vstupem ěesté výstupní paměti X - S a dále se vsazevacía vstupem sedmé výstupní paměti X - S. Přímý výstup této ěoeté výstupní paměti X - S jo přes pátý koncový stupeň propojen ee začátkem vinutí cívky relé páté pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup třináctého hradla NAXD je připojen k devátému pájecímu bodu programovacího pole jednotek e vstup třináctého hradla NAND je připojen ke čtvrtému pájecímu bodu programovacího pole desítek, přičemž výstup třináctého hredle NAXD je prepejen jednak s druhým nulovací· vstupem sedmé výstupní paměti X - S a dálo ee vsazevacía vstupem osmé výstupní peměti X - S. Přímý výstup této sedmé výstupní paměti X - S je přes ěestý koncový stupeň prepejen ee začátkem vinutí cívky relé ěesté pracovní operace e konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup čtrnáctého hredle NAND je připojen ke třetímu pájecímu bodu programovacího polo jednotek e vstup čtrnáctého hredle NAND je připojen k pátému pájecímu programovacího polo dosltek. Výstup čtrnáctého hradle NAND jo propojen s druhým nulovacía vstupom osmé výstupní paměti X - S, jejíž přímý výstup je přes sedmý koncový stupeň propojen ee začátkem vinutí cívky relé sedmé precevní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup patnáctého hradla NAND je prepejen ee čtvrtým pájecím bodem programovacího pele jednotek e vstup patnáctého hradla NAND je propojen e pátým pájecím bodem programovacího polo desítek. Výstup patnáctého hradla NAND je propojen se vsazevacía vstupom deváté výstupní paměti X - S a vstup Sesnáctého l^rsdla NAND je prepejen e pátým pájecí abedea pragraaevacíhopolo jednotek a vstup Šestnáctého hradla NAND je propojen s pátým pájecím bodem programovacího pole desítek. Výstup Šestnáctého hredle NAND je propojen s druhým nulovacím vstupem deváté výstupní paměti X - S, jejíž přímý výstup je přes osmý koncový stupeň propojen se zečátkea vinutí cívky relé osmé pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji.

Výhodou zapojení podle vynálezu jo možnost odstranění věech mechanických spínacích prvků z těžkého hutního provozu, čímž eo dosáhne snížení poruchovosti. Dalěí jeho výhodou jo snížení vlastní potřeby elektrické energie a snížená potřeba montážního prostoru. Znečnou jeho výhodou je jeho universálnost umožňující použití pro různé stroje a jednoduché naprogramování pracovního cyklu, taká poměrně nízká pořizovací cena zařízení a to, že nevyžaduje žádné údržby.

238657 4

Ne výkresech je znázorněno acháme příkladného provedení zapojení podle vynálezu β konkrétním naprogramováním precovního cyklu podle příkledného požadovaného časového diagramu.

Ne obr. 1 je schematicky zekreslene jeho jedne část e ne obr. 2, 3, 4 jsou zakreslena blokové schemete jeho následujících Sástí, propojených vodiSi, označenými symboly Al ež'Cl.

Zapojeni podle vynálezu sestává z derivačního obvodu j. nastavení paměti během zapnutí zdrojů, jehož první vstup a je propojen ee zdrojem +U, pro napájení logiky a druhý vstup & je uzemněn. Výstup a derivečního obvodu i nestavení pamětí během zapnutí zdnjů je propojen jednak se vstupem druhéha hradla 13 NAND.e současně s nulovacími vstupy x.-aa. ^BU desítkových čítačů 16. 17 a 12· Výstup druhého hradla 13 NAND je pak propojen současně s prvními nulovacími vstupy bp. ce. co. cz. dl, dm. dl· £b> ^ak výstupních pamětí ££, <7. 52. 57. 62.

66. 70 a 75 B - S β jprvním nulovacím vstupem ek vstupní paměti 14 R - S. Negovaný výstup £ tvarovacího obvodu £ /klopný obvod B - S sestavený z hradel NAND/, je propojen se vstupem a prvního hradle 12 NAND. Vsezovecí vstup d tvarovacího obvodu £ je přes pracovní kontakt £ nulovacího tlačítka uzemněn a nulovací vstup £ tvarovacího obvodu £ je přes klidový kontakt 2 nulovacího tlačítka uzemněn. Negovaný výstup 1 tvarovacího obvodu X, /klopný obvod R - S sestavený z hradel NAND/, je propojen jednak se vsazovacía vstupem a vstupní paměti 14 R - S a déle se vsezovecím vstupem bo druhé výstupní paměti 41 R - á. Vsazovacl vstup g tvarovacího obvodu X je přes^jrecovní kontakt í. startovacího tlačítka uzemněn e nulovací vstup b tvarovacího obvodu X je přes klidový kontakt £ startovacího tlačítka uzemněn. Negovaný výstup 1 tvarovacího obvodu 10 /klopný obvod R - S sestavený z hradel NAND/ je propojen s druhým nulovacím vstupem £ vstupní paměti 14 R - S. Vsazovacl vstup i tvarovacího obvodu 10de přes pracovní kontakt g. stop-tlačítka uzemněn a nulevacl vstup £ tvarovacího obvodu 1.0, je přes klidový kontakt 2 stop-tlačítka .uzemněn. Přímý výstup £ vstupní paměti 14, R - S je propojen se vstupem 1 třetího hradla 15 NAND. Výstup generátoru jí impulsu /ANO sestávej z hradel NAND/ je propojen se vstupem a třetího hradla 15 NAND. Výstup χ třetího hradle 15 NAND je propojen s čítacim vstupem χ prvního desítkového čítače děliče kmitočtu. Výstup čtvrtého bitu χ prvního desítkového čítače !§, děliče kmitočtu je propojen s čítacim vstupem χ druhého desítkového čítače 17 první dekády. Výstupy čtyřbitového výstupního bitu /n1fbj.u/ eb. bc. ad a aa druhého desítkového čítače XX první dekády jsou propojeny se vstupy af. ag, sh β sl čtyřbitového vstupu prvního dekodéru Ift z kódu BCD ne jeden z deseti, přičemž výstup čtvrtého bltu ae druhého desítkového čítače 17 první dekády je zároveň propojen s čítači· vstupem at třetího desítkového čítače 17 první dekády je zároveň propojen s čítecín vstupem at třetího desítkového čítače 12 druhá dekády. Výstupy gj až ££ pro desítková čísla nula až devět prvního dekodéru 18 z kódu BCD na jedna z deseti jeou přes inventory 21 až 30 propojeny s pájecími body OK až 9Z programovacího pole 78 jednotek. Výstupy čtyřbitového výstupního bitu /niblu/ av. gg, ax e ax třetího desítkového čítače 12 druhá dekády jeou propojeny s čtyřbitovýa vstupem ba. bb. bc a bd '·-druhého dekodéru 20 z kódu BCD na jedne z deseti. Výstupy ač hn pro desítková čísla nula až devět druhého dekodéru 2¾ z kódu BCD na jeden z deseti jsou přes invertory 31 až £2 propojeny s pájecími body ££ až ££ programovacího pole 79 desítek. Vstup ba. čtvrtého hradla 44 NAND je propojen s pátým pájecím bodem 47 programovacího pole 78 jednotek. Vetup bt čtvrtého hradla <4 NAND je propojen se ěestým pájecím bodem FF programovacího pole 79 desítek. Výstup bu čtvrtého hradla ££ NAND je propojen jednak s druhým nulovacím vstupem hn druhé výstupní paměti £1 R - S a současně se vstupem £ prvního hradle 12 NAND. Přímý výstup br druhé výstupní paměti £1 R - S je přes první koncový stupeň £2 propojen se zečátkea vinutí cívky relé £2 první pracovní operace a konec vinutí cívky tohoto relé 43 je propojen se zdrojem +04. Vstup bv pátého hradle £5, je propojen se čtvrtým pájecím bodem 3Z programovacího póle 24jednotek a vstup tot pátého hradle 45 NAND je propojen s prvním pájecím bodem AA programovacího pole 22 desítek. Výstup kz pátého hradle £2 NAND je propojen se vsazovacía vtupea $£ třetí výstupní paměti £2 R - S, jejíž přímý výstup cz je přes druhý koncový stupeň £4 propojen se zečátkea vinutí cívky relé 49 druhé pracovní operace. Konec vinutí cívky tohoto relé £2 je propojen se zdrojem +Ug Vstup gg ěestého hradla ££ NAND je propojen se třetím pájecím bodem 21l programovacího pole

Jednotek b vstup cb šestého hradle 46 NAND je propojen se šestým pájecím bodem FF programovecího pole 79 desítek. Výstup cc šestého hradle 46 NAND je propojen s druhým nulovacím vstupem cf třetí výstupní paměti 42 R · S. Vstup ch sedmého hradla 50 NAND je propojen s pátým pájecím bodem 42 programovacího pole 78 jednotek a vstup ci sedmého hradla 50 NAND je propojen s prvním pájecím bodem AA programovacího pole 79 desítek. Výstup cd sedmého hradla 50 NAND je propojen s vsazovacím vstupem cn čtvrté výstupní paměti 52 R - S, jejíž přímý výstup cg je přes třetí koncový stupeň 53 propojen se začátkem vinutí cívky relé 54 třetí pRaeovní operace. Konec vinutí cívky tohoto relé 54 je propojen se zdrojem +U_g. Vstup ck osmého hradla 51 NAND Je propojen s osmým pájecím bodem 7Z programovacího pole 78 jednotek a vstup osmého hradla Si ^ND je propojen s pátým pájecím bodem gg programovacího pole desítek. Výstup cm osmého hradla 5’ NAND Je propojen s druhým nulovacím vstupem cp čtvrté výstupní paměti 52 R - S. Vstup cr devátého hradla 55 NAND je propojen s osmým pájecím bodem. 7Z programovacího pole 78 Jednotek a vstup cs devátého hnedle 55 NAND je propojen s prvním pájecím bodem Až programovacího pole 79 desítek. Výstup ct devátého hrádla 55 NAND je propojen s vsazovacím vstupem cx páté výstupní paměti 57 R - S, jejíž přímý výstup da je propojen přes čtvrtý koncový stupeň 58 se začátkem vinutí cívky relé 59 čtvrté pracovní operace. Konec vinuti cívky tohotc relé Sá J^e propojen se zdrojem +U^, Vstup £□$ desátého / hradla 56 NAND je propojen s devátým pájecím bodem 8Z programovacího pole 78 jednotek a vstup cv desátého hradla 56 NAND je propojen s prvním pájecím bedem programovacího pole 79 desítek. Výstup jw desátého hradla 56 NAND je propojen s druhým nulovacím vstupem cz páté výstupní paměti 57 R - S. V tup db jedenáctého hradla 6£ NAND je propojen s třetím pájecím bodem 2Z programovacího pole 78 jednotek e vstup dc jedenáctého hradle 60 je propojen s druhým pájecí bodem programovacího pole 22 desítek. Výstup dd jedenáctého hradla 22 NAND je propojf i s vsazovae.í.a vstupem dh šesté výstupní paměti 6g R - S, jejíž přímý výstup dk je propojen přes pátý koncový stupeň 63 se začátkem vinutí cívky relé 64 páté pracovní operace. Konec vinutí cívky tohoto relé 64 je propojen se zdrojem +n_g. Vstup de dvanáctého hradla 6j_ NAND je propojen s prvním pájecím bodem 00 programovacího^-pole 78 jednotek a vstup df dvanáctého hradla 61 NAND je propojen se čtvrtým pájecím bodem DD programovacího pole 79 desítek. Výstup dm dvanáctého hradla 6l NAND je současně propojen s druhým nulovacím vstupem dd šesté výstupní paměti 62 R-S a se vsazovacím vstupem dl sedmé výstupní paměti »6 t - S, Jejíž přímý výstup do je přes šestý koncový stupeň 67 propojen se začátkem vinutí cívky relé 68 šesté pracovní operace. Konec vinutí cívky tohoto relé 68 je propojen se zdrojem +U_g. Vstup db třináctého hradla 65 NAND je propojen s devátým pájecím bodem 8Z programovacího pole 78 Jednotek a vstup dg třináctého hradla 65 NAND je propojen se čtvrtým pájecím bodem DD programovacího pole 79 desítek. Výstup dr třináctého hradla 65 NAND je současná propojen s druhým nulovacím vstupem dn sedmé výstupní peměti 22 R - S f ie vsazovacím vstupem áh osmé výstupní paměti 22 R-S, jejíž přímý výstup dr je přes sedmý koncový stupeň 71 propojen se začátkem vinutí cívky relé 72 sedmé pracovní operace. Konec vinutí cívky tohoto relé 72 je propojen se zdrojem +U_g. Vstup dx čtrnáctého hradle 69 NAND je popojen se třetím pájecím bodem 2Z programovacího pole 78 jednotek a vstup dv čtrnáctého hradla 69 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup dž čtrnáctého hradla 69 NAND je propojen s druhým nulovacím vstupem du osmé výstupní paměti 70 R - S.

Vstup ea patnáctého hradla 73 NAND je propojen se čtvrtým pájecím bodem 3Ž programovacího pole 78 jednotek a vstup eb šestnáctého hradla 73 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup ec šestnáctého hradle 73 NAND je propojen se vsazovacím vstupem eg deváté výstupní paměti 75 R - S, jejíž přímý výstup ed je přes osmý koncový stupeň 76 propojen se začátkem vinutí cívky relé 77 osmá pracovní operace. Konec vinutí cívky tohoto relé 77 je propojen se zdrojem +U_g. Vstup ed šestnáctého hradla 74 NAND je propojen s pátým pájecím bodem 4Z. programovacíhopole 22 jednotek a vstup ££ šestnáctého hradle 74 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup ef šestnáctého hradla 74 NAND je propojen s druhým nulovacím vstupem ei desáté výstupní paměti 22 R-S. í

Ze provozu během zapnutí zdroje ⁺U_g pro napájeni logiky, pro logiku vznikne na výstupu £. derivačního obvodu 1 nastavení pamětí během zepnutl napájení a změna úrovně LH a tato přivedena ne vstup & prvního hradla 1 i HkKD způsobí, že ne jeho výstupu e vznikne impuls

LHL, jenž se přivádí jednak na vstup druhého hradla U NAND, čímž na jeho výstupu vznikne impuls HLH, jimž ae vsazují do nulového stavu všechny výstupní paměti 41. 42, 22, 57. 62.

a 22. a na vstupní pemět 14, ne jejíž první nulovací vstupy bp. cg. co. c*. di. dm. dt. eh a ek je tento impuls KLK přiveden, je impuls DHL z výstupu £ prvního hredle 12 NAND přiveden na nulovací vstupy g, ££, au prvního desítkového čítače 16 děliče kmitočtů druhého desítkového čítače 17 první dekády a třetího desítkového čítače 19 druhé dekády a tím tuto nuluje. Během zapnutí zdroje +U₁ pro logiku, jsou tudíž vsazeny do nulového stavu viechny desítkové čítače 1 6. 17 a 19 a výstupní paměti S řídicí logiky. Řídicí Impulsy a frekvenci 10 Hz jsou z výstupu generátoru 11 impulsu přivedeny na vstup u třetího hradla 12 NAND, ze kterého neprojdou na jeho výstup χ, jelikož ne druhém vstupu 1 třetího hradla 12 NAND je v tomto klidovém stavu přiveden signál *L z přímého výstupu g vstupní paměti 14 Λ - S. Teprve po stlačení startovacího tlačítka sepne pracovní kontakt 2 a připojí signál L na vsazovecí vstup g tvarovaciho obvodu 2, současně rozpojí klidový kontakt í a odpojí signál L od nulovaclho vstupu 2 tvarovaciho obvodu 2· Jelikož stlačení startovacího tlačítka, je krátkodobé, vznikne na negovaném výstupu 1 tvarovaciho obvodu 2 impuls MLH. Tento se přivádí na vsazovecí vstup a vstupní paměti 14 N - S a tím se tato vsadí a její přímý výstup g přejde do stavu N. Jelikož je přímý výstup g vstupní pemětl 14 propojen s blokovacím vstupem 1 třetího hradla 15 NAND, je i ne tomto signál H a řídicí impulsy se vstupu £ třetího hradla 15 NAND procházejí v negované formě na jeho výstup χ. Odtud jsou přivedeny ne čítači vstup g prvního desítkového čítače 16 děliče kmitočtu jedna ku deseti, čímž se na jeho výstupu čtvrtého bitu χ objeví řídicí impulsy o frekvenci 1 He, nebot nulovací vstup χ má opět úroveň L. Tyto řídicí impulsy o frekvenci i Nz jaou nyní přivedeny na čítači vstup g druhého desítkového číteče 17 první dekády, jenž pracuje v kódu BCD. Jelikgž 1 na jeho nulovacím vstupu aa je opět úroveň L_z je tento čítán vzhůru v cyklech nula až devět, čtyřbitový výstup alt, ac. ad a ae druhého desítkového čítače 17 první dekády je propojen s čtyřbitovým vstupem áf. ag, ah a ai prvního dekodéru 18 z kódu BCD na jedna z deseti, který ee nyní mění v cyklech LLLL až říLLH. Na výstupech al až gg prvního dekodéru 18 z kódu BCD ne jeden z deseti pro desítková čísle nula až devět nyní s frekvencí 1 Nz cyklicky přeatupuje signál L. Jelikož jsou výstupy gj až as tohoto dekodéru 18 propojeny přes invertory 21 zž 12 s pájecími body 0Z až 9Z programovacího pole 78 jednotek, přestupuje ne těchto cyklicky s frekvenci 1 Hz signál H. Výstup ae čtvrtého bitu druhého desítkového čítače 12 první dekády je současně propojen s čítaclm vstupem at třetího desítkového čítače 12 druhé dekády/ jenž pracuje v kódu BCD a je tudíž čítán vždy, když výstup čtvrtého bitu gg druhého desítkového čítače 12^l'první dekády přejde ze stavu H do stavu L, to je po deseti impulsech na čltacím vstupu g druhého desítkového číteče 17 první dekády vzhůru frekvencí 0,1 Nz v cyklech de^et až devadesát, jelikož i jeho Qulovaci vstup au je opět ve stsvu L. Čtyřbitový výstup ax, gg, gg, ax třetího desítkového čítače 19 druhé dekády je propojen se čtyřbitovým vstupem 2a, 22, Í£, JlŮ druhého dekodéru 20 z kódu BCD na jeden z deseti, který se nyní mění v cyklech LLLL až HLLH. Na výstupech be až bn druhého dekodéru 20 z kódu BCD na jeden z deseti pro desítková čísle nule až devět s frekvencí 0,1 Nz cyklicky přestupuje signál L, jelikož jsou výstupyjfcg až bn tohoto dekodéru 20 propojeny přes invertory 31 až 40 s pájecími body ££ až <££ programovacího pole 79 desítek, přestupuje na těchto cyklicky s frekvencí 0,1 Hz signál N. Zároveň se při stlačení startovací tlačítka přivádí signál L z výstupu 1 vstupního tvarovače 2 na vsazovecí vstup bo druhé výstupní paměti 41 H - S. Tím je tato vsazena a její přímý výstup br přejde do stavu H. Tento je přiveden na první vstup koncového stupně 42. čímž se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 42 první pracovní operace. Protože ne konci vinutí cívky tohoto relé 41 je připojen zdroj +U_?, toto relé 43 sepne a uvede pomocí svých kontaktů do chodu vnějěí první pracovní cyklus řízeného stroje.

DalSÍ popis i příkladné připojení programovacího pole 78 jednotek a programovacího pole 79 desítek platí pro konkrétní požadovaný časový harmonogram řízeného stroj^.

Různé časové harmonogramy pro řízení různých strojů lze pak jednoduchým způsobem dosáhnout různým zapojením programovacího pole 78 jednotek a programovacího pole 79 desítek. Jelikož vstup bv pátého hradla 45 NAND je připojen ke čtvrtému pájecímu bodu 3Z programovacího pole 7» jednotek a vstup bw pátého hradla 45 NAND je připojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se ne obou těchto vstupech signál H po třech sekundách od započetí prvníhjj pracovního cyklu. Tím přejde výstup Juj pátého hradla 45 NAND do stavu L, jenž je přiveden ne vsazovecí vstup cd třetí výstupní paměti 47 Λ - Š a tuto vsadí. Přímý výstup cg této paměti 47 R - S tímto přejde do stavu H, jenž je přiveden na vstup druhého koncového stupně 48. Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 49 druhé pracovní operace. Protože na konci vinutí cívky tohoto relé 49 je připojen zdroj +U₂, toto relé 49 sepne a uvede svými kontakty do chodu druhou pracovní operaci. Jelikož vstup eh sedmého hradla 50 NAND je připojen k pátému pájecímu bodu 4Z programovacího pole 78 jednotek a vstup cl sedmého hradla 50 NAND je připojen k prvnímu pájecímu boču AA programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřech sekundách od započetí prvního pracovního cyklu. Tím přejde výtup cd sedmého hradla 50 NAND do stavu L, jenž je přiveden na vsazovací vstup cn čtvrté výstupní paměti 52 R - S a tuto vsadí. Přímý výstup aa této paměti R - S tímto přejde do stavu H, jenž je přiveden na vstup třetího koncového stupně 53. Tím se na jeho výstupu objt/í potenciál nula voltů, jenž se přivádí ne začátek vinutí cívky relé 54 třetí pracovní operace. Protcít na k^nci vinutí cívky tohoto relé 94 je připojen zdroj *U₂, toto relé 54 sepne e svými kontakty uved·· do chodu třetí pracovní operaci. Jelikož vstup ££ devátého hradle 55 NAND je připojen k osmému pájecímu bodu 7Z programovacího pole 78 jednotek a vstup ca devátého hradle NAND je připojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se · obou těchto vstupech signál H po sedmi sekundách od započetí prvního pracovního cyklu. Tím přejde výstup £t devátého hradla 55 NAND do stavu L, jenž je přiveden na vsuzcvscí vstup cx páté výstupn: paměti 57 R - S a tuto vsadí. Přímý výstup da táto paměti R - s tímto přejde do stavu H, jenž je přiveden na vstup čtvrtého koncového stupně Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí ne začátek vinutí cívky relé 59 čtvrté pracovní operace. Protože vstup cu desátého hradla 56 NAND je připojen k devátému pájecímu bodu 8Z programovacího pole 78 jednotek a vstup cv desátého hradla 56 NAND je při] ojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po osmi sekundách od započetí prvního pracovního cyklu. Tím se přejde výstup cw desátého hradle 56 NAND do stavu L, jenž je přiveden na druhý nulovací vstup cz páté výstupní paměti 57 R - 3 a tuto nuluje. Přímý výstup da této paměti 57 R - S tímti přejde do stavu L, čímž se na výstupu čtvrtého koncového stupně 58 objeví kladný potenciál zdroje +U₂, což má za následek odpadnutí relé 59 čtvrté pracovní operace a její ukončení. Protože vstup db jedenáctého hradle 60 NAND je připojen k třetímu pájecímu bodu 2Z programovacího pole 78 jednotek a vstup dc jedenáctého hradla 60 NAND je připojen k druhému pájecímu bodu BB programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po dvanácti sekundách od započetí prvního pracovního cyklu.

Tím přejde výstup dd jedenáctého hradla 60 NAND do stavu,L, jenž je přiveden na vsazovecí vstup dh šesté výstupní paměti 62 R - S a tuto vsadí. Přímý výstup jJJs této paměti 62 R - S tímto přejde do stavu H, jenž je přiveden na vstup pátého koncového stupně 63. Tím se na jeho výstupu objeví potenciál OV nule voltů, jenž se přivádí na začátek vinutí cívky relé 64 páté pracovní operace. Protože na konci vinutí cívky tohoto relé 64 je připojen zdroj +Ug, toto relé 64 sepne a svými kontakty uvede do chodu pátou pracovní operaci. Jelikož vstup de dvanáctého hradla 61 NAND je připojen k prvnímu pájecímu bodu OZ programovacího pole 78 jednotek a vstupí df dvanáctého hradla 61 NAND je připojen ke čtvrtému pájecímu bodu DD programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po třiceti sekundách od započetí první pracovní operace. Tím přejde výstup dg dvanáctého hradla 61 NAND do stavu I jenž je přiveden jednak na druhý nulovací vstup dd šesté výstupní paměti 62 R - S a tuto nuluje. Přímý výstup dk této paměti 62 R - S tím přejde do stevu L, čímž se na výstupu koncového stupně 63 objeví kladný potenciál zdroje +Ug, což má za následek odpadnutí relé 64 páté pracovní operace a její ukončení. Zároveň jeTignál L z výstupu dg dvanáctého hradla 61

NAND přiveden ne vsszovací vstup dl sedmé výstupní psměti 66 R - S a tuto vsadí* Tím přejde její přímý výetup do atevu H, jenž je přiveden ne vstup Šestého koncového stupně 67. Tím se ns jeho výstupu objeví potenciál nule voltů, jenž se přivádí na zaěátek vinutí relé 68 šesté pracovní operace. Protože ns konci vinutí cívky tohoto relé 68 je připojen zdroj +U_g, toto relé ái sepne e svými kontakty uvede do chodu šestou pracovní operaci. Jelikož vstup ŮE třináctého hradle 65 NAND je připojen k devátému pájecímu bodu 8Z programovacího pole 2S. jednotek e vstup da třináctého hradle 65 NAND je připojen ke čtvrtému pájecímu bodu Dg třináctého hradle 65 NAND, objeví se ns obou těchto vstupech signál H po třiceti osmi sekundách od započetí první pracovní operace. Tím přejde výstup dr třináctého hradle 65 NAND do stavu L, jenž je přiveden jednak ns druhý nulovecí vstup dn sedmé výstupní paměti 66 R - S a tuto nuluje. Přímý výstup do této paměti 66 R - S přejde do stavu L, čímž se na výstupu koncového stupně 67 objeví kladný potenciál zdroje +U_, což má ze následek odpadnutí relé ££ Šestá pracovní operace a její ukončení. Zároveň je signál L z výstupu dr třináctého hradle Ž5. NAND přiveden ns vsazovecí vstup da osmé výstupní paměti 70 R - S a tuto vsadí. Přímý výstup di této paměti 70 R - S tímto přejde do stavu H, jenž je přiveden ns vstup sedmého koncového stupně 71. Tím se ne jeho výstupu objeví potenciál nule voltů, jenž se přivádí ns zečátek vinutí cívky relé 22. sedmé pracovní operace. Protože na konci vinutí cívky tohoto relé 72 je připojen zdroj +U_g, toto relé 72 sepne e svými kontakty uvede do chodu sedmou pracovní operaci. Jelikož vstup dx čtrnáctého hradla 69 NAND je připojen ke třetímu pájecímu bodu 2Z programovacího pole 78 jednotek e vstup dv čtrnáctého hradla 69 NAND je připojen k pátému pájecímu bodu EE programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti dvou sekundách od započetl první pracovní operace. Tím přejde výstup ií čtrnáctého hradla & NAND do stavu L, jenž je přiveden na druhý nulovací vstup dli osmé výstupní psměti 70 R - S a tuto nuluje. Přímý výstup dv této paměti 70 tímto přejde do stsvu L, čímž se ns výstupu sedmého koncového stupně 71 objeví kladný potenciál zdroje +U~, což má ze následek odpadnutí relé 72 sedmá pracovní operace a její ukončení. Protože vstup patnáctého hradle 73 NAND je připojen ke čtvrtému pájecímu bodu ,3Z programovacího pole 2fi jednotek s vstup gfe patnáctého hradle 73 NAND je připojen k pátému pájecímu bodu ££ programovacího pole 22 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti třech sekundách od započetí první pracovní operace. Tím přejde výstup ec patnáctého hradla 2i NAND do stavu L, jenž je přiveden na vsszovací vstup em deváté výstupní paměti 75 M - S a tuto vsezuje. Přímý výstup e.3 této paměti 75 tímto přejde do stavu H, jenž je přiveden na vstup oamého_koncového stupně 76. Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 77 osmá pracovní operace. Protože na konci vinu· tí cívky relé 22 jo připojen zdroj +(J_g, toto relé 77 sepne a svými kontakty uvede do Chodu osmou pracovní operaci. Jelikož vstup ed šestnáctého hradle 74 NAND je připojen k pátému pájecímu bodu 4Z programovscihc pole 78 jednotek a vstup ee šestnáctého hradla 74 NAND je připojen k pátému pájecímu bodu EE programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti čtyřech sekundách od započetí první pracovní operace. Tím přejde výstup ef šestnáctého hradle 74 NAND do stavu L, jenž je přiveden ns druhý nulovací vstup ai deváté výstupní psměti 75 R - S s tuto nuluje. Přímý výstup ed této psměti 75 tímto přejde do stavu L, čímž se na výstupu osmého koncového stupně 76 objeví kladný potenciál zdroje +U_g, což má ze následek odpadnutí relé 77 osmé pracovní operace a její ukončení. Jelikož vstup ck osmého hradla 51 NAND je připojen k osmému pájecímu bodu 7Z programovacího pole 2fi jednotek s vstup cl osmého hradle 51 NAND je připojen k pátému pájecímu bodu EE programovacího pole 22 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti sedmi sekundách od zspočetí první pracovní operace. Tím přejde výstup ch osmého hradla 51 NAND do stavu L, jenž je přiveden na druhý nulovací vstup co čtvrté výstupní psměti 22 R - S s tuto nuluje. Přímý výstup cn této psměti 52 R - S tímto přejde do stavu L, čímž se na výstupu třetího koncového stupně 53 objeví kladný potenciál zdroje +U_g, což má za následek odpadnutí relé 24 β třetí pracovní operace a její ukončení. Protpže vstup aa šestého hradle íé. NAND je připojen ke třetímu pájecímu bodu 2Z programovacího pole 78 jednotek a vsti qb šestého hradla £2 NAND je připojen k šestému pájecímu bodu FF programovacího pole 22 desítek, objeví se ns obou těchto vstupech signál H po padesáti dvou sekundách od započetí první pracovní operace. Tím přejde výstup cc šestého hradla 46 NAND do stavu L, jenž je přiveden na druhý nulovací vstup cf třetí výstupní paměti 47 R - S s tuto nuluje. Přímý výstup cg této paměti 47 tímto přejde do stavu L, čímž se na výstupu druhého koncového stupně 48 objeví kladný potenciál zdroje -t-Ug, což ná za následek odpadnutí relé 49 druhé pracovní operace a její ukončení. Protože vstup bs čtvrtého hradla 44 NAND je připojen k pátému pájecímu bodu 4Z programovacího pole 78 jednotek a vstup bt čtvrtého hradla 44 NAND je připojen k šestému pájecímu bodu PF programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po padesáti čtyřech sekundách po započetí první pracovní operace. Tím přejde výstup bu čtvrtého hradla 44 NAND do stavu L, jenž je přiveden jednak na druhý nulovací vstup bg druhé výstupní paměti 41 R - S a tuto nuluje! Přímý výstup br této paměti 41 R - S tímto přejde do stavu L, čímž se ne výstupu prvního koncového stupně 42 objeví kladný potenciál zdroje +Ug, což má ze následek odpadnutí relé 43 první pracovní operace a její ukončení. Zároveň 3e~přivédí signál L z výstupu bu čtvrtého hredle 44 NAND na vstup B prvního hradla 12 NAND, čímž proběhne stejný děj jako bude popsáno při stlačení nulovacího tlačítka, tj. všech ny desítkové čítače 12 ⁸ 12 jsou nulovány, dále všechny výstupní paměti 4i, 42, 22» 57, 62. 66. 70 a 75 R - S jsou nulovány a vstupní paměl 14 R - S je nulována, čímž její přímý výstup a přejde do stavu L a jelikož je tento přiveden na blokovací vstup J, třetího hradle 12. NAND, nemohou již déle procházet řídicí impulsy generátoru H impulsů se vstupu a třetího hradle 15 NAND na jeho výstup y e tím je celý řídicí obvod ve výchozím postavení a stla— čením startovacího tlačítka lze uvést do Chodu nový automatický cyklus.

Stlečí-li se během určité pracovní operace stop-tlačítko objeví se na negovaném výstupu 1 tvarovaciho obvodu 10 krátkodobý impuls HLH, jenž je přiveden na druhý nulovací vstup £ vstupní paměti 14 R - S a tuto nuluje, Tím její přímý výstup a přejde do stavu L. Jelikož je tento signál L přiveden na blokovací vstup 1 třetího hradle 15 NAND, nemohou již dále procházet řídicí impulsy generátoru 11 impulsu ze vstupu a třetího hredle 15 NAND na jeho výstup y. Tlm řídicí'obvod zůstane stát v příslušném kroku pracovní operace, při níž došlo ke stlačení stop-tlačítka. To znamená, že všechny doposud započatá pracovní operace zůstanou zachovány, pouze se nepokračuje automaticky se započetím delších. S automatickým průběhem delších pracovních operací lze pokračovat od místa přerušení po stlačení startovacího tlačítka. Stlačením nulovacího tlačítka se přes pracovní kontakt 2 nulovacího tlačítka přivá di na vsazovací vstup 4 tvarovaciho obvodu 4 signál L. Současně se rozpojením klidového kontaktu 2 odejme signál L z nulovacího vstupuj a tvarovaciho obvodu 4, na jehož negovaném výstupu £ se nyní, protože stlačení nulovacího tlačítka je krátkodobé, objeví impuls HLH. Tento se přivádí na vstup 2 prvního hradla 12 NAND'.: Na výstupu £ prvního hradla 12 NAND se tímto objeví impuls LHL, pomocí něhož se nulují desítkové čítače 16. 17 a 12» protože se tento přivádí na jejich nulování vstupy y, aa a au. Dále se impuls LHL přivádí ne vstup druhého hradla 13 NAND, jenž tento neguje, tudíž se na výstupu druhého hradla 13 NAND objeví impuls HLH. Pomocí tohoto se vsazují všechny výstupní paměti 41, 42, 52. 57. 22, 7° a 75

R - S do nulové polohy, nebot je přiveden na jejich první nulovací vstupy bp. ge. co. cg. dl. dm. dt. eh. Dále je tímto impulsem HLH nulována vstupní pamět 14 R — S, nebot je tento přiváděn ne její první nulovací vstup ek. Tímto je celý řídicí obvod okamžitě převeden do výchozí polohy a všechny pracovní operace jsou zrušeny, Po stlačení startovacího tlačítka je možno opět započítat β novým cyklem pracovních operaci.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení univerzální řídicí jednotky pro hutní stroje vyznačené tím, že sestává z derivačního obvodu /1/, jehož první vstup /b/ je propojen se zdrojem /+U,/ pro napájení logiky a druhý vstup /b/ je uzemněn, přičemž jeho výstup /c/ je propojen se vstupem /n/ prvního hradla,/12/ NAND, jehož výstup /p/ je propojen jednak se vstupem druhého hradla /13/ NAND a déle s nulovacími vstupy /x, aa a au/ prvního desítkového čítače /16/ děliče kmitočtu, dru hého desítkového čítače /17/ pivní dekády a třetího desítkového čítače /19/ druhé dekády, přičemž výstup druhého hradla /13/ NAND je propojen jednak se všemi prvními nulovacími vstupy /bp, ce, co, eg, di, dm, dt, eh/ výstupních pamětí /41', 47, 52, 57, 62, 66, 70 a 75/ R-S a jednak s prvním nulovaclm vstupem /ek/ vstupní paměti /14/ R-S, jejíž přímý výstup /s/ je propojen a blokovacía vstupe· /t/ třetího hradla /15/ NAND, přičemž výstup generátoru /11/ impulsů je propojen s druhým vstupem /u/ třetího hradle /15/ NAND, kde výstup /v/ třetího hradla /15/ NAND je propojen s čítacím vstupem /w/ prvníhe desítkového čítače /16/ děliče kmitočtu a výstup /y/ čtvrtého bitu prvního desítkového číteč· /17/ první dekády, přičemž výstup čtvrtého bitu /ae/ tohoto druhého desítkového čítače /17/ první dekády je propojen s čítacím vstupem /at/ třetího desítkového čítače /19/ druhé dekády, kde čtyřbitový výstup /ab, ac, ad, ae/ druhého desítkového čítače /17/ první dekády je propojen a čtyřbitovým vstupem /af, ag, ah, ai/ prvního dekodéru /18/ a kódu BCD na jeden z deseti a čtyřbitový výstup /av, aw, ax, ay/ třetího desítkového čítače /19/ druhá dekády je propojen se čtyřbitovým vstupem /ba, bb, bc, bd/ druhého dekodéru /20/ z kódu BCD na jeden z deseti, kde výstupy /aj až as/ pro desítková čísla nula až devět prvního dekodéru /18/ z kódu BCD na jeden z deseti jsou přes invertory /21 až 30/ propojeny s pájecími body /OZ až 9Z/ programovacího pole /78/ jednotek a výstupy /be ež bn/ pro desítková čísla nula až devět druhého dekodéru /20/ z kódu BCD na jeden z deseti jsou přes'' invertory /31 až 40/ propojeny s pájecími body /AA až <JJ/ programovacího -^z79/ desítek, kde dále jsou vstupní svorky pracovního kontaktu /2/ a klidového ’h-,<tu /3/ nulovacího tlačítka uzemněny, přičemž výstupní svorke pracovního kontakt.'. 2/ o ve čího tlačítka je propojena se vsazovacím vstupem /d/ tvarovecího obvodu /4/ . ýstuwi svorka klidového 1..; .taktu /3/ je i. 'opojena s nulovacím vstupem /e/ tvarovacího ob^^ciu 4/, přičemž negovaný výstup /f/ tvarovacího obvodu /4/ je propojen se vstupem /o/ prvního hr'- /12/ NAND, ’:de dále jsou vstupní svorky pracovního kontaktu /5/ stertovac^-1 b i tlačítka a slídového kontaktu /6/ startovacího tlačítka uzemněny a výstupní svorka pracovního kontaktu /5/ startovacího tlačítka je propojena se vsazovacím vstupem /g/ tvarovacího i odu /7/ s výstupní svorka klidového kontaktu /6/ je propojena s nulovacím vstupem /h/ tvarovacího obvodu /7/, přičemž negovaný výstup /1/ tvarovacího obvodu /7/ je propojen jednak se vsazovacím vstupem /q/ vstupní paměti /14/ R-S a jednak se vsazovacím vstupem /bo/ druhé výstupní paměti /41/ R-S a vstupní svorky pracovního kontaktu /8/ a klidového kontaktu /9/ stop-tlačítka jsou uzemněny, přičemž výstupní svorke pracovního kontaktu /8/ stop-tlačítka je propojena se vsazovacím vstupem /j/ tvarovacího obvodu /10/ a výstupní svorka klidového kontaktu /9/ stop-tlačítka je propojena s nulovacím vstupem /k/ tvarovacího obvodu /10/, jehož negovaný výstup /,/ je propojen s druhým nulovscím vstupem /r/ vstupní paměti /14/ R-S, kde vstup /be/ čtvrtého hradla /44/ NAND je propojen a pátým pájecím bodem /4Z/ programovacího pole /78/ jednotek a vstup /bt/ čtvrtého hradle /44/ NAND je propojen se Šestým pájecím bodem /FF/ programovacího pole /79/ desítek, přičemž výstup /bu/ čtvrtého hradla /44/'NAND je propojen jednak β druhým nulovacím vstupem /bq/ druhé výstupní paměti /41/ R-S a jednak se vstupem /m/ prvního hradla /12/ NAND, kde přímý výstup /br/ druhé výstupní paměti /41/.' R-S je přes první koncový stupeň /42/ propojen se začátkem vinutí cívky relé /43/ první pracovní operace a konec vinutí cívky tohoto relé /43/ je připojen ke zdroji /+Ug/, kde vstup /bv/ pátého hradle /45/ NAND je propojen se čtvrtým pájecím bodem /3Z/ programovacího pole /78/ jednotek a vstup /bw/ pátého hradle /45/ NAND je propojen s prvním pájecím bodem /AA/ programovacího pole /79/ desítek, kde výstup /bx/ pátého hradla /45/ NAND je propojen se vsazovacím vstupem /ed/ třetí výstupní paměti /47/ R-S a vstup /ca/ šestého hradla /46/ NAND je propojen se třetím pájecím bodem /2Z/ programovacího pole /78/ jednotek a vstup /cb/ šestého hradle /46/ NAND je propojen se šestým pájecím bodem /FF/ programovacího pole /79/ desítek, přičemž výstup /ec/ šestého hradla /46/ NAND je propojen a druhým nulovacím vstupem /cf/ třetí výstupní paměti /47/ R-S, jejíž přímý výstup /cg/ je přes druhý koncový stupeň /48/ propojen se začátkem vinutí cívky relé /49/ druhé pracovní operace, kde konec vinutí cívky tohoto relé /49/ je připojen ke zdroji /⁺U₂/ ^{8 kůe V8tu}P tch,' sedmého hradle /50/ NAND propojen s pátým pájecím bodem /4Z/ programovacího pole /78/ jednotek a vstup /ci/ sedmého hradla /50/ NAND je propojen s prvním pájecím bodem /AA/ programovacího pole /79/ desítek, přičemž výstup /ej/ sedmého hradle /50/ NAND je propojen se vsazovacím vstupem /cn/ čtvrté výstupní paměti /52/ R-S, kde dále vstup /ck/ osmého hradla /51/ NAND j^propojen s osmým pájecím bodem /7Z/ programovacího pole /78/ jednotek a vstup /cl/ osmého hradla /51/ NAND je propojen s pátý» pájecím bodem /EE/ programovacího pole /79/ desítek a výstup /cm/ osmého hradla /51/ NAND je propojen s druhým nulovacím vstupem /cp/ čtvrté výstupní paměti /52/ R-S, jejíž přímý výstup /cq/ je přes třetí koncový atpeň /53/ propojen

   1 1 se začátkem vinutí cívky relé /54/ třetí pracovní operace, přičemž konec vinutí cívky tohoto relé /54/ je připojen ke zdroji /+U,/, přičemž vstup /cr/ devátého hradla /55/ MAND je propojen s osmým pájecím bodem /7Z/ programovacího pole /78/ jednotek a vstup /cs/ devátého hradle /55/ NAND je propojen s prvním pájecím bodem /AA/ programovacího pole /79/ desítek a výstup /ct/ devátého hradle /55/ NAND je propojen se vsazovacím vstupem /cx/ páté výstupní paměti /57/ R-S, kde déle vstup /cu/ devátého hradla /56/ NAND je propojen s devátým pájecím bodem /8Z/ programovacího pole /78/ jednotek a vstup /cv/ desátého hradle /56/ NAND je propojen s prvním pájecím bodem /AA/ programovacího pole /79/ desítek e výstup /cw/ desátého hradle /56/ NAND je propojen s druhým nulovacím vstupem /cz/ páté výstupní paměti /57/ R-S^ jejíž přímý výstup /da/ je přes čtvrtý koncový stupeň /58/ propojen se začátkem vinutí cívky relé /59/ čtvrté pracovní operace a konec vinutí cívky tohoto relé /59/ je připojen ke zdroji /+U₂/, přičemž vstup /db/ jedenáctého hradla’ /60/ NAND je propojen se třetím pájecím bodem /22/ programovacího pole /78/ jednotek a vstup /dc/ jedenáctého hradla /60/ NAND je propojen s druhým pájecím bodem ZBB/ programovacího pole /79/ desítek a výstup /dd/ jedenáctého hredl8 /60/ NAND je propojen se vsazovacím vstupem /dh/ šesté výstupní paměti /62/ R-S, kde vstup /de/ dvanáctého hradla /61/ NAND je propojen s prvním pájecím bodem /OZ/ programovacího pole /78/ jednotek a vstup /df/ dvanáctého hradla /61/ NAND je propojen se čtvrtým pájecím bodem /DD/ prograraovecího pole /79/ desítek a kde výstup /dg/ dvanáctého hrad la /61/ NAND je propojen jednak s druhým nulovacím vstupem /dj/ šesté výstupní paměti /62/

   R-S a dále se vsazovacím vstupem /dl/ sedmé výstupní paměti /66/ R-S, přičemž přímý výstup /dk/ této Šesté výstupní paměti /62/ R-S je přes pátý koncový stupeň /63/ propojen se začátkem vinutí cívky relé /64/ páté pracovní oprace a konec vinutí cívky tohoto relé /64/ je připojen ke zdroji /+1^/, kde vstup /dp/ třináctého hradla /65/ NAND je připojen k devátému pájecímu bodu /8Z/ programovacího pole /78/ jednotek a vstup /dq/ třináctého hradla /65/ NAND je připojen ke čtvrtému pájecímu bodu /DD/ programovacího pole /79/ desítek, přičemž výstup /dr/ třináctého hradla /65/ NAND je propojen jednak s druhým nulovacím vstupem /dn/ sedmé výstupní paměti /66/ R-S a dále se vsazovacím vstupem /ds/ osmé výstupní paměti /70/ S-S, k'ée přímý výstup /do/ této sedmé výstupní paměti /66/ K-S je přes šestý koncový stupeň /67/ propojen se začátkem vinutí cívky relé /68/ šesté pracovní operace a konec vinutí cívky tohoto relé /68/ je připojen ke zdroji /+U,,/ a kde déle vstup /dx/ čtrnáctého hradla /69/ NAND je připojen ke třetímu pájecímu bodu /2Z/ programovacího pole /78/ jednotek a vstup /dy/ čtrnáctého hradla /69/ NAND je připojen k pátému pájecímu bodu /EE/ programovacího pole /79/ desítek, přičemž výstup /dz/ čtrnáctého hradla /69/ NAND je propojen s druhým nulovecím vstupem /du/ osmé výstupní paměti /70/ R-S, jejíž přímý výstup /dv/ je přes sedmý koncový stupeň /71/ propojen se začátkem vinutí cívky relé /72/ sedmé pracovní operace a konec vinutí cívky tohoto relé /72/ je připojen ke zdroji /+U,,/ a vstup /ea/ patnáctého hradla /73/ NAND propojen se čtvrtým pájecím bodem /3Z/ programovacího pole /78/ jednotek a vstup /eb/ patnáctého hradla /73/ NAND je propojen s pátým pájecím bodem /EE/ programovacího pele /79/ desítek, kde výstup /ec/ patnáctého hradla /73/ NAND je propojen se vsazovacím vstupem /eg/ deváté výstupní paměti /75/ R-S a vstup /ed/ šestnáctého hradla /74/ NAND je dále propojen s pátým pájecím bodem /4Z/ programovacího pole /78/ jednotek a vstup /ee/ šestnáctého hradla /74/

   NAND je propojen s pátým pájecím bodem /EE/ programovacího pole /79/ desítek, přičemž výstup /ef/ šestnáctého hradla /74/ NAND je propojen s druhým nulovacím vstupem /ei/ deváté výstupní paměti /75/ R-S, jejíž přímý výstup /ej/ je přes osmý koncový stupeň /76/ propojen se začátkem vinutí cívky relé /77/ osmé pracovní operace a konec vinutí cívky tohoto relé /77/ je připojen ke zdroji /+U₂/.