CS238895B1

CS238895B1 - Phase-sensitive detector wiring in circuit with closed loop feedback loop

Info

Publication number: CS238895B1
Application number: CS838868A
Authority: CS
Inventors: Karol Bartok
Original assignee: Karol Bartok
Priority date: 1983-11-29
Filing date: 1983-11-29
Publication date: 1985-12-16
Also published as: CS886883A1

Abstract

Zapojenie spadá do oblasti elektronických meracích prístrojov. Účelom zapojenia fázovocitlivého detektora je zlepšenie linearity dynamického rozsahu a citlivosti meracích prístrojov. Podstata zapojenia spočívá v tom, že diferenciálny zosilňovač je svojimi symetrickými výstupmi připojený cez kondenzátory na riadené elektronické přepínače. Výstup riadených elektronických prepínačoiv je připojený k diferenciálnemu vstupu integrátora. Zapojenie može nájsť široké priemyselné využitie v meracej a regulačnej technike.The connection falls into the field of electronic measuring instruments. The purpose of connecting a phase-sensitive detector is to improve the linearity of the dynamic range and sensitivity of measuring instruments. The essence of the connection is that the differential amplifier is connected with its symmetrical outputs via capacitors to controlled electronic switches. The output of the controlled electronic switches is connected to the differential input of the integrator. The connection can find wide industrial use in measurement and control technology.

Description

Vynález sa týká zapojenia fázovocitlivéhodetektore striedavého signálu v meracíchprístrojoch s uzavretou slučkou negatívnejspatnej vázby. V zapojeniach elektronických meracíchprístrojov, ktoré spracúvajú pomaly sa me-niaci signál s jednosměrnou zložkou sa v sú-časnosti často používajú obvody s uzavretouslučkou negatívnej spatnej vázby. Obvykleje v týchto prístrojoch vstupný meraný sig-nál pretransformovaný pomocou zmiešava-nia s pomocným nosným signálem do fcmi-točtovej oblasti niekolkých desiatok kilo-hertzov. Takto upravený striedavý signál jedostatočne zosilnený striedavými zosilňo-vačmi a s pomocou fázovocitlivého detekto-ra opat' pretransformovaný na pomaly sameniaci signál s jednosměrnou zložkou. Vrežime, ked přístroj pracuje s uzavretou ne-gativnou spasnovázobnou slučkou je signálz výstupu fázovocitlivého detektora cez pro-porcionálno-integračný člen přivedený opáťna vstup prístroja. Takéto zapojenie, pri dos-tatočnom zisku otvorenej slučky spatnejvázby, mnohonásobné zváčšuje dynamickýrozsah meracieho prístroja, podstatné zlep-šuje jeho linearitu a účinné potláča vplyvzmien parametrov obvodových prvkov napřesnost prístroja. Častokrát však požiadav-ky na vysokú přesnost a velký dynamickýrozsah prístroja si vynutili stabilizovat pře-nosové vlastnosti fázovocitlivého detektoratak, aby celkové napátie na jeho vstupe včí-tane šumu nepřekročilo oblast lineárnej de-tekcie. Doteraz známe zapojenia fázovocitli-vých detektorov v obvode s uzavretou spát-novázobnou slučkou spracúvajú v uvedenompřípade signály menšie ako šum. Potom jeúroveň užitečného signálu na icih výstupetaké nízká, že vzhfadom na požadovanúpřesnost meracieho prístroja je v ďalšomstupni potřebné použit drahý zosilňovač smalým vnútorným šumom a driftem. Tak-tiež vstupné a výstupné napátie doterazznámých zapojení fázovocitlivých detekto-rov nie je vzhladom na zemniacu svorkusymetrické, čo je nevýhodné pri spracováva-ní velmi slabých signálov v podmienkach sil-ného rušenia.BACKGROUND OF THE INVENTION The present invention relates to the connection of a phase sensitive ac detector in closed-loop closed-loop measuring instruments. In the circuitry of electronic measuring devices that process a slow-moving signal with a unidirectional component, circuits with a closed-loop negative bad bond are often used at present. Typically, in these devices, the input measured signal is transformed by mixing with an auxiliary carrier signal into the microtiter area of several tens of kilo-hertz. The AC signal modified in this way is amplified by alternating amplifiers and, with the aid of a phase sensitive detector, transformed into a slow-singling signal with a unidirectional component. When the device operates with a closed negative passive loop, the signal of the phase sensitive detector output through the pro-proportional integrator is applied to the input of the device. Such a wiring, at the sufficient gain of the open loop back loop, multiplies the dynamic range of the meter substantially, substantially improves its linearity and effectively suppresses the effect of changing the parameters of the peripheral elements of the apparatus. Often, however, the requirements for high accuracy and high dynamic range of the device have made it necessary to stabilize the transfer properties of the phase sensitive detector so that the total voltage at its input, including noise, does not exceed the area of linear detection. The prior art wiring of phase-sensitive detectors in a closed-loop loop circuit processes signals less than noise in this case. Thereafter, the level of the useful signal at the output is also low so that, due to the required clarity of the meter, an expensive amplifier with a loud internal noise and drift is needed in the next step. Also, the input and output voltages of the prior art phase sensitive detector circuits are not symmetrical with respect to the ground terminal, which is disadvantageous in the processing of very weak signals under strong interference conditions.

Uvedené nevýhody v podstatnej miere od-straňuje zapojenie fázovocitlivého detekto-ra v obvode s uzavretou spátnovázobnouslučkou pódia vynálezu, ktorého podstataspočívá v tom, že prvý symetrický výstup di-ferenciálneiho zosilňovača je cez prvý kon-denzátor připojený k vstupu prvého riade-ného elektronického prepínača a k vstupuriadeného elektronického prepínača, pričomdruhý symetrický výstup diferenciálneho zo-silňovača je cez druhý kondenzátor připoje-ný ik vstupu prvého riadeného elektronické-ho prepínača a k vstupu druhého riadené-ho elektronického prepínača, pričom výstupprvého riadeného elektronického prepínačaje připojený k druhému diferenciálnemu vstupu integrátora a výstup druhého riade-ného' elektronického prepínača je připojenýk prvému diferenciálnemu vstupu integráto-ra.The above drawbacks are substantially hindered by the involvement of a phase-sensitive detector in a circuit with a closed sleep circuit of the present invention, which consists in that the first symmetrical output of the differential amplifier is connected via the first capacitor to the input of the first controlled electronic switch. an input electronic switch, wherein the second symmetrical output of the differential amplifier is through the second capacitor connected to the input of the first controlled electronic switch and to the input of the second controlled electronic switch, the output of the first controlled electronic switch connected to the second differential input of the integrator and the output of the second controller The electronic switch is connected to the first differential input of the integrator.

Zapojenie fázovocitlivého detektora v ob-vode s uzavretou spátnovázobnou slučkoupozostáva z diferenciálneho zosilňovača DZso vstupnými svorkami 1 a 2 a výstupnýmisvorkami 3 a 4, ku ktorým je připojenývstup fázovocitlivého detektora FCD. Vstupfázovocitlivého detektora FCD je tvořenýprvým kondenzátorom Cl, ktorý je súčasnepřipojený k vstupu a prvého riadeného elek-tronického' prepínača Pi a k vstupu d druhé-ho' riadeného elektronického prepínača P2a druhým kondenzátorom C2, ktorý je sú-časne připojený k vstupu b prvého riadené-ho elektronického prepínača Pi a vstupu edruhého riadeného elektronického prepína-ča P2. Výstup c prvého riadeného elektro-nického prepínača Pi je připojený k svorkedruhého diferenciálneho vstupu b integrá-tora IN a výstup f druhého riadeného elek-tronického prepínača P2 je připojený k svor-ke prvého diferenciálneho vstupu 5 integrá-tora IN. Ďalší stupeň spátnovázobného reťazca jepřipojený nesymetricky k výstupným svor-kám 7 a 8 integrátora IN.The connection of a phase sensitive detector in a closed-loop closed loop loop consists of a differential amplifier DZ 50 through input terminals 1 and 2 and output terminals 3 and 4, to which the FCD phase sensitive detector input is connected. The FCD is a first capacitor C1 which is simultaneously connected to the input and the first controlled electronic switch Pi and to the input d of the second controlled electronic switch P2a by a second capacitor C2, which is simultaneously connected to the input b of the first controlled-lead the electronic switch Pi and the input of the second controlled electronic switch P2. The output c of the first controlled electronic switch Pi is connected to the second differential input b of the IN integrator and the output f of the second controlled electronic switch P2 is connected to the terminal of the first differential input 5 of the IN integrator. The next stage of the backbinding chain is connected asymmetrically to the output terminals 7 and 8 of the IN integrator.

Na vstupnej straně je signál privádzanýcez vstupné svorky 1 a 2 do diferenciálnehozosilňováča DZ so symetrickým výstupem.Signál prechádza cez prvý symetrický vý-stup 3 diferenciálneho zosilňovača DZ a cezprvý kondenzátor Ci na vstup a prvého ria-deného elektronického prepínača Pi a navstup d druhého riadeného elektronickéhoprepínača P2. Přitom signál z druhého sy-metrického výstupu 4 diferenciálneho zosil-ňovača DZ prechádza cez druhý kondenzá-tor C2 na vstup b prvého' riadeného elektro-nického prepínača Pi a na vstup e druhéhoriadeného elektronického prepínača P2.On the input side, the signal is supplied from the input terminals 1 and 2 to the differential amplifier DZ with a symmetrical output. The signal passes through the first symmetrical output 3 of the differential amplifier DZ and the first capacitor Ci to the input and the first controlled electronic switch Pi and the input d of the second controlled electronic switch P2. In doing so, the signal from the second symmetrical output 4 of the differential amplifier DZ passes through the second condenser C2 to the input b of the first controlled electronic switch Pi and to the input e of the second electronic switch P2.

Riadené elektronické přepínače Pi a P2fázovocitlivého detektora FCD prepínajú vrytme pracovnej frekvencie tak, že jednupolovicu periody je vstup b prvého riadené-ho elektronického prepínača Pi přepojenýs výstupoim c a vstup d druhého riadenéhoelektronického prepínača P2 je přepojený svýstupem f. V druhej polovici periody je vstup b prvé-ho riadeného elektronického prepínača Pipřepojený s výstupom c a vstup e druhéhoriadeného elektronického' prepínača P2 jepřepojený s výstupom f. Výstupný napáťovýsignál fázovocitlivého' detektora FCD je odo-beraný cez svorky 5 a 6 na diferenciálnyvstup integrátora IN a po spracování je cezvýstupné svorky 7 a 8 privádzaný na vstupnásledujúcich stupňov spátnovázobného re-ťazca.Controlled electronic switches Pi and P2 of the phase sensitive detector FCD switch the frequency of the working frequency so that the single-digit period is the input b of the first controlled electronic switch Pi switched over the output c and the input d of the second controlled electronic switch P2 is switched by the output f. The output voltage signal of the phase sensitive FCD detector is removed via terminals 5 and 6 to the differential input of the IN integrator and, after processing, through the output terminals 7 and 8 are fed to the input of the subsequent stages of the rebinding chain.

Vynález může nájsť široké priemyselné využitie v meracej a regulačnej technike.The invention can find broad industrial applications in measurement and control technology.

Claims

SUBJECT

Phase-sensitive detector wiring in a closed loop loop circuit consisting of a differential amplifier with a symmetrical output on the input side and a differential input and an unbalanced output integrator on the output side, characterized in that the differential output (3) of the differential amplifier (DZ) is through a capacitor (Ci) connected to input (a) of the first controlled electronic switch (Pij and to input (dj of the second controlled electronic switch)

OF THE INVENTION (Pa), wherein the second symmetrical output (4) of the differential amplifier (DZ) is connected via a second capacitor (Cjj) to the input (b) of the first controlled electronic switch (Pij) and the input (of the second controlled electronic switch (P2)). cj of the first controlled electronic switch (Pi) is connected to the second differential input (6) of the integrator (IN) and the output (fj of the second controlled electronic switch (P2) is connected to the first differential input (5j of the integrator (IN)).