CS240654B1 - Evaluation device with adder-subtraction of preset numbers - Google Patents

Evaluation device with adder-subtraction of preset numbers Download PDF

Info

Publication number
CS240654B1
CS240654B1 CS81450A CS45081A CS240654B1 CS 240654 B1 CS240654 B1 CS 240654B1 CS 81450 A CS81450 A CS 81450A CS 45081 A CS45081 A CS 45081A CS 240654 B1 CS240654 B1 CS 240654B1
Authority
CS
Czechoslovakia
Prior art keywords
preset
subtraction
output
counters
counter
Prior art date
Application number
CS81450A
Other languages
Czech (cs)
Other versions
CS45081A1 (en
Inventor
Pavel Bily
Jaroslav Jara
Jaromir Stork
Milan Stork
Original Assignee
Pavel Bily
Jaroslav Jara
Jaromir Stork
Milan Stork
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pavel Bily, Jaroslav Jara, Jaromir Stork, Milan Stork filed Critical Pavel Bily
Priority to CS81450A priority Critical patent/CS240654B1/en
Publication of CS45081A1 publication Critical patent/CS45081A1/en
Publication of CS240654B1 publication Critical patent/CS240654B1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

fiešení se týká oboru měřicí techniky. Řeší problém rychlého provádění součturozdílu předvolených čísel. Podstata řešení spočívá ve způsobu přičítání-odčítání čísel po jednotlivých dekádách, při kterém přičtení-odečtení n-místního čísla trvá Sn časových jednotek, zatímco u sčítačky-odčítačky založené na čítačích trvá pričtení-odečtení stejného čísla 10n-l časových jednotek. Vyhodnocovací zařízeni uvedeného principu je možno použít v měřicí technice a všude tam, kde je třeba provádět přičítáni-odčítání vícemístných čísel.The solution concerns the field of measurement technology. It solves the problem of quickly performing the addition and subtraction of pre-selected numbers. The essence of the solution lies in the method of adding-subtracting numbers by individual decades, in which the addition-subtraction of an n-digit number takes Sn time units, while in an adder-subtractor based on counters the addition-subtraction of the same number takes 10n-l time units. The evaluation device of the above principle can be used in measurement technology and wherever it is necessary to perform the addition-subtraction of multi-digit numbers.

Description

Vynález se týká vyhodnocovacího zařízení se sčítačkou-odčítačkou předvolených čísel s přičítáním předvolených čísel po jednotlivých dekádách. Vstupní informací pro vyhodnocovací zařízení jsou elektrické pulzy generované generátorem pulzů.The present invention relates to an evaluation device with a preset number subtraction subtracter with addition of preset numbers by decade. The input information for the evaluation device is the electrical pulses generated by the pulse generator.

Až dosud se pro vyhodnocení postupného sčítání-odčítání předvolených čísel, jejichž počet je dán počtem pulzůjt.j. při každém pulzu se k předchozímu součtu přičítá předvolené číslo, používá bu3 paralelních sčítaček-odčítačekjnebo sériových sčítaček-odčítaček založených na principu čítačů·Until now, to evaluate the gradual addition-subtraction of preset numbers, the number of which is given by the number of pulses. each pulse adds a preset number to the previous sum, using either 3 counter-subtractors or serial counter-subtractors based on the counter principle ·

Nevýhoda paralelních sčítaček-odčítaček je v tom, že jsou poměrně složité pro dekadická čísla s větším počtem míst·The disadvantage of parallel-subtractors is that they are quite complex for decimal numbers with a larger number of places ·

Nevýhoda sériových dekadických sčítaček-odčítaček založených na principu čítačů je v tom, že jsou pomalé.The disadvantage of serial decimal adders-subtractors based on the counter principle is that they are slow.

Uvedené nevýhody odstraňuje vyhodnocovací zařízení se sčítačkou-odčítačkou předvolených čísel, jehož podstatou je, že sestává ze zobrazovacích jednotek, na jejichž vstupy jsou připojeny paralelní výstupy vzájemně propojených obousměrných čítačů. Mezi obousměrné čítače jsou připojeny přepínače, na jejichž vstupy jsou připojeny výstupy přednastavíteIných čítačů· Na řídicí vstupy přepínačů je připojen výstup obvodu pro vyhodnocení směru otáčení· Ke vstupům přednastavitelných čítačů jsou připojeny jednotlivé dekády přednastavených čísel. Na vstup přednastav itelných čítačů je připojen výstup generátoru hodinových pulzů. Výstup generátox.u pulzů je veden na vstup obvodu pro vyhodnocení směru otáčení a na spouštěcí vstup přednastavitelného čítače. Výstup přednastavitelného čítače, informující o ukončení čítání, je veden na spouštěcí vstup přednastavitelného čítače atd·These disadvantages are overcome by an evaluation device with a preset number subtraction-subtractor, which consists essentially of display units whose inputs are connected with parallel outputs of interconnected bidirectional counters. Switches are connected between bidirectional counters. Inputs of preset counter outputs are connected to the inputs. The output of the circuit for evaluation of the direction of rotation is connected to the control inputs of the switches. The clock pulse generator output is connected to the input of preset counters. The pulse generator output is provided to the input of the rotation direction evaluation circuit and to the trigger input of the preset counter. The preset counter output informing about the end of the counting is routed to the preset counter trigger input, etc. ·

U sčítačky-odčítačky založené na uvedeném principu je dosaženo podstatné časové úspory při zachování jednoduchosti. JestliThe adder-subtractor based on this principle achieves substantial time savings while maintaining simplicity. If

240 654 že u sériové sčítačky-odčítačky pracující na principu čítačů trvá přičtení n-místného dekadického čísla max. 10n-l časových jednotek, pak u sčítačky-odčítačky dle vynálezu trvá přičtení stejného čísla pouze max. 9n časových jednotek.240 654 that for a counter-subtractor operating on the counter principle the addition of the n-digit decimal number takes up to 10 n- 1 time units, then for the add-subtractor according to the invention, the addition of the same number only takes up to 9n time units.

Příkladné provedení předmětu vynálezu znázorňuje přiložené blokové schéma· ( Vyhodnocovací zařízení se sčítačkou-odčítačkou předvolených čísel provádějící součet-rozdíl po jednotlivých dekádách sestává ze zobrazovacích jednotek 1 až 1 , připojených k jednotlivým dekádám obousměrných čítačů 2^ až 2n , přičemž mezi obousměrné k 1 —. — čítače 2 až 2 jsou připojeny výstupy přednastavitelných čítačů až Jjp·, k nimž jsou připojeny jednotlivé dekády 6^ až přednastavených čísel, přičemž k hodinovým vstupům přednastavitelných čítačů až je připojen výstup generátoru 8 hodinových pulzů, a výstup generátoru χ pulzů je připojen k obvodu χ pro vyhodnocení směru otáčení, jehož výstup je připojen na řídící vstupy přepínačů až 41, přičemž výstup generátoru χ pulzů je připojen na spouštěcí vstup k-tého přednastavitelného čítače jehož výstup je připojen přes přednastavitelné čítače až 21 aa vstup prvního přepínače ·An exemplary embodiment of the present invention is shown in the attached block diagram. (An evaluation device with a preset number subtraction subtractor performing decimal sum-difference consists of display units 1 to 1 connected to individual decades of bi-directional counters 2 to 2 n , Counters 2 to 2 are connected to the outputs of the preset counters to Jjp ·, to which the individual decades 6 to the preset numbers are connected, with the clock inputs of the preset counters up to the output of the 8-hour pulse generator, and the output of the χ pulse generator connected to the χ direction evaluation circuit, the output of which is connected to the control inputs of the switches up to 4 L , the pulse generator output of which is connected to the trigger input of the k-th preset counter whose output is connected via preprogrammed with a counter to 2 1 aa first switch input ·

Generátor χ pulzů vydává dvoufázové pulzy, které umožňují rozlišení směru otáčení generátoru^TFri každém pulzu je podle směru otáčení přičteno nebo odečteno předvolené číslo nastavené na dekádách 6^ až k předchozímu obsahu obousměrných čítačů 2n až 2^. Přičtení nebo odečtení předvoleného čísla řídí obvod 3 pro vyhodnocení směru otáčení tím, že přepíná přepínače až tak. že pulzy z přednastavitelných čítačů 5k až jsou vedeny i* T na odpovídající vstup obousměrných čítačů 2 až 2 , t.j. na vstup pro přičítání nebo odčítání. Po příchodu pulzu z generátoru χ pulzů je obvodem 2 pro vyhodnocení směru otáčení vyhodnocen směr otáčení. Pulz z generátoru X pulzů je dále veden na spouštěcí vstup k-tého přednastavitelného čítače £ , který vyšle na vstup k-tého přepínače 4k přednastavený počet pulzů daný hodnotou přednastaveného čísla k-té dekády 6, Po vyslání všech přednastavených pulzů k-tým přednastavitelným čítačem je gek«»T nerován spouštěcí pulz, který je veden na nižší dekádu 5a vše se opakuje až do vyslání pulzů z nejnižší dekády 6 prvního přednastavitelného Čítače Pulzy z přednastavitelných čítačůΧ generator emits pulses of biphasic pulses that allow differentiation direction of rotation of the generator-TFri each pulse is the rotation of the addition or subtraction of a preset number is set to 6 decades ^ previous content to a bidirectional counter 2 to 2 ^ n. Adding or subtracting a preset number controls the rotation direction evaluation circuit 3 by switching the switches all the way. That is, the pulses from the preset counters 5 k to are routed i * T to the corresponding input of the bidirectional counters 2 to 2, ie to the input for adding or subtracting. Upon arrival of the pulse from the χ pulse generator, the rotation direction evaluation circuit 2 evaluates the rotation direction. The pulse from the pulse generator X is further directed to the trigger input of the k-th preset counter 6, which sends a preset number of pulses to the input of the k-th switch 4 k given the value of the preset k-decade number. the counter is gek «» T triggered pulse, which is led to the lower decade 5 and everything is repeated until the pulses from the lowest decade 6 of the first preset counter are sent. Pulses from preset counters

2^ až 5l jsou vysílány s frekvencí danou generátorem 8 hodinových pulzů.2 to 5l are transmitted at a frequency given by the 8 clock pulse generator.

-3240 654-3240 654

Uvedené vyhodnocovací jednotky je možné použít všude tam, kde se jedná o postupné přičítání, případně odčítání určité konstanty, např. při měření délek, obvodů atd.These evaluation units can be used wherever it is a gradual addition or subtraction of a certain constant, eg when measuring lengths, circuits, etc.

Claims (1)

PŘEDMĚTSUBJECT V YK Á L B ZUV YK A L B ZU Vyhodnocovací zařízení se sčítačkou-odčítačkou předvolených čísel provádějící součet-rozdíl po jednotlivých dekádách, vyznán k čené tím, že sestává ze zobrazovacích jednotek (1 až 1 ), přiλ Ir pojených k jednotlivým dekádám obousměrných čítačů (2B až 2 ),An evaluation device with a preset number subtraction subtractor performing a sum-difference by decades, denoted by consisting of display units (1 to 1), λ Ir linked to individual decades of bidirectional counters ( 2B to 2), Ir T přičemž mezi obousměrné čítače (2 až 2 ) jsou připojeny přepínače (4k až 4^) na jejichž vstupy jsou připojeny výstupy přednastavitelných čítačů (5 až 5 )» k nimž jsou připojeny jednotlivé dekády (6^ až 6^) přednastavených čísel, přičemž k hodinovým vstupům přednastavitelných čítačů (5k až 5^) je připojen výstup generátoru (8) hodinových pulzů, a výstup generátoru (7) pulzů je připojen k obvodu (3) pro vyhodnocení směru otáčení, jehož výstup je připojen na řídicí vstupy přepínačů (4k až 41), přičemž výstup generátoru (7) pulzů je připojen na spouštěcí vstup k-tého přednastavitelného čítače (5 )» jehož výstup je při pojen přes přednastavitelné čítače až 51) na vstup prvního přepínače (4^)·Ir T wherein the bidirectional counter (2-2) are connected to a switch (4 for up to 4 R) whose inputs are connected to outputs Preset of counters (5-5) »to which are connected respective decade (6 R to 6 R) preset numbers wherein the clock inputs Preset of counters (5 for up to 5 ^) is connected the output of the generator (8) clock pulses and the output of the generator (7) of pulses is connected to the circuit (3) for the direction of rotation, whose output is connected to control inputs of switches (4 for up to 4 1), wherein the output of the generator (7) of pulses is connected to the trigger input of the k-th presettable counter (5) »its output at connections across the presettable counter to 5 1) at the input of the first switch (4 R) ·
CS81450A 1981-01-22 1981-01-22 Evaluation device with adder-subtraction of preset numbers CS240654B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS81450A CS240654B1 (en) 1981-01-22 1981-01-22 Evaluation device with adder-subtraction of preset numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS81450A CS240654B1 (en) 1981-01-22 1981-01-22 Evaluation device with adder-subtraction of preset numbers

Publications (2)

Publication Number Publication Date
CS45081A1 CS45081A1 (en) 1985-07-16
CS240654B1 true CS240654B1 (en) 1986-02-13

Family

ID=5336578

Family Applications (1)

Application Number Title Priority Date Filing Date
CS81450A CS240654B1 (en) 1981-01-22 1981-01-22 Evaluation device with adder-subtraction of preset numbers

Country Status (1)

Country Link
CS (1) CS240654B1 (en)

Also Published As

Publication number Publication date
CS45081A1 (en) 1985-07-16

Similar Documents

Publication Publication Date Title
GB616962A (en) Improvements in or relating to multiplying machines
US4071891A (en) Electronic calculator - register for hematology differentials
US3676656A (en) Electronic digital slide rule
GB1311713A (en) Multiple choice display systems
SU1437898A2 (en) Device for assessing occupational fitness of operators of automated control systems
SU399788A1 (en) FREQUENCY DIGITAL DEVICE
SU777442A2 (en) Apparatus for automatic metering of reagents
SU1472894A1 (en) Data input device
US4256114A (en) Refractory measurement circuitry
CS262702B1 (en) Wiring counters, especially for pastry counting
SU834830A1 (en) Square-wave generator
SU945903A1 (en) Analogue storage device
SU1121665A1 (en) Information input device
SU868811A1 (en) Device for retranslation of signals
SU738176A1 (en) Decade counter
JPS6323743Y2 (en)
SU365711A1 (en) DEVICE FOR SOLVING THE PROBLEM OF ORDERING TECHNOLOGICAL OPERATIONS
SU386252A1 (en) DIGITAL MEASURING DEVICE
SU410403A1 (en)
SU1339582A1 (en) Device for determining the path of extreme carrying capacity of oriented graph
SU1195428A1 (en) Device for generating pulse trains
SU122640A1 (en) A device for determining the most advantageous cutting conditions on metal-cutting machines and for solving other problems, which are reduced to solving a system of equations of the form b1 ^ y1 = (a1 ^ x1 * a2 ^ x2 * ... * an ^ xn) / (b2 ^ y2 * b3 * ... * bn ^ yn)
SU1242942A1 (en) Device for normalizing numbers in modular code
SU1368985A1 (en) Decade counter for semisegment indicator
SU1525708A1 (en) Device of modeling resistor