CS241866B1 - Turns on to indicate the reverse rotation of the pump rotor in particular - Google Patents
Turns on to indicate the reverse rotation of the pump rotor in particular Download PDFInfo
- Publication number
- CS241866B1 CS241866B1 CS844570A CS457084A CS241866B1 CS 241866 B1 CS241866 B1 CS 241866B1 CS 844570 A CS844570 A CS 844570A CS 457084 A CS457084 A CS 457084A CS 241866 B1 CS241866 B1 CS 241866B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- flop
- flip
- output
- monostable
- Prior art date
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Řešení spadá do oboru regulační a řídicí techniky a jeho účelem je zamezení chybné indikace zpětného otáčeni rotoru zapojení, sestávajícího z bistabilního klopného obvodu, na ^ehož taktovací vstup je připojen první snímač otáček a na jeho polohový vstup druhý snímač otáček, uvedeného účelu se dosahuje tím, že na výstup (13) bistabilního klopného obvodu (1) je připojen první vstup (51) součtového hradla (5), aa jehož výstup (53) je připojen vstup (61) prvního monostabilního klopného obvodu (6), jehož výstup (62) je připojen na asynchronní vstup (14) bistabilního klopného obvodu (1), na jehož výstup (13) je dále připojen vstup (71) druhého monostabilního obvodu (7), jehož výstup (72) je připojen na druhý vstup (52) součtového hradla (5)·The solution falls within the field of regulation and control technology and its purpose is to prevent erroneous indication of reverse rotor rotation of a circuit consisting of a bistable flip-flop circuit, to whose clock input a first speed sensor is connected and to whose position input a second speed sensor is connected, the said purpose is achieved by connecting the first input (51) of the summing gate (5) to the output (13) of the bistable flip-flop circuit (1), and to whose output (53) the input (61) of the first monostable flip-flop circuit (6), whose output (62) is connected to the asynchronous input (14) of the bistable flip-flop circuit (1), to whose output (13) the input (71) of the second monostable circuit (7) is further connected, whose output (72) is connected to the second input (52) of the summing gate (5).
Description
(54)(54)
Zapocení pro indikaci zpětného otáčení zejmena rotoru čerpadlaSwivel to indicate reverse rotation, especially of the pump rotor
Řešení spadá do oboru regulační a řídicí techniky a jeho účelem je zamezení chybné indikace zpětného otáčeni rotoru zapojení, sestávajícího z bistabilního klopného obvodu, na ^ehož taktovací vstup je připojen první snímač otáček a na jeho polohový vstup druhý snímač otáček, uvedeného účelu se dosahuje tím, že na výstup (13) bistabilního klopného obvodu (1) je připojen první vstup (51) součtového hradla (5), aa jehož výstup (53) je připojen vstup (61) prvního monostabilního klopného obvodu (6), jehož výstup (62) je připojen na asynchronní vstup (14) bistabilního klopného obvodu (1), na jehož výstup (13) je dále připojen vstup (71) druhého monostabilního obvodu (7), jehož výstup (72) je připojen na druhý vstup (52) součtového hradla (5)·The solution falls within the field of regulation and control technology and its purpose is to prevent erroneous indication of reverse rotation of the wiring rotor, consisting of a bistable flip-flop, to which a clock speed input is connected to the first speed sensor and to its position input a second speed sensor. that the output (13) of the bistable flip-flop (1) is connected to the first input (51) of the summation gate (5), and whose output (53) is connected to the input (61) of the first monostable flip-flop (6) ) is connected to the asynchronous input (14) of the bistable flip-flop (1), to whose output (13) is further connected the input (71) of the second monostable circuit (7), whose output (72) is connected to the second input (52) gates (5) ·
241 866241 866
- 1 241 866- 1 241 866
Vynález se týká zapojení pro indikaci zpětného otáčeníj zejména rotoru čerpadla velkého výkonu.BACKGROUND OF THE INVENTION The present invention relates to a circuit for indicating reverse rotation, in particular of a rotor of a high power pump.
Čerpadla velkých výkonů, jako jsou napájecí čerpadla v tepelných elektrárnách, regulační čerpadla v čerpacích stanicích a podobně, jsou běžně chráněny, proti otáčení rotoru v opačném smyslu, které může vzniknout například špatnou funkcí ventilu nebo zpětné klapky na výtlaku čerpadla. Otáčení rotoru v opačném smyslu může vést k poškození čerpadla a rozběh čerpadla z tohoto stavu by vedl k havárii.Large capacity pumps, such as feed pumps in thermal power stations, control pumps in pumping stations, and the like, are commonly protected against rotor rotation in the opposite sense, which may arise, for example, from a malfunctioning valve or non-return valve on the pump discharge. Rotating the rotor in the opposite direction can damage the pump and starting the pump from this state would lead to an accident.
Jsou známy indikátory zpětného otáčení rotoru čerpadla, které snímají polohu rotoru například pomocí dvojice indukčnostních snímačů, snímačů pracujících na principu vířivých proudů, optoelektronických snímačů a podobně a měrného kotouče jedním nebo několika výřezy nebo výstupky. Snímače poskytují dva fázově posunuté částečně se překrývající signály, jejichž správný sled je vyhodnocován bistabilním klopným obvodem, přičemž signál z jednoho snímače se bere jako taktovací a výstup bistabilního‘klopného obvodu sleduje signál z druhého snímače v průběhu taktovacího impulsu. Při chodu čerpadla je tak smysl otáčení jeho rotoru zjišťován nejméně jednou za otáčku. V případě nesprávného chodu čerpadla například releový blok zapojený na výstup bistabilního klopného obvodu reaguje na tento stav například zapnutím mazacích čerpadel a uzavřením bezpečnostních uzávěrů na sání a výtlaku čerpadla. Nevýhodou tohoto řešení je, že v případě náhodného taktovacího signálu zpětným pootočením rotorujnapříklad při doběhu čerpadla nebo vlivem elektromagnetického rušení při spouštění elektromotorů velkých výkonů; může dojít k chybné indikaci zpětného otáčení rotoru čerpadla. Chybnou indikací dochází k zbytečnému odstavení čerpadla z provozu, což způsobuje výpadky a snížení výroby energie u energetických zařízení. Velké motory zapínáním trpí a mají omezený počet zapnutí, přičemž rozběh čerpadel je nevýhodný i z hlediska zvýšené únavy materiálu.Pump rotor reverse rotation indicators are known which sense the rotor position by, for example, a pair of inductive sensors, eddy current sensors, optoelectronic sensors and the like, and a measuring disk with one or more slots or protrusions. The sensors provide two phase-shifted partially overlapping signals whose correct sequence is evaluated by a bistable flip-flop, the signal from one sensor being taken as a clock and the output of the bistable flip-flop follows the signal from the other sensor during the clock pulse. Thus, when the pump is running, the direction of rotation of its pump is determined at least once per revolution. In the case of incorrect pump operation, for example, a relay block connected to the output of a bistable flip-flop responds to this condition, for example by switching on the lubrication pumps and closing the safety shut-offs on the pump suction and discharge. A disadvantage of this solution is that, in the case of a random clock signal, the reverse rotation rotates, for example, during a pump overrun or due to electromagnetic disturbance when starting high-output electric motors; the reverse rotation of the pump rotor may be incorrect. Wrong indication causes unnecessary stoppage of the pump, causing power outages and reduced energy production. Large motors suffer from start-up and have a limited number of start-ups, while starting the pumps is also disadvantageous in terms of increased material fatigue.
Uvedený nedostatek známého zapojení odstraňuje v podstatě vynález, kterým je zapojení pro indikaci zpětného otáčení zejména rotoru čerpadla velkého výkonujsestávající z bistabilního klopného obvodu, na jehož taktovací vstup je připojen první snímač otáček a na jeho polohový vstup je připojen druhý snímač otáček, a jeho podstata spočívá v tom, že na výstupThis lack of the known circuit eliminates essentially the invention, which is a circuit for indicating the reverse rotation, in particular of a large pump rotor consisting of a bistable flip-flop, to the clock input of which the first speed sensor is connected and to its position input is connected to the second speed sensor. in that the output
- 2 241 866 bistabilního klopného obvodu je připojen první vstup součtového hradla, na jehož výstup je připojen vstup prvního monostabílního klopného obvodu, jehož výstup je připojen na asynohron ní vstup bistabilního klopného obvodu, na jehož výstup je dále připojen vstup druhého monostabilního obvodu, jehož výstup je připojen na druhý vstup součtového hradla.- 2 241 866 bistable flip-flop is connected to the first summation gate input, to which the output of the first monostable flip-flop is connected, the output of which is connected to the asynchronous input of the bistable flip-flop, is connected to the second summation gate input.
Další podstatou vynálezu je, že na výstup bistabilního klopného obvodu je připojen první vstup součinového hradla, přičemž druhý vstup součinového hradla je připojen prostřednictvím invertoru na výstup prvního monostabilního klopného obvodu.It is a further object of the invention that a first product gate input is connected to the output of the bistable flip-flop, and a second product gate input is connected via an inverter to the output of the first monostable flip-flop.
Vynález zamezuje chybné indikaci zpětného otáčení rotoru, a tím zvyšuje spolehlivost této indikace a snižuje ztráty ve výrobě a opotřebení kontrolovaného zařízení.The invention avoids erroneous indication of the rotor's reverse rotation, thereby increasing the reliability of this indication and reducing production losses and wear of the inspected device.
Příklad konkrétního provedení zapojení pro indikaci zpětného otáčení podle vynálezu je schematicky znázorněn na výkrese j představujícím na obr. 1 blokové schéma zapojení v základním provedení a na obr. 2 blokové schéma zapojení z obr. 1 v alternativním provedení.An example of a particular embodiment of the reverse rotation wiring according to the invention is schematically shown in the drawing, which is a block diagram of the basic embodiment in Fig. 1 and a block diagram of Fig. 1 in an alternative embodiment in Fig. 2.
Zapojení pro indikaci zpětného otáčení podle vynálezu sestává z bistabilního klopného obvodu 1, na jehož taktovací vstup 11 je připojen první snímač 2 otáček, na jeho polohovací vstup 12 je připojen druhý snímač 2 otáček a na jeho výstup 12 připojen vstup 41 reléového bloku 4,· Na výstup 13 bistabilního klopného obvodu 1 je dále připojen první vstup 51 součtového hradla 2» na jehož výstup 53 je připojen vstup 6l prvního monostabilního klopného obvodu 6. Výstup 62 prvního monostabilního klopného obvodu £ je připojen na asynchronní vstup 14 bistabilního klopného obvodu 1, na jehož výstup 13 je rovněž připojen vstup 71 druhého monostabilního klopného obvodu 2, jehož výstup 72 je připojen na druhý vstup 52 součtového hradla Σ.The reverse rotation indicator circuit according to the invention consists of a bistable flip-flop 1, to whose clock input 11 the first speed sensor 2 is connected, to its positioning input 12 the second speed sensor 2 is connected and to its output 12 the input 41 of the relay block 4 is connected. The output 13 of the bistable flip-flop 1 is further connected to the first input 51 of the summation gate 2, to the output 53 of which the input 6l of the first monostable flip-flop 6 is connected. whose output 13 is also connected to the input 71 of the second monostable flip-flop 2, whose output 72 is connected to the second input 52 of the summing gate Σ.
Zapojení v alternativním provedení se od základního liší tím, že výstup 13 bistabilního klopného obvodu 1 je připojen na vstup 41 reléového bloku 4. prostřednictvím součinového hradla 8 tak, že první vstup 81 součinového hradla 8 je připojen na výstup 13 bistabilního klopného obvodu 1, druhý vstup 82The wiring in an alternative embodiment differs from the basic one in that the output 13 of the bistable flip-flop 1 is connected to the input 41 of the relay block 4 by means of a gate 8 so that the first input 81 of the flip-flop 8 is connected to the output 13 of the bistable flip-flop 1. entrance 82
- 3 241 866- 3 241 866
Součinového hradla 8 je připojen prostřednictvím invertoru % ha výstup 62 prvního monostabilního klopného obvodu 6 a výstup 83 součinového hradla 8 je zapojen na vstup 41 reléového bloku 4.·The product gate 8 is connected via an inverter% h and the output 62 of the first monostable flip-flop 6 and the output 83 of the product gate 8 is connected to input 41 of relay block 4. ·
V případě klidu měřeného rotoru 10 nevznikají taktovací impulsy a na všech výstupech je neaktivní úroveň signálu, dle elektrického návrhu například úroveň logické nuly.When the measured rotor 10 is idle, no clock pulses are generated and the signal level is inactive at all outputs, for example the logic zero level according to the electrical design.
V případě normálního běhu rotoru 10 vznikají na taktovacím vstupu 11 taktovací impulsy a při každém z nich bistabilní klopný obvod 1 zjišíuje stav signálu na polohovém vstupu 12. Předpokládejme, že tento signál má v případě normálního otáčení rotoru 10 úroveň logické nuly. Vzhledem k tomu, že smysl otáčení rotoru IQ je 'v pořádku, neaktivní stav o úrovni logické nuly na všech výstupech zůstává.In the case of normal running of the rotor 10, pulse pulses are generated at the clock input 11, and with each of them the bistable flip-flop 1 detects the state of the signal at the position input 12. Suppose this signal has a logic zero level. Since the sense of rotation of the rotor 10 is correct, the inactive logic zero level remains at all outputs.
V případě náhodného zpětného pootočení rotoru 10 nebo sil ného elektromagnetického impulsu rušení dostatečného ke vzniku taktovacího impulsu nebo v případě zpětného chodu rotoru 10 je v okamžiku vzniku prvního taktovacího impulsu na polohovém vstupu 12 signál o úrovni logické jedničky. Tento signál aktivuje bistabilní klopný obvod 1 a jeho aktivnímu stavu odpovídá i aktivní signál na výstupu 13 bistabilního klopného obvodu 1 o úrovni logické jedničky. Tento signál se objeví na prvním vstupu 51 součtového hradla 2» což způsobí změnu úrovně logické nuly na úroveň logické jedničky i na výstupu 53 součtového hradla £. Změna úrovně logické nuly na úroveň logické jedničky na vstupu 6l prvního monostabilního klopného obvodu £ způsobí jeho překlopení na dobu tl kyvu prvního monostabilního klopného obvodu 6, během níž je na výstupu 62 prvního monostabilního klopného obvodu 4 a tím i na asynchronním vstupu 14 bistabilního klopného obvodu 1 úroveň logické jedničky. -Podobně změna úrovně logické nuly na úroveň logické jedničky na vstupu 71 druhého monostabilního klopného obvodu 2 způsobí jeho překlopení na dobu t2 kyvu druhého monostabilního klopného obvodu 7 delší|než je doba kyvu tl prvního monostabilního klopného obvo du 6, během níž je na výstupu 72 druhého monostabilního klopné ho obvodu 2 a tím i na druhém vstupu 52 součtového hradla 2 úroveň logické jedničky.In the case of an accidental reverse rotation of the rotor 10 or a strong electromagnetic pulse of interference sufficient to generate a clock pulse, or in the case of a reverse clockwise rotation of the rotor 10, a logic one level signal is present at position input 12. This signal activates the bistable flip-flop 1 and its active state corresponds to the active signal at the output 13 of the bistable flip-flop 1 at the logic 1 level. This signal appears at the first summing gate input 51, which causes the level of logic zero to be changed to the level of logic one and output 53 of the summing gate. Changing the logic zero level to the logical one at the input 6l of the first monostable flip-flop 6 will cause it to flip over for the pivot time of the first monostable flip-flop 6, during which the first monostable flip-flop 4 is output 62 and thereby the asynchronous input 14 of the bistable flip-flop. 1 level logic 1. Similarly, changing the logic zero level to the logical one at the input 71 of the second monostable flip-flop 2 will cause it to flip over for the tilt time t2 of the second monostable flip-flop 7 longer than the tilt time tl of the first monostable flip-flop 6. the second monostable flip-flop 2, and hence at the second summation gate input 52, the logic one level.
Úroveň logické jedničky na asynchronním vstupu 14 způsobí okamžité zpětné překlopení bistabilního klopného obvodu 1Logic level 1 on asynchronous input 14 causes instantaneous flipping of the bistable flip-flop 1
- 4 241 866 do neaktivního stavu. Tím se úroveň logické jedničky na výstuPu 13 bistabilního klopného obvodu 1 změní vzápětí po jejím vzniku na úroveň logické nuly a releový blok 2 tak nestačí na krátkodobý aktivní stav bistabilního klopného obvodu 1 reagovat. Úrovní logické jedničky na asynchronním vstupu 14 je bistabilní klopný obvod 1 blokován v neaktivním stavu po dobu tl kyvu prvního monostabilního klopného obvodu 6.- 4 241 866 into an inactive state. As a result, the level of the logic 1 on the output P of the bistable flip-flop 1 changes to the logic zero level immediately after its occurrence and the relay block 2 is not sufficient to respond to the short-term active state of the bistable flip-flop 1. The level of the logic one at the asynchronous input 14 is the bistable flip-flop 1 blocked in the inactive state for the time of swinging of the first monostable flip-flop 6.
V případě, že první taktovací impuls byl náhodný, zůstane bistabilní klopný obvod 1 po uplynutí doby t1 kyvu prvního monostabilního klopného obvodu 6. v neaktivním stavu, přičemž na vstupu *61 prvního monostabilního obvodu 6 vlivem úrovně logické jedničky na druhém vstupu 52 součtového hradla χ trvá úroveň logické jedničky po dobu i2 kyvu druhého monostabilního klopného obvodu χ. Vzhledem k tomu, že na vstupu 61 prvního monostabilního klopného obvodu 6. však neprobíhá změna úrovně logické nuly na úroveň logické jedničky, k překlopení prvního monostabilního obvodu 6 nedojde a po uplynutí doby t2 kyvu druhého monostabilního klopného obvodu X jsou opět na všech výstupech úrovně logické nuly.In the event that the first clock pulse was random, the bistable flip-flop 1 remains inactive after the swiveling time t1 of the first monostable flip-flop 6, and at input 61 of the first monostable flip-flop 6 due to logic level 1 on the second sum gate 52 it maintains the level of logic one for the period i2 of the second monostable flip-flop χ. However, since there is no change of logic zero level to logic one at the input 61 of the first monostable flip-flop 6, the first monostable flip-flop 6 does not flip, and after the tilt time t2 of the second monostable flip-flop X, zeros.
V případě, že po uplynutí doby t1 kyvu prvního monostabilního klopného obvodu 6 a před uplynutím doby t2 kyvu druhého monostabilního klopného obvodu χ přejde opět bistabilní klopný obvod 1 do aktivního stavu, úroveň logické jedničky na prvním vstupu 51 součtového hradla X podobně jako v předchozím případě nezpůsobí změnu úrovně logické nuly na úroveň logické jedničky na vstupu 61 prvního monostabilního klopného obvodu 6,t nebot úroveň logické jedničky trvá i na druhém vstupu 52 součtového hradla 5. a k novému překlopení prvního monostabilního klopného obvodu 6. nedojde a bistabilní klopný obvod i zůstává v· aktivním stavu do doby prvního taktovacího impulsu po změně smyslu otáčení rototu 10. Stejně tak i změna úrovně logické nuly na úroveň logické jedničky na vstupu 7l druhého monostabilního klopného obvodu X během doby t2 kyvu druhého monostabilního klopného obvodu X nemá vliv na překlopení druhého monostabilního klopného obvodu χ. Po uplynutí doby t2 kyvu druhého monostabilního klopného obvodu X je tedy na výstupech 62, 72 prvního a druhého monostabilního klopného obvodu 6., X úroveň logické nuly a na výstupech 13. 53 bistabilního klopného obvodu 1 a součtového hradla X úroveň logické jednič- 5 241 866 ky, která je tím i na vstupu 41 reléového bloku £ a releový blok £ provede příslušné zabezpečení neznázorněného čerpadla prostřednictvím neznázorněných bloků připojených na výstup 42 reléového bloku 4·If, after the swiveling time t1 of the first monostable flip-flop 6 and before the swiveling time t2 of the second monostable flip-flop χ, the bistable flip-flop 1 returns to its active state, the logic level at the first input 51 of the summation gate X does not change the level of logic zero to a logic one on the input 61 of the first monostable flip-flop 6, since the level of t takes a logic one on the second input of OR gate 52 and a new fifth flip first monostable circuit does not occur and the sixth flip-flop and remains · Active state until the first clock pulse after changing the direction of rotation of the rotor 10. Likewise, changing the logic zero level to the logical level 1 at the input 7l of the second monostable flip-flop X during the swiveling time t2 of the second monostable flip-flop monostable flip-flop χ. Thus, after the swiveling time t2 of the second monostable flip-flop X, the logic zero level at the outputs 62, 72 of the first and second monostable flip-flop 6, X is at the outputs 13. 53 of the bistable flip-flop 1 and the total. The relay block 8 and the relay block 8 perform appropriate protection of the pump (not shown) via blocks (not shown) connected to the output 42 of relay block 4.
V případě, že bistabilní klopný obvod 1 reaguje na změnu signálu na asynchronním vstupu 14 se zpožděním^ hrozí tak nebezpečí reakce reléového bloku 4 na impuls aktivního stavu bistabilního klopného obvodu 1_» je výhodnější použití zapojení podle obr. 2, u kterého je za klidu nebo během správného otáčení rotoru 10 na vstupu 91 invertoru 9 a na prvním vstupu 81 součinového hradla 8 úroveň logické nuly a na výstupu 92 invertoru £ a na druhém vstupu 82 součinového hradla 8 je úroveň logické jedničky, přičemž na výstupu 83 součinového hradla 8 je úroveň logické nuly. Jakmile se bistabilní klopný obvod 1_ překlopí do aktivního stavu, změní se na prvním vstupu 81 součinového hradla 8 úroveň logické nuly na úroveň logické jedničky a vzhledem k změně úrovně logické nuly na vstupu 9l invertoru 2 na úroveň logické jedničky se v podstatě okamžitě změní signál 11a výstupu 92 invertoru 2|a tím i na druhém vstupu 82 součinového hradla 8 z úrovně logické jedničky na úroveň logické nuly a úroveň logické nuly na výstupu 83 součinového hradla 8 zůstane beze změny. Po uplynutí doby t1 kyvu prvního monostabilního obvodu 6 dojde ke zpětné změně úrovní na prvním a druhém vstupu 81, 82 součinového hradla 8 na výchozí úrovně. Pokud však v době po uplynutí doby t1 kyvu prvního raonostabilního klopného obvodu 4 a před uplynutím doby t2 kyvu druhého monostabilního klopného obvodu 2 přejde bistabilní klopný obvod 1 opět do aktivního stavu, ke změně úrovně signálu na druhém vstupu 82 součinového hradla 8 již nedojde a úroveň logická jedničky přejde z výstupu 13 bistabilního klopného obvodu 1 až na vstup 41 reléového bloku 4»In case the flip-flop 1 is responsive to a signal change at asynchronous input 14 is delayed-threatening hazard response relay block 4 of a pulse of the active state of the flip-circuit 1 »j e preferable to use the circuit of FIG. 2, in which the at-rest or during correct rotation of the rotor 10 at the inlet 91 of the inverter 9 and at the first inlet 81 of the product gate 8 a logic zero level and at the inlet 92 of the inverter 8 and at the second inlet 82 the product gate 8 is a logic one; logic zeros. As soon as the bistable flip-flop 7 flips to the active state, the logic zero level at the first input 81 of the product gate 8 changes to logic one and due to the change of logic zero level at the input 9l of the inverter 2 to logical one output 92 of inverter 2 | and hence at the second input 82 of the gate 8 from the logic one level to the logic zero level, and the logic zero level at the gate 83 output 83 remains unchanged. After the swiveling time t1 of the first monostable circuit 6, the levels at the first and second inputs 81, 82 of the product gate 8 return to the initial levels. However, if after the swiveling time t1 of the first raonostable flip-flop 4 and before the swiveling time t2 of the second monostable flip-flop 2, the bistable flip-flop 1 returns to its active state, the signal level at the second input 82 of the product gate 8 is no longer changed. logic 1 goes from output 13 of bistable flip-flop 1 to input 41 of relay block 4 »
Vynálezu lze využít u všech točivých strojů,nad mezí povolených zpětných otáček,u kterých by otáčení jejich rotoru nesprávným směrem mohlo způsobit havárii.The invention can be applied to all rotating machines, above the limit of permitted reverse speed, in which rotating their rotor in the wrong direction could cause an accident.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS844570A CS241866B1 (en) | 1984-06-15 | 1984-06-15 | Turns on to indicate the reverse rotation of the pump rotor in particular |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS844570A CS241866B1 (en) | 1984-06-15 | 1984-06-15 | Turns on to indicate the reverse rotation of the pump rotor in particular |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS457084A1 CS457084A1 (en) | 1985-08-15 |
| CS241866B1 true CS241866B1 (en) | 1986-04-17 |
Family
ID=5388773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS844570A CS241866B1 (en) | 1984-06-15 | 1984-06-15 | Turns on to indicate the reverse rotation of the pump rotor in particular |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS241866B1 (en) |
-
1984
- 1984-06-15 CS CS844570A patent/CS241866B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS457084A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8206173A1 (en) | Dishwasher with a control device for monitoring the rotation of the spray arms. | |
| CA1062334A (en) | Digital input circuit with fault detection means | |
| WO1991000499A1 (en) | Encoder | |
| PL123103B1 (en) | System for switching off the driving motor | |
| US3526778A (en) | No-break power system | |
| KR920008727B1 (en) | Switching apparatus | |
| CN109139352A (en) | A kind of judgement hydrogovernor master matches the device and measurement method of tripping | |
| US5977662A (en) | Electronic switching device and circuits with a plurality of such switching devices | |
| CN104407548B (en) | Zero velocity measuring and controlling for rotating machinery | |
| CN2182481Y (en) | Phase-sequence display protector for phase failure and phase error | |
| US3384886A (en) | Alarm for emergency lighting system | |
| CN204374676U (en) | For the zero velocity measuring and controlling of rotating machinery | |
| CN217112409U (en) | High-reliability water turbine rotating speed measurement and control device | |
| US3597653A (en) | Digital low speed switch | |
| PL137797B1 (en) | System of monitoring braking process of moving machine parts | |
| CN108628357A (en) | The electric-linked protection system of incubator turntable based on Multi-information acquisition | |
| CN208950766U (en) | A kind of judgement hydrogovernor master matches the device of tripping | |
| US2668043A (en) | Clutch type speed responsive device with magnetic link | |
| CA1057404A (en) | Failure detect circuit | |
| JPH02112604A (en) | Protective device for turbo machine | |
| CN104993453B (en) | A kind of machine driving fault detect protector | |
| SU1270754A1 (en) | Device or controlling operation conditions of power generating unit | |
| JP3744494B2 (en) | Centrifuge | |
| SU1119937A1 (en) | Apparatus for monitoring the operation of mine belt conveyer | |
| JPS6359043B2 (en) |