CS242072B1

CS242072B1 - Analog Input Block Control Logic Circuit Wiring

Info

Publication number: CS242072B1
Application number: CS849135A
Authority: CS
Inventors: Bohuslav Telensky
Original assignee: Bohuslav Telensky
Priority date: 1984-11-29
Filing date: 1984-11-29
Publication date: 1986-04-17
Also published as: CS913584A1

Abstract

Řešení se týká vstupního bloku mikrol počítače a řeší zapojení jeho řídícího logického obvodu. Po vyslání příslušné volací adresy, řídicího zapisovacího signálu a inicializačního slova, se inicializuje příslušná vstupní deska. Inicializaci potvrzuje vyhraný vstupní blok mikropočítače. Analogový multiplexer na žádaný vstupní kanál a probíhá analogově číslicový převod. Po ukončení převodu je připraveno první a druhé slovo dat ke čtení mikropočítačem a multiplexer se přepíná na následující kanál, na kterém po přečtení dat prvního kanálu mikropočítačem probíhá analogově číslicový převod. Po jeho ukončení jsou připravena data tohoto kanálu ke čtení mikropočítačem a multiplexer přepíná na další kanál. Tento děj se opakuje, pokud mikropočítač pokračuje ve čtení dat připravených analogovým Vstupním blokem. Při výběru určitého vstupního kanálu se jeho volba provede vysláním inicializačního slova. Řešení se využije při řízení technologických procesů mikropočítačem.The solution concerns the input block of the microcomputer and solves the connection of its control logic circuit. After sending the appropriate call address, control write signal and initialization word, the appropriate input board is initialized. Initialization is confirmed by the selected input block of the microcomputer. Analog multiplexer to the desired input channel and analog-to-digital conversion takes place. After the conversion is completed, the first and second words of data are ready to be read by the microcomputer and the multiplexer switches to the next channel, on which, after reading the data of the first channel by the microcomputer, analog-to-digital conversion takes place. After its completion, the data of this channel is ready to be read by the microcomputer and the multiplexer switches to the next channel. This process is repeated if the microcomputer continues to read the data prepared by the analog input block. When selecting a certain input channel, its selection is made by sending an initialization word. The solution is used in controlling technological processes by a microcomputer.

Description

Vynález se týká zapojení řídicího logického obvodu analogového vstupního bloku mikropočítače·The present invention relates to the control logic circuit of an analog input block of a microcomputer.

Při využívání mikropočítačů v technologickém procesu se převádí analogové signály z čidel na číslicový tvar, vhodný pro zpracování mikropočítačem pomocí analogových vstupních systémů· Tyto systémy obsahují obvykle vstupní analogový multiplexer se zesilovačem, analogově číslicový převodník a řídicí logické obvody, které řeší jednak jejich veškerou vnitřní činnost a jednak spolupráci celého analogového vstupního systému s řídicím zářízením^například s mikropočítačem· Hejobvyklejší spolupráce je adresním způsobem · Mikropočítač vyšle adresu požadovaného vstupního analogového kanálu, v analogovém vstupním bloku přepne multiplexer na příslušný kanál a po ustálení výstupu následného zesilovače se provede analogově číslicový převod a po jeho ukončení se vyšlou výstupní data v binární formě mikropočítači, který je buď okamžitě zpracovává^ nebo zapisuje do paměti, Čtení dalšího vstupního kanálu se provede opakováním tohoto postupu^včetně adresování vstupního kanálu·When using microcomputers in a technological process, the analog signals are converted from sensors to digital form, suitable for microcomputer processing using analog input systems. These systems usually include an analog input multiplexer with amplifier, analog-to-digital converter and control logic circuits that solve both their internal operation · More common cooperation is in an address way · The microcomputer sends the address of the desired analog input channel, switches the multiplexer to the appropriate channel in the analog input block, and after the output of the subsequent amplifier stabilizes, the analogue-digital conversion is performed and after its completion, the output data is sent in binary form to a microcomputer, which either processes it immediately ^ or writes it to memory. the next input channel is done by repeating this procedure ^ including addressing the input channel ·

Méně obvyklý je cyklický způsob spolupráce mikropočítače a vstupního analogového systému, kdy mikropočítač vyšle vstupnímu systému startovací signál a ten pak provádí opakovaně přepnutí multiplexeru, analogově číslicový převod a vyslání dat postupně všech analogových kanálů za sebou prvním počínaje, posledním konče· Cyklický způsob spolupráce spotřebuje podstatně kratší čas k analogově číslicovému převodu všech analogových kanálů než adresníLess common is the cyclic way of cooperation between the microcomputer and the input analog system, when the microcomputer sends a start signal to the input system and then repeats the multiplexer switching, analog-to-digital conversion and data transmission of all analog channels successively. shorter time to analog-to-digital conversion of all analog channels than address

242 072 způsob. Odpadá zde totiž adresování každého kanálu zvlášl. Navíc zde může probíhat přepínání vstupních analogových kanálů a analogově číslicový převod následujícího kanálu současně se čtením a zpracováním výstupních dat předchozího kanálu mikropočítačem· Je-li vstupní systém vybaven vzorkovacím zesilovačem, může při analogově číslicovém převodu již probíhat přepnutí multiplexeru na další kanál. Nevýhodou cyklického způsobu spolupráce je, že neumožňuje sběr dat z určitého zvoleného vstupního kanálu, což naopak umožňuje adresní způsob spolupráce vstupního systému s mikropočítačem. Jeho nevýhodou je ovšem nižší rychlost přenosu dat mezi vstupním systémem a mikropočítačem. Další nevýhodou je, že každý vstupní analogový kanál zabírá jednu, případně dvě adresy v adresovém poli mikropočítače.242 072 way. There is no need to address each channel separately. In addition, the analogue input channel switching and the analogue-to-digital conversion of the next channel can take place simultaneously with the microcomputer reading and processing the previous channel's output data. If the input system is equipped with a sampling amplifier, the analogue-digital conversion can already switch the multiplexer to the next channel. The disadvantage of the cyclical way of cooperation is that it does not allow collecting data from a particular selected input channel, which in turn enables the addressing way of cooperation of the input system with the microcomputer. However, its disadvantage is lower data transfer speed between the input system and the microcomputer. Another disadvantage is that each input analog channel occupies one or two addresses in the address field of the microcomputer.

Tyto nedostatky odstraňuje zapojení řídicího logického obvodu analogového vstupního bloku mikropočítače podle vynálezu, u kterého je skupinový obousměrný datový vývod obousměrného budiče spojen se skupinovou obousměrnou datovou svorkou zapojení, jehož skupinová analogová vstupní svorka je spojena se skupinovým analogovým vstupem multiplexeru· Diferenciální výstup multiplexeru je spojen s diferenciálním vstupem zesilovače, jehož výstup je spojen s analogovým vstupem analogově číslicového převodníku. Podstata vynálezu spočívá v tom, že devátý bit skupinového datového výstupu analogově číslicového převodníku je spojen s nastavovacím vstupem uvolňovacího obvodu a všechny bity skupinového datového výstupu analogově číslicového převodníku jsou spojeny se skupinovým datovým vstupem obousměrného budiče. První řídicí vstup obousměrného budiče je spojen s prvním řídicím výstupem řídicího obvodu, jehož druhý řídicí výstup je spojen se druhým řídicím vstupem obousměrného budiče, jehož skupinový pětibitový výstup je spojen se skupinovým adresovým vstupem registru. Skupinový výstup registru je spojen se skupinovým adresovacím vstupemThese drawbacks are eliminated by wiring the control logic circuit of the analog input block of the microcomputer according to the invention, in which the group bidirectional data output of the bidirectional exciter is connected to the group bidirectional data connection terminal whose group analog input terminal is connected to the multiplexer group analog input. the differential input of an amplifier whose output is connected to the analog input of the A / D converter. SUMMARY OF THE INVENTION The ninth bit of the A / D converter group data output is coupled to the set-up input of the enable circuit, and all bits of the A / D converter group data output are coupled to the bi-directional exciter group data input. The first bidirectional driver input is coupled to the first control output of the control circuit whose second control output is coupled to the second bidirectional driver control input whose group 5-bit output is coupled to the group address register input of the register. The group output of the register is connected to the group addressing input

242 07 multiplexeru. Skupinový tříbitový datový výstup obousměrného budiče je spojen se skupinovým vstupem výběrového obvodu, jehož výstup je spojen s uvolňovacím vstupem tvaro vacího obvodu a s řídicím vstupem inicializačního obvodu· Výstup inicializačního obvodu je spojen s blokovacím vstupem blokovacího obvodu a s blokovacím vstupem přepínacího generátoru, jehož výstup je spojen s prvním spouštěcím vstupem startovacího generátoru a s inkrementačním vstupem registru. Uvolňovací vstup registru je spojen s invertovaným kontrolním výstupem tvarovacího obvodu, jehož zpožďovací výstup je spojen s nastavovacím vstupem registru a a nastavovacím vstupem blokovacího obvodu. Invertovaný výstup blokovacího obvodu je spojen se druhým spouštěcím vstupem startovacího generátoru, jehož blokovací vstup je spojen s blokovacím výstupem tvarovacího obvodu. Koincidenční vstup tvarovacího obvodu je spojen se spouštěcím výstupem adresového dekodéru a se spouštěcím vstupem přepínacího generátoru, Nastavovací vstup přepínacího generátoru je spojen se stavovým výstupem analogově číslicového převodníku, jehož hodinový vstup je spojen s výstupem hodinového generátoru. Blokovací vstup hodinového generátoru je spojen s blokovacím vstupem tvarovacího obvodu, se druhým otevíracím vstupem řídicího obvodu a s invertovaným stavovým výstupem analogově číslicového převodníku, jehož startovací vstup je spojen se spouštěcím vstupem hodinového generátoru, s výstupem startovacího generátoru a s nulovacím vstupem blokovacího obvodu. Hodinový vstup blokovacího obvodu je spojen se druhým ovládacím vstupem řídicího obvodu a se druhým výstupem adresového dekodéru, jehož první řídicí vstup je spojen se čtecí vstupní svorkou zapojení. Zapisovací vstupní svorka zapojení je spojena se druhým řídicím vstupem adresového dekodéru, jehož skupinový adresový vstup je spojen se skupinovou adresovou vstupní svorkou zapojení. Potvrzovací svorka zahojení242 07 multiplexer. The bi-directional exciter group 3-bit data output is coupled to the multichannel group input whose output is coupled to the shaping circuit release input and the initialization control input. The initialization circuit output is coupled to the interlock circuit blocking input and the switching generator interlock input, which output is coupled with the first start-up input of the starter generator and the register increment input. The register release input is coupled to an inverted control output of the forming circuit, the delay output of which is coupled to the register setting input and the locking circuit setting input. The inverted output of the interlock circuit is coupled to a second start input of the starter generator, the interlock input of which is coupled to the interlock output of the forming circuit. The coincidence input of the shaping circuit is coupled to the address output of the address decoder and the trigger input of the switching generator. The setting input of the switching generator is coupled to the status output of the analog-to-digital converter whose clock input is coupled to the clock generator output. The blocking input of the clock generator is coupled to the blocking input of the forming circuit, the second opening input of the control circuit, and the inverted state output of the analog-to-digital converter, the start input of which is connected to the start input of the clock generator, the start generator and the reset input of the blocking circuit. The clock input of the interlock circuit is connected to the second control input of the control circuit and to the second output of the address decoder, the first control input of which is connected to the read input terminal of the wiring. The wiring write input terminal is coupled to the second address input of the address decoder, whose group address input is coupled to the group address input terminal of the wiring. Healing confirmation clamp

242 072 je spojena s potvrzovacím výstupem řídicího obvodu, jehož první ovládací vstup je spojen s prvním výstupem adresového dekodéru. Invertovaný spouštěcí výstup adresového dekodéru je spojen s nastavovacím vstupem inicializačního obvodu a se spouštěcím vstupem tvarovacího obvodu, jehož kontrolní výstup je spojen s budicím vstupem řídicího obvodu· První otevírací vstup řídicího obvodu je spojen s výstupem uvolňovacího obvodu, jehož nulovaoí vstup je spojen s invertovaným výstupem blokovacího obvodu·242 072 is coupled to the acknowledgment output of the control circuit whose first control input is coupled to the first output of the address decoder. The inverted address output decoder output is coupled to the initialization circuit setup input and the shaping circuit start input whose control output is coupled to the control circuit drive input. The first control circuit opening input is coupled to the release circuit output whose reset input is coupled to the inverted output. blocking circuit ·

Výhodou zapojení řídicích logických obvodů analogového vstupního bloku mikropočítače podle vynálezu je, že využívá předností cyklického čtení vstupních analogových kanálů a přitom odstraňuje jeho hlavní nevýhodu, neboť umožňuje mikropočítači sběr dat z libovolně zvoleného vstupního analogového kanálu· Umožňuje též zahájit cyklus čtení celé řady vstupních analogových kanálů/počínaje zvoleným kanálem· Dovoluje další zvýšení rychlosti přenosu dat tím, že čtení prvního slova dat mikropočítačem se umožní už po ukončení analogově číslicového převodu osmého bitu· Nemusí se tedy čekat až se ukončí převod všech dvanácti bitů, jak je obvyklé· Celý analogový vstupní systém obsazuje pouze dvě adresy v adresovém poli mikropočítače, přestože umožňuje připojit k mikropočítači až osm analogových vstupních bloků - desek - po 32 kanálech, tedy celkem je možno snímat až 256 analogových signálů·The advantage of wiring the control logic circuits of an analog input block of a microcomputer according to the invention is that it takes advantage of cyclic reading of the input analog channels while eliminating its main disadvantage as it allows the microcomputer to collect data from any selected analog input channel. / starting with the selected channel · Allows further increase in data rate by allowing the first word of data to be read by the microcomputer after the 8th bit analog-to-digital conversion is complete · No need to wait until all 12-bit conversion is complete as usual · occupies only two addresses in the address field of the microcomputer, although it allows to connect to the microcomputer up to eight analog input blocks - boards - each of 32 channels, so it is possible to scan up to 256 analog ch signals ·

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu na připojeném výkrese.An example of an arrangement according to the invention is shown in the block diagram of the attached drawing.

Jednotlivé bloky zapojení je možno charakterizovat takto» Multiplexor 1 je 32 kanálový analogový diferenciální multiplexor s předřazenými obvody. Slouží ke snímání proudových/případně i napěťových vstupních signálů· Zesilovač 2, je diferenciální zesilovač s vysokým vstupním odporem a je tvořen dvěma operačními zesilovači a příslušnouMultiplexer 1 is a 32-channel analogue differential multiplexer with upstream circuits. It serves for sensing current / possibly voltage input signals. Amplifier 2 is a differential amplifier with high input resistance and consists of two operational amplifiers and corresponding

242 072 odporovou sítí· Slouží k zesilování napětí. Analogově číslicový převodník 2 je dvanácti bitový analogově číslicový převodník/využívající principu postupných aproximací. Jé tvořen číslicově analogovým převodníkem, registrem postupných aproximací, komparátorem, zdrojem referenčního napětí a jedním invertorem. Slouží k převádění analogových veličin na číslicový tvar. Hodinový generátor £ je tvořen dvěma monostabilními klopnými obvody integrovaného provedení a jedním hradlem typu HAJ©. Slouží ke generování hodinových pulsů pro analogově číslicový převodník 2· Registr242 072 resistance network · Used to amplify voltage. The A / D converter 2 is a 12-bit A / D converter, using the principle of successive approximations. It consists of a digital-to-analog converter, a register of successive approximations, a comparator, a reference voltage source and one inverter. It is used to convert analogue quantities into digital form. The clock generator 6 consists of two monostable flip-flops of integrated design and one HAJ © gate. Used to generate clock pulses for the A / D converter 2 · Register

5. je složen z vratného binárního čítače s přednastavením klopného obvodu typu D, ze dvou logických členů typu NAND a z invertoru. Slouží jako parně$ binárního kódu toho analogového vstupního kanálu, jehož analogová veličina to je. Napětí nebo proud se má převádět na číslicový tvar. Obousměrný budič 6 je tvořen čtyřmi čtyřbitovými obousměrnými budiči sběrnice. Slouží jako budič osmibitové datové sběrnice mikroprocesorového systému s možností obracet tok dat. Volba aktivní dvojice ze čtyř čtyřbitových budičů sběrnice a obracení směru toku dat se provádí pomocí prvního a druhého řídicího vstupu. Je-li tok dat směrován z mikropočítače do analogového vstupního bloku, pak tři vyšší bity dat přichází na skupinový tříbitový datový výstup 065 obousměrného budiče 6 a nižších pět bitů dat na skupinový pětibitový datový výstup 066 obousměrného budiče ,6. Startovací generátor 2 je raonostabilní klopný obvod. Slouží k vytváření startovacího pulsu analogově číslicového převodu a to za předpokladu, že multiplexor 1 ukončil přepnutí na příslušný analogový vstupní kanál a procesor ukončil čtení druhého slova dat předchozího převáděného kanálu. Blokovací obvod 8 je klopný obvod typu D. Slouží k blokování možnosti vyslat další startovací puls analogově číslicového převodu, a to od začátku analogově číslicového převodu až do ukončení čtení druhého slova dat procesorem. Dále slouží k nulo242 072 vání uvolňovacího obvodu 2 ^v okamžiku ukončení čtení druhého slova dat procesorem. Uvolňovací obvod 2 tvoří klopný obvod typu D a jeden invertor. Slouží k uvolňování možnosti čtení prvního slova - bytu - dat procesorem a to v případě, že analogově číslicový převodník ukončil převod vyšších osmi bitů. Výstup se aktivuje nastavením devátého bitu převodníku a nuluje se přečtením druhého slova dat procesorem. Přepínací generátor 10 je monostabilní klopný obvod. Slouží k vytváření přepínacího pulsu, jehož délka překrývá dobu ustalování vstupních analogových obvodů při přepínání multiplexoru 1 na jiný vstupní analogový kanál. Čelní hrana tohoto pulsu zvyšuje o jeden obsah registru 2 a způsobuje tak přepnutí multiplexoru 1 na následující f5. It consists of a reversible binary counter with a D-type flip-flop preset, two NAND type logic elements and an inverter. It serves as the $ binary code of the analog input channel whose analogue variable it is. The voltage or current should be converted to digital form. The bidirectional driver 6 is formed by four four-bit bidirectional bus drivers. It serves as an 8-bit data bus driver for the microprocessor system with the ability to reverse the data flow. The selection of the active pair from the four four-bit bus drivers and the reversal of the data flow direction is done by the first and second control inputs. If the data flow is routed from the microcomputer to the analog input block, then the three higher data bits come to the group 3-bit data output 065 of bidirectional driver 6 and the lower five bits of data to the group 5-bit data output of 066 bidirectional driver 6. The starter generator 2 is a raonostable flip-flop. It is used to generate a start pulse for analog-to-digital conversion, provided that multiplexer 1 has finished switching to the corresponding analog input channel and the processor has stopped reading the second word of the data of the previous converted channel. The interlock circuit 8 is a D-type flip-flop. It blocks the possibility of sending another start pulse of the A / D conversion from the beginning of the A / D conversion until the processor finishes reading the second word of the data. Furthermore, it serves for nulo242 072 to release the release circuit 2 ^{at the} time the processor finishes reading the second word of data. The release circuit 2 comprises a D-type flip-flop and one inverter. It serves to release the possibility of reading the first word - byte - of data by the processor in case the analog-to-digital converter has finished converting higher eight bits. The output is activated by setting the ninth bit of the converter and cleared by reading the second word of data by the processor. The switching generator 10 is a monostable flip-flop. It is used to create a switching pulse, the length of which overlaps the stabilization time of the analog input circuits when the multiplexer 1 is switched to another analog input channel. The leading edge of this pulse increases by one content of the register 2, causing the multiplexer 1 to switch to the next f

kanál. Týlová hrana tohoto pulsu spouští startovací generátor 2· Tvarovací obvod 11 je složen ze třech invertorů, ze třívstupového a ze dvouvstupového hradla typu NAND a ze zpožďovacího RC-článku. Po příchodu spouštěcího pulsu za předpokladu ukončení předchozího analogově číslicového převodu a toho, že je vybrána právě tato deska výběrovým obvodem 13, vytváří puls invertovaný, puls časově zpožděný a puls se zpožděnou pouze týlovou hranou. Inicializační obvod 12 je klopný obvod typu D, Překlápí se do aktivního stavu značícího, že se inicializuje právě tato deska systému po příchodu spouštěcího pulsu v tom případě, když dostane signál potvrzující výběr právě této desky výběrovým obvodem 13. Inicializace se ruší výběrem jiné desky vstupního analogového systému. Výběrový obvod 13 je logický kombinační obvod složený ze čtyř invertorů, tří přepínačů a jednoho třívstupového hradla typu NARD. Slouží ke srovnání tří nejvyšších bitů přijatého inicializačního slova dat s hodnotou kódu desky nastaveného pomocí třech přepínačů.channel. The trailing edge of this pulse triggers the starter generator 2. The shaping circuit 11 is composed of three inverters, a three-input and two-input NAND gate and a delayed RC-cell. Upon arrival of the trigger pulse, assuming the termination of the previous analog-to-digital conversion and that this board is selected by the selection circuit 13, the pulse produces an inverted pulse, a pulse time delayed and a pulse delayed only at the rear edge. Initialization circuit 12 is a D-type flip-flop. It flips to the active state indicating that this system board is initializing upon the arrival of the trigger pulse when it receives a signal confirming the selection of this board by selection circuit 13. Initialization is canceled by selecting another input board. analog system. The selection circuit 13 is a logic combination circuit consisting of four inverters, three switches, and one three-input NARD gate. It compares the three highest bits of the received data initialization word with the value of the board code set using the three switches.

V případě souhlasu potvrzuje správnost výběru desky navazujícím obvodům. Řídicí obvod 14 je složen ze tří třívstupových, dvou dvouvstupových hradel RAND a dvou invertorů. Slouží k vytváření logických signálů pro řízení směruIn case of agreement it confirms the correct choice of the board to the connected circuits. The control circuit 14 is comprised of three three-input, two two-input RAND gates and two inverters. Used to create logic signals for direction control

-1242 072 přenosu dat obousměrným budičem 6, sběrnice a k vytváření logického signálu potvrzujícího přijetí inicializačního slova, případně připravenost požadovaného prvního či druhého slova dat. Adresový dekodér 15 je tvořen dvěma binárními dekodéry jedna z osmi a jedním invertorem. Slouží k dekódování adresy a dvou řídicích vstupních signálů, to je čtení a zápisu vysílaných mikropočítačem· Podle přijatých signálů dekóduje na svých výstupech požadavek mikropočítače na zahájení činnosti jako spouštěcí puls celého vstupního bloku, popřípadě požadavek čtení prvního či druhého slova dat. Skupinová obousměrná datová svorka 02 zapojení a skupinová adresová vstupní svorka 03 zapojení představují datovou a adresovou sběrnici mikroprocesorového systému, s nímž analogový vstupní blok spolupracuje. Zapisovací vstupní svorka 04 zapojení, čtecí vstupní svorka 05 zapojení a potvrzovací svorka 06 zapojení jsou součástí řídicích signálů zmíněného mikroprocesorového systému. Skupinová analogová vstupní svorka 01 zapojení představuje třícetdva vstupní analogové kanály pracující s proudovým, případně s napětovým diferenciálním signálem.-1242 072 data transmission through the bidirectional driver 6, the bus, and to generate a logic signal acknowledging receipt of the initialization word, or readiness of the requested first or second data word. The address decoder 15 is made up of two binary decoders, one in eight and one inverter. It is used to decode the address and the two control input signals, that is, to read and write the microcomputer. According to the received signals, it decodes the microcomputer start request as the trigger pulse of the entire input block, or the first or second word of data. The group bi-directional wiring data terminal 02 and the group address input wiring terminal 03 represent the data and address bus of the microprocessor system with which the analog input block cooperates. The wiring input terminal 04, the wiring reading input terminal 05, and the wiring confirmation terminal 06 are part of the control signals of said microprocessor system. The group wiring analog input terminal 01 represents the three-two input analog channels working with the current or voltage differential signal.

Zapojení jednotlivých bloků a jejich propojení se vstupními a výstupními svorkami je provedeno takto. Diferenciální výstup 013 multiplexeru je spojen s diferenciálním vstupem 021 zesilovače 2. Výstup022 zesilovače 2 je spojen s analogovým vstupem 031 analogově číslicového převodníku Devátý bit skupinového datového výstupu 036 analogově číslicového převodníku J, je spojen s nastavovacím vstupem 091 uvolňovacího obvodu 2· Všechny bity skupinového datového výstupu 036 analogově číslicového převodníku 2 jsou spojeny se skupinovým datovým vstupem 061 obousměrného budiče 6. První řídicí vstup 062 obousměrného budiče 6, je spojen s prvním řídicím výstupem 148 řídicího obvodu 14. Druhý řídicí výstup 149 řídicího obvodu 14 je spojen se druhým řídicím vstupem 063 obousměrného budiče 6. Skupinový obousměrný datový vývod 064 obousměrného budiče j6 je spojen seConnection of individual blocks and their connection with input and output terminals is done as follows. The multiplexer differential output 013 is coupled to the differential input 021 of the amplifier 2. The amplifier output 222 is coupled to the analog input 031 of the A / D converter The ninth bit of the group data output 036 of the A / D converter is connected to the set input 091 of the enable circuit 2. The output 036 of the A / D converter 2 is connected to the group data input 061 of the bidirectional driver 6. The first control input 062 of the bidirectional driver 6 is connected to the first control output 148 of the control circuit 14. The second control output 149 of the control circuit 14 is coupled to the second control input 063 6. Group bi-directional data output 064 of bi-directional exciter j6 is connected to

242 072 skupinovou obousměrnou datovou svorkou 02 zapojení. Skupinová analogová vstupní svorka 01 zapojení je spojena se skupinovým analogovým vstupem 011 raultiplexeru 1. Skupinový adresovací vstup 012 multiplexeru 1 je spojen se skupinovým výstupem 055 registru 2· Skupinový adresový vstup 054 registru % je spojen se skupinovým pětibitovým datovým výstupem 066 obousměrného budiče 6, jehož skupinový tříbitový datový výstup 065 je spojen se skupinovým vstupem 131 výběrového obvodu 1^® Výstup 132 výběrového obvodu 13 je spojen s uvolňovacím vstupem 112 tvarovacího obvodu 11 a s řídicím vstupem 121 inicializačního obvodu 12, Výstup 123 inicializačního obvodu 12 je spojen s blokovacím vstupem 141 blokovacího obvodu 14 a s blokovacím vstupem 103 přepínacího generátoru 10. Výstup 104 přepínacího generátoru 10 je spojen s prvním spouštěcím vstupem 071 startovacího generátoru 2. a s inkrementačním vstupem 051 registru 2· Uvolňovací vstup 053 registru 2 je spojen s invertovaným v242 072 by group bi-directional data terminal 02 wiring. The group analog input terminal 01 of the wiring is coupled to the group analog input 011 of the raultiplexer 1. The group addressing input 012 of the multiplexer 1 is connected to the group output 055 of register 2 · The group address input 054 of register% is connected to the group 5-bit data output 066 group three-bit data output 065 is coupled to group input 131 of selector circuit 111. Output 132 of selector circuit 13 is coupled to release input 112 of shaping circuit 11 and control input 121 of initialization circuit 12, output 123 of initialization circuit 12 is coupled to interlock input 141 of interlock. The output 104 of the switching generator 10 is coupled to the first start input 071 of the starter generator 2. and to the increment input 051 of the register 2. The enable input 053 of the register 2 is coupled to an inverted input.

kontrolním výstupem 118 tvarovacího obvodu 11® Zpoždovací výstup 116 tvarovacího obvodu 11 je spojen s nastavovacím vstupem 052 registru 2 ^{a s} nastavovacím vstupem 082 blokovacího obvodu 8« Invertovaný výstup 084 blokovacího obvodu 8 je spojen se druhým spouštěcím vstupem 073 startovacího generátoru 2.® Blokovací vstup 072 startovacího generátoru 2, je spojen s blokovacím výstupem 115 tvarovacího obvodu 11® Koincidenční vstup 114 tvarovacího obvodu 11 je spojen se spouštěcím výstupem 156 adresového dekodéru 15 a se spouštěcím vstupem 101 přepínacího generátoru 10® Nastavovací vstup 102 přepínacího generátoru 10 je spojen se stavovým výstupem 034 analogově číslicového převodníku 2° Hodinový vstup 032 analogově číslicového převodníku 2 j® spojen s výstupem 043 hodinového generátoru J·· Blokovací vstup 041 hodinového generátoru £ je spojen s blokovacím vstupem 113 tvarovacího obvodu 11, se druhým otevíracím vstupem 146 řídicího obvodu 14 a s invertovaným stavovým výstupem 035 analogově číslicového převodníku 2® Startovacícontrol circuit 118 of the control circuit 118. The delay output 116 of the control circuit 11 is coupled to the setting input 052 of the register 2 ^{and the} setting input 082 of the interlock circuit 8. The inverted output 084 of the interlock circuit 8 is coupled to the second trigger input 073 of the starter generator. The coincidence input 114 of the shaping circuit 11 is coupled to the trigger output 156 of the address decoder 15 and to the trigger input 101 of the switch generator 10. The setting input 102 of the switch generator 10 is coupled to the state output 034. Analog-to-Digital Converter 2 ° Clock input 032 of Analog-to-Digital Converter 2 is connected to the output 043 of the clock generator. The blocking input 041 of the clock generator 6 is connected to the blocking input 113 of the shaping circuit 11, with a second opening. step 146 of control circuit 14 and with inverted status output 035 of the A / D converter 2®

242 vstup 033 analogově číslicového převodníku 2 je spojen se spouštěcím vstupem 042 hodinového generátoru £, s výstupem 074 startovacího generátoru 2 a s nulovacím vstupem 081 blokovacího obvodu 8. Hodinový vstup 083 blokovacího obvodu 8 je spojen se druhým ovládacím vstupem 143 řídicího obvodu 14 a se druhým výstupem 155 adresového dekodéru 15· První řídicí vstup 151 adresového dekodéru 15 je spojen se čtecí vstupní svorkou 05 zapojení. Zapisovací vstupní svorka 04 zapojení je spojena se druhým řídicím vstupem 152 adresového dekodéru 15. Skupinový adresový vstup 153 adresového dekodéru 15 je spojen se skupinovou adresovou vstupní svorkou 03 zapojení. Potvrzovací svorka 06 zapojení je spojena s potvrzovacím výstupem řídicího obvodu 14· První ovládací vstup 142 řídicího obvodu 14 je spojen s prvním výstupem 154 adresového dekodéru 15. Invertovaný spouštěcí výstup 157 adresového dekodéru 15 je spojen s nastavovacím vstupem 122 inicializačního obvodu 12 a se spouštěcím vstupem 111 tvarovaČího obvodu 11. Kontrolní výstup 117 tvarovacího obvodu 11 je spojen s budicím vstupem 144 řídicího obvodu242 input 033 of the A / D converter 2 is coupled to the start input 042 of the clock generator 6, the output 074 of the start generator 2 and the reset input 081 of the interlock circuit 8. The clock input 083 of the interlock circuit 8 is connected to the second control input 143 of the control circuit 14 and to the second the output 155 of the address decoder 15 · The first control input 151 of the address decoder 15 is connected to the read input terminal 05 of the wiring. The wiring write input terminal 04 is coupled to the second address input 152 of the address decoder 15. The group address input 153 of the address decoder 15 is coupled to the group address input terminal 03 of the wiring. The wiring acknowledgment terminal 06 is coupled to the acknowledgment output of the control circuit 14. The first control input 142 of the control circuit 14 is coupled to the first output 154 of the address decoder 15. The inverted trigger output 157 of the address decoder 15 is coupled to the set input 122 of the initialization circuit 12 and the trigger input. The control output 117 of the forming circuit 11 is coupled to the drive input 144 of the control circuit.

První otevírací vstup 145 řídicího obvodu 14 je spojen s výstupém 093 uvolňovacího obvodu 2· Nulovací vstup 092 uvolňovacího obvodu'2 je spojen s invertovaným výstupem 085 blokovacího obvodu 8.The first opening input 145 of the control circuit 14 is coupled to the output 093 of the release circuit 2. The resetting input 092 of the release circuit 2 is coupled to the inverted output 085 of the lock circuit 8.

Zapojení pracuje takto. Mikropočítač vyšle příslušnou volací adresu, řídicí zapisovací signál a inicializační osmibitové slovo. Jestliže jsou tři nejvyšší bity inicializačního slova vyslaného mikropočítačem na skupinovou obousměrnou datovou svorku 02 zapojení v souladu s nastaveným kódem desky, aktivuje se prostřednictvím obousměrného budiče £ výstup 132 výběrového obvodu 13, což signalizuje, že se vybírá právě tento analogový vstupní blok - deska - · Příchod řídicího zapisovacího signálu na zapisovací vstupní svorku 04 zapojení a správné volací adresy na skupinovou adresovou vstupní svorku 03 zapojeníThe wiring works as follows. The microcomputer sends the appropriate call address, control write signal, and an 8-bit initialization word. If the three highest bits of the initialization word sent by the microcomputer to the group bi-directional data terminal 02 are in accordance with the board code set, the output 132 of the selector circuit 13 is activated via the bi-directional driver 8, indicating that this analog input block - board - is selected. Arrival of control write signal to wiring write input terminal 04 and correct call address to group address input terminal 03 wiring

242 072 vyvolá na spouštěcím výstupu 156 a invertovaném spouštěcím výstupu 157 adresového dekodéru 15 spouštěcí pulsy celého analogového vstupního bloku· Příchod tohoto pulsu na nastavovací vstup 122 inicializačního obvodu 12 spolu s přítomností aktivního signálu o výběru desky na řídicím vstupu 121 inicializačního obvodu 12 způsobí překlopení tohoto obvodu do aktivního stavu, který potvrzuje, že mikropočítač vybírá a inicializuje právě tuto desku vstupního systému· Spouštěcí puls se také přivede na spouštěcí vstup 111 tvarovacího obvodu 11 a v neinvertované formě i na jeho koincidenční vstup 114> Je-li současně přítomen aktivní signál o výboru desky na uvolňovacím vstupu 112 tvarovacího obvodu 11 a je-li ukončen předchozí analogově číslicový převod stavovým signálem převodníku na blokovacím vstupu 113 tvarovacího obvodu 11_tdojde k vytvoření pulsů)jež časově odpovídají spouštěcímu pulsu na kontrolním výstupu 117 tvarovacího obvodu 11 a na jeho invertovaném kontrolním výstupu 118. dále k vytvoření pulsu časově zpožděného na zpožďovacím výstupu 116 tvarovacího obvodu 11 a pulsu se zpožděnou pouze týlovou hranou na blokovacím výstupu 115 tvarovacího obvodu 11» Vytvořený puls na kontrolním výstupu 117 tvarovacího obvodu 11 způsobí prostřednictvím řídicího obvodu 14 vyslání řídicího signálu_fpotvrzujícího mikropočítači provedení inicializace vstupního analogového bloku, na potvrzovací svorku 06 zapojení· Současně se nastaví registr % podle hodnoty udané nižšími pěti bity inicializačního slova přivedenými na skupinový adresový vstup 054 registru nebol na jeho nastavovací vstup 052 a,na jeho uvolňovací vstup 053 se přivádějí příslušné spouštěcí pulsy z tvarovacího obvodu 11· Podle nastavení skupinového výstupu 055 registru £ přepíná multiplexer 1 na příslušný analogový vstupní kanál. Tím se inicializuje analogový vstupní blok a mikropočítač, po obdržení řídicího signálu potvrzujícího ukončení inicializace na potvrzovací svorce 06 zapojení, může zrušit inicializační sběrni- 14 242 072 cové signály, a to datové, adresové i řídicí. Jestliže v okamžiku příchodu spouštěcího pulsu na spouštěcí vstup 111 tvarovacího obvodu 11 není ukončen předchozí analogově číslicový převod, potom se tvarovací obvod 11 zablokuje stavovým signálem analogově číslicového převodníku £ přicházejícím na blokovací vstup 113 tvarovacího obvodu 11, Inicializace se dokončí až po skončení tohoto analogově číslicového převodu, kdy dojde též k potvrzení inicializace obvyklým způsobem, Časově zpožděný spouštěcí puls na zpožďovacím výstupu 116 tvarovacího obvodu 11 způsobí též nastavení blokovacího obvodu 8, který svým invertovaným výstupem 085 zajistí vynulování uvolňovacího obvodu £, nebyl-li již tento vynulován předchozím Čtením dat mikropočítačem. Týl spouštěcího pulsu přivedený na spouštěcí vstup 101 přepínacího generátoru 10 způsobí, že tento monostabilní obvod vytvoří na svém výstupu 104 přepínací puls, který blokuje na prvním spouštěcím vstupu 071 startovacího generátoru X možnost vyslání startovacího pulsu analogově číslicového převodu. Během inicializace je tato možnost zablokována prodlouženým spouštěcím pulsem na blokovacím vstupu 072 startovacího generátoru χ<> Čelo přepínacího pulsu<přivedeného na inkrementační vstup 051 registru způsobí zvětšení obsahu registru £ o jedničku. Ovšem v tomto případě, kdy probíhá první přepnutí multiplexoru 1 po inicializacijse tato inkrementace zablokuje zpožděným spouštěcím signálem na nastavovacím vstupu 052 registru £«, Příchodem týlové hrany přepínacího pulsu na první spouštěcí vstup 071 startovacího generátoru X se generuje startovací puls analogově číslicového převodu na výstupu 074 startovacího generátoru χ. Tento startovací puls odstartuje hodinový generátor který začne na svém výstupu 043 generovat hodinová pulsy pro aproximační registr analogově číslicového převodníku £· Současně se odstartuje tento analogově číslicový převodník jehož stavový výstup 034 zabrání po dobu trvání analogově číslicového převodu opětovnému spuštění přepínacího generátoru242 072 invokes trigger pulses of the entire analog input block at the trigger output 156 and inverted trigger output 157 of the address decoder 15 The arrival of this pulse at the setting input 122 of the initialization circuit 12 together with the presence of the active board selection signal at the control input 121 of the initialization circuit 12 The trigger pulse is also applied to the trigger input 111 of the forming circuit 11, and in its non-inverted form to its coincidence input 114> If an active signal o is present at the same time a board on the release input 112 of the shaping circuit 11, and if the previous analog-to-digital conversion is terminated by the converter status signal at the blocking input 113 of the shaping circuit 11 _t, pulses are generated which correspond to the trigger pulse the output circuit of the shaping circuit 11 and its inverted monitoring output 118. further to generate a time delay pulse at the delay output 116 of the shaping circuit 11 and a pulse with only a tapered edge at the blocking output 115 of the shaping circuit 11. shaping circuit 11, causes by means of the control circuit 14 transmit the control signal _f confirming microcomputer initialization input of analogue block, the confirmation terminal 06 connections · Simultaneously set register% according to the value specified by the lower five bits of the initialization word supplied to the group address input 054 register was not at its setting input 052 and, to its release input 053, the corresponding trigger pulses are supplied from the shaping circuit 11. channel. This initializes the analog input block and the microcomputer, after receiving the control signal confirming the completion of initialization at the wiring acknowledgment terminal 06, can cancel the initialization bus signals, both data, address and control. If at the time of the trigger pulse arriving at the trigger input 111 of the shaping circuit 11, the previous analog-to-digital conversion is not terminated, then the shaping circuit 11 is blocked by the analog-to-digital converter £ status signal arriving at the blocking input 113 of the shaping circuit 11. The time-delayed trigger pulse at the delay output 116 of the shaping circuit 11 also causes the blocking circuit 8 to be reset by its inverted output 085, if it has not been reset by the microcomputer's previous reading of the data. . The trigger pulse applied to the trigger input 101 of the switching generator 10 causes this monostable circuit to output a switching pulse at its output 104, which blocks the first trigger input 071 of the starter generator X to send an analog-to-digital trigger pulse. During initialization, this option is blocked by the extended trigger pulse at the blocking input 072 of the starter generator χ <> The switching pulse face <applied to the incremental input 051 of the register causes the register content zvětšení to increase by one. However, in this case, when the first multiplexer 1 is switched on after initialization, this increment is blocked by a delayed trigger signal at setting input 052 of register 60. By arriving at the rear edge of the switching pulse at the first trigger input 071 of the start generator X, starter generator χ. This start pulse will start the clock generator which will generate clock pulses at its output 043 for the analog register of the A / D converter. At the same time, this A / D converter will start whose state output 034 will prevent the switch generator from restarting for the duration of the A / D conversion.

-12.242 072-12.242 072

10ο Invertovaný stavový výstup 035 analogově číslicového převodníku J během převodu odblokuje hodinový generátor fa zablokuje tvarovací obvod 11 přes jeho blokovací vstup 113 proti vyslání dalšího spouštěcího pulsu, a zablokuje řídicí obvod 14 přes jeho druhý otevírací vstup 146 proti možnosti potvrzení platnosti druhého slova dat mikropočítači. Startovací puls analogově číslicového převodu též vynuluje blokovací obvod 8, který svým neinvertováným výstupem 084 zabraňuje startovacímu generátoru £ vyslat další startovací puls«> Jestliže analogově číslicový převodník 2 ukončil převod osmi vyšších bitů, to znamená, že osm vyšších bitů z dvanácti bitů na jeho skupinovém datovém výstupu 036 je platných, což se projeví nastavením devátého bitu na skupinovém datovém výstupu 036 analogově číslicového převodníku 2» potom se uvolňovací obvod 2, aktivuje prostřednictvím svého nastavovacího vstupu 091. Na svém výstupu 093 dává uvolňovací obvod 2 řídicímu obvodu 14 signál o tom, že první slovo převedených dat je připraveno ke čtení mikropočítačem. Jestliže před tímto okamžikem již mikropočítač vyslal požadavek čtení prvního slova dat, to znamená, že vyslal příslušnou adresu na skupinovou adresovou vstupní svorku 03 zapojení a současně vyslal řídicí čtecí signál na čtecí vstupní svorku 22 zapojení, což se projeví aktivací prvního výstu· pu 154 adresového dekodéru 15, potvrdí řídicí obvod 14 svým potvrzovacím výstupem 147 na potvrzovací svorce 06 zapojení platnost prvního slova dat připravených ke čtení mikropočítačem. Současně se první slovo dat vyšle mikropočítači obousměrným budičem 6 prostřednictvím skupinové obousměrné datové 3vorky 02 zapojení, neboí se na prvním řídicím výstupu 148 řídicího obvodu 14 objevil signál, který změnil směr toku dat obousměrným budičem 6 směrem ven z analogového vstupního bloku k mikropočítači· To ovšem platí pouze pro první slovo dat, to je pro osm vyšších bitů z dvanácti bitů přijímaných skupinovým datovým vstupem 061 obousměrného budiče j5₀ Po ukončení čteníThe inverted state output 035 of the analog-to-digital converter J during conversion unlocks the clock generator fa by blocking the shaping circuit 11 through its blocking input 113 against sending another trigger pulse, and bypassing the control circuit 14 via its second opening input 146. The analog to digital conversion start pulse also resets the interlock circuit 8, which by its uninverted output 084 prevents the starting generator 8 from sending another start pulse. If the analog to digital converter 2 has finished converting eight higher bits, that is, eight higher bits from twelve bits to its group data output 036 is valid, which is reflected by the setting of the ninth bit on the group data output 036 of the analog-to-digital converter 2, then the release circuit 2 is activated via its setting input 091. At its output 093 the release circuit 2 gives the control circuit 14 that the first word of the converted data is ready to be read by the microcomputer. If, before that point, the microcomputer has already sent a request to read the first data word, that is, it has sent the appropriate address to the group address input terminal 03 and at the same time has sent a control read signal to the read input terminal 22. of the decoder 15, the control circuit 14 confirms by its acknowledgment output 147 at the acknowledgment terminal 06 the validity of the first word of the data ready for reading by the microcomputer. At the same time, the first data word is sent to the microcomputer by the bidirectional driver 6 via the group bidirectional data circuit 3 of the circuit, since the first control output 148 of the control circuit 14 has received a signal that changed the direction of data flow by the bidirectional driver 6. applies only to the first word of data, that is, to eight higher bits out of the twelve bits received by the group data input 061 of the bi-directional driver j5 ₀ After reading

- 13 242 072 prvního slova dat mikropočítačem, to znamená po zrušení příslušných adi-esových signálů a řídicího čtecího signálu, mizí aktivní signál na prvním výstupu 154 adresového dekodéru 15. Tudíž i řídicí obvod 14 změní svým prvním řídicím výstupem 148 směr toku dat obousměrným budičem 6 směrem do analogového vstupního bloku od mikropočítače. Tento směr toku trvá stále, kromě doby, kdy se vysílá první nebo druhé slovo dat. Zároveň řídicí obvod 14 signálem přes svůj potvrzovací výstup 147 zruší potvrzení platnosti prvního slova dat. Když mikropočítač požadavek na čtení prvního slova dat ještě nevyslal, potom první slovo dat i potvrzení platnosti dat vyšle analogový vstupní blok až v okamžiku příchodu tohoto požadavku. Ukončení celého převodu, to je všech dvanácti bitů, se projeví změnou stavového výstupu 034 invertovaného stavového výstupu 035 analogově číslicového převodníku 3,. Tato změna způsobí: zablokování hodinového generátoru 4, uvolnění tvarovacího obvodu 11 pro přijetí dalšího případného spouštěcího pulsu, vybuzení přepínacího generátoru 10 a uvolnění možnosti potvrdit platnost druhého slova dat pro řídicí obvod 14. Vybuzený přepínací generátor 10 vygeneruje na svém výstupu 104 přepínací puls, jehož čelo způsobí zvětšení obsahu registru % o jedničku a prostřednictvím jeho skupinového výstupu 055 přepnutí multiplexoru 1 na následující vstupní analogový kanál. Délka přepínacího pulsu překrývá dobu přepínání multiplexoru 1 a ustalování vstupních analogových obvodů až po analogový vstup 031 analogově číslicového převodníku jí. Jestliže již před ukončením analogově číslicového převodu vyslal mikropočítač požadavek na čtení druhého slova dat, tzn. vyslal příslušnou adresu na skupinovou adresovou vstupní svorku 03 zapojení a řídicí čtecí signál na čtecí vstupní svorku 05 zapojení, což se projeví aktivací druhého výstupu 155 adresového dekodéru 15, potvrdí řídicí obvod 14 svým potvrzovacím výstupem 147 na potvrzovací svorce 0613,242,072 of the first word of the data by the microcomputer, i.e., after the respective address signals and the control read signal have been canceled, the active signal at the first output 154 of the address decoder 15 disappears. 6 toward the analog input block from the microcomputer. This flow direction persists except when the first or second word of data is transmitted. At the same time, the control circuit 14 cancels the validation of the first data word via its acknowledgment output 147. If the microcomputer has not yet sent a request for reading the first word of data, then the first word of data and the validation of the data will not be sent until the request arrives. Termination of the entire conversion, i.e. all twelve bits, results in a change in the status output 034 of the inverted status output 035 of the analog-to-digital converter 3. This change causes: blocking of the clock generator 4, release of the shaping circuit 11 to receive another possible trigger pulse, excitation of the switch generator 10, and release of the possibility of validating the second data word for control circuit 14. The energized switch generator 10 generates a switching pulse. The forehead causes the register content% to be increased by one and through its group output 055 the multiplexer 1 is switched to the next analog input channel. The length of the switching pulse overlaps the switching time of the multiplexer 1 and the stabilization of the analog input circuits up to the analog input 031 of the analog-to-digital converter mu. If the microcomputer has already sent a request to read the second word of the data before the analog-to-digital conversion is completed, i.e. send the appropriate address to the group address input terminal 03 of the wiring and the control read signal to the wiring read terminal 05, which results in the activation of the second output 155 of the address decoder 15, acknowledges the control circuit 14 with its acknowledgment output 147 at the acknowledgment terminal 06

242 072 zapojení platnost druhého slova dat a současně Se druhé slovo dat vyšle mikropočítači obousměrným budičem 6., jehož směr toku dat se opět změnil směrem ven z analogového vstupního bloku k mikropočítači prostřednictvím příslušného řídicího signálu na druhém řídicím výstupu iáa řídicího obvodu M· Tentokrát pouze pro druhé slovo dat, to je pro čtyři nižší bity z dvanácti bitů přijímaných skupinovým datovým vstupem 061 obousměrného budiče 2· Ukončení čtení druhého slova dat mikropočítačem, když se předtím samozřejmě přečetlo i první slovo dat, se projeví změnou logické úrovně na druhém výstupu 155 adresového dekodéru 1£„ Tato změna způsobí jednak opětovné nastavení blokovacího obvodu 8, který vyvolá vynulování uvolňovacího obvodu <3, což zabraňuje předčasnému výběru prvního slova dat mikropočítačem,· a současně prostřednictvím řídicího obvodu 14 se obrátí směr toku dat obousměrným budičem 6 směrem dovnitř, čímž se přestává vysílat druhé slovo dat a zruší se i potvrzovací signál pro druhé slovo dat. Jestliže mikropočítač požadavek Čtení druhého slova dat dosud nevyslal, potom se tato data vyšlou a jejich platnost se potvrdí až v okamžiku příchodu tohoto požadavku. Ukončení přepínacího pulsu na výstupu 104 přepínacího generátoru 10 způsobí již dříve popsaným způsobem odstartování analogově číslicového převodu, ovšem jen v případě, že mikropočítač již ukončil čtení druhého slova dat odpovídajících předchozímu analogovému vstupnímu kanálu. Jestliže mikropočítač tato data ještě nepřečetl, potom se vysláni startovacího pulsu analogově číslicového převodu startovacím generátorem· χ zablokuje vynulovaným neinvertovaným výstupem 084 blokovacího obvodu 8 do té doby, než mikropočítač čtení druhého slova dat předchozího analogového kanálu ukončí. Pak proběhne obvyklým způsobem analogově číslicový převod a po jeho ukončení se vybudí přepínací generátor 10, opět se inkrementuje registr 2The second data word is sent to the microcomputer by a bidirectional exciter 6 whose flow direction has again changed outward from the analog input block to the microcomputer by means of the corresponding control signal on the second control output i and the control circuit M · This time only for the second data word, that is, for the four lower bits of the twelve bits received by the group data input 061 of the bi-directional driver 2 · Stopping the reading of the second data word by the microcomputer; This change causes both the resetting of the blocking circuit 8, which causes the release circuit <3 to be reset, which prevents the microcomputer from prematurely selecting the first word of data, and at the same time reverses the direction via the control circuit 14. data flow through the bi-directional exciter 6 inwardly, thereby ceasing to transmit the second data word and canceling the acknowledgment signal for the second data word. If the microcomputer has not yet sent the Read second word data request, then the data is sent and validated at the time the request is received. Termination of the switching pulse at the output 104 of the switching generator 10 will cause the analog-to-digital conversion to start as described above, but only if the microcomputer has already finished reading the second word of data corresponding to the previous analog input channel. If the microcomputer has not yet read this data, then sending the start pulse of the analog-to-digital conversion by the starter generator is blocked by a zero non-inverted output 084 of the blocking circuit 8 until the microcomputer reads the second word of the previous analog channel data. Then the analog-to-digital conversion takes place in the usual manner and after its termination the switching generator 10 is energized, register 2 is again incremented.

242 072 a tím se přepne multiplexor 1 na další analogový vstupní kanál. Rovněž jsou již připravena obě slova dat ke čtení mikropočítačem. Po jejich přečtení a ukončení přepínacího pulsu generovaného přepínacím generátorem 10 dojde k analogově číslicovému převodu dalšího kanálu. Tento postup se neustále opakuje do té doby, pokud mikropočítač pokračuje ve čtení dat připravených analogovým vstupním systémem, přičemž vstupní kanály se čtou v pořadí v jakém po sobě následují, počínaje kanálem, jehož kod byl vyslán inicializačním slovem. Před novým čtením, před čtením dat z jiné desky vstupního analogového systému nebo při případném opakovaném čtení vybraného vstupního kanálu, nebo několika kanálů je nutno opět inicializovat.242 072 to switch the multiplexer 1 to the next analog input channel. Also, both words of data are ready for reading by microcomputer. After they have been read and the switching pulse generated by the switching generator 10 is terminated, the analogue-to-digital conversion of the next channel takes place. This process is repeated as long as the microcomputer continues to read data prepared by the analog input system, the input channels being read in the order of succession, starting with the channel whose code was transmitted by the initialization word. Before reading again, before reading data from another board of the analog input system or in case of repeated reading of the selected input channel or several channels, it is necessary to initialize again.

Vynálezu se využije při sběru analogových dat v oblasti řízení technologických procesů mikropočítačem.The invention will be used in the collection of analog data in the field of technological process control by microcomputer.

Claims

OBJECT OF THE INVENTION

242 072

Connection of the control circuit of the analog input block of the microcomputer, in which the group bi-directional data output of the bi-directional exciter is by the group bi-directional data terminal hin the group analog input terminal is connected to the group analog input xor. The connection is multiple connected to an analog-to-digital converter, characterized in that the ninth bit of the group data output (036) of the analog-to-digital converter (3) is connected to the set-up input (091) of the release circuit (9). The analogue-to-digital converter (3) is coupled to a group data input (061) of a bidirectional driver (6), the first control input (062) of which is connected to the first control output (148) of the control circuit (14). The control output (149) is coupled to a second control input (063) of the bidirectional driver (6), whose group 5-bit output (066) is coupled to the group address input (054) of the register (5), whose group output (055) is coupled to the multiplexer (1) group address input (012) and the bi-directional driver (6) group three-bit data output (065) is coupled to the group input (131) of the selection circuit (13) whose output (132) is coupled to the release input (112) a forming circuit (11) and a control input (121) of an initialization circuit (12), the output of which (123) is coupled to a blocking input (141) of the blocking circuit (14), and a blocking input (103) of the switching generator (10) the output (104) is connected to the first trigger input (071) of the starter generator (7) and to the incremental input (051) of the register (5) »whose release input (053) is connected to the inverted shaping control output (118)

242 072 of a circuit (11) whose delay output (116) is coupled to a set-up input (-052) of the register (5) and a set-up input (082) of the interlock circuit (8) whose inverted output (084) is connected to the start input (073) of the starter generator (7), whose blocking input (072) is coupled to the blocking output (115) of the forming circuit (11), whose coincidence input (114) is coupled to the trigger output (156) of the address decoder (15) ) and with the trigger input (101) of the switching generator (10), whose setting input (102) is connected to the status output (034) of the analog-to-digital converter (3), whose clock input (032) is connected to the output (043) a clock generator (4) whose blocking input (041) is coupled to the blocking input (113) of the forming circuit (11), the second opening input (146) of the control circuit (14) and the inverted state output (035) of the analog-to-digital converter (3) ), his the start input (033) is connected to the start input (042) of the clock generator (4), the output (074) of the start generator (7), and the reset input (081) of the interlock circuit (8) whose clock input (083) is connected to a second control input (143) of the control circuit (14) and a second output (155) of the address decoder (15), the first control input (151) of which is coupled to the wiring read terminal (05), the writing input terminal (04) the wiring is connected to a second control input (152) of the address decoder (15), whose group address input (153) is connected to the group address input terminal (03) of the wiring, whose acknowledgment terminal (06) is connected to the acknowledgment output (147) a control circuit (14) whose first control input (142) is coupled to the first output (154) of the address decoder (15), whose inverted trigger output (157) is coupled to the set-up input (122) of the initialization circuit (12) and a trigger input (111) of the forming circuit (11), the control output (117) of which is coupled to the drive input (144)

8242 072 of a control circuit (14), the first opening input (145) of which is coupled to the output (093) of the release circuit (9), whose reset input (092) is coupled to the inverted output (085) of the locking circuit (8).