CS242079B1 - Connecting a microcomputer with at least one transistor pulse converter - Google Patents
Connecting a microcomputer with at least one transistor pulse converter Download PDFInfo
- Publication number
- CS242079B1 CS242079B1 CS849211A CS921184A CS242079B1 CS 242079 B1 CS242079 B1 CS 242079B1 CS 849211 A CS849211 A CS 849211A CS 921184 A CS921184 A CS 921184A CS 242079 B1 CS242079 B1 CS 242079B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- control
- input
- microcomputer
- output
- counter
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Control Of Multiple Motors (AREA)
Abstract
Řešení spadá do oboru řidiči techniky a řeší propojení řídicího mikropočítače s alespoň jedním tranzistorovým pulsním měničem v můstkovém zapojeni. Základní prvky zapojení tvoří dva programovatelné čítače, z niohž jeden pracuje jako generátor opakovači'frekvence a druhý jako řídicí čítač. Počet řídicích čítačů je roven počtu připojených tranzistorových měničů. Zapojení podle řešení převádí číslo přiváděné po datové sběrnici mikropočítače do předvolby řídicího čítače na pulsní Šířkově modulovaný řídicí signál první a druhé řídicí větve, vhodný pro spínání diagonál můstku tranzistorového měniče.The solution falls into the field of driving technology and solves the connection of a control microcomputer with at least one transistor pulse converter in a bridge connection. The basic elements of the connection are two programmable counters, one of which works as a repeater frequency generator and the other as a control counter. The number of control counters is equal to the number of connected transistor converters. The connection according to the solution converts the number supplied via the data bus of the microcomputer to the preselection of the control counter into a pulse width modulated control signal of the first and second control branches, suitable for switching the diagonals of the transistor converter bridge.
Description
Vynález se týká zapojení mikropočítače s alespoň jedním tranzistorovým pulsním měničem v můstkovém zapojení, sestávajícího z programovatelných čítačů, pracujících jako generátor opakovači frekvence a alespoň jeden řídicí čítač.The invention relates to a microcomputer with at least one transistor pulse transducer in a bridge circuit, consisting of programmable counters operating as a repetition rate generator and at least one control counter.
U dosud používaného analogového řízení tranzistorového pulsního měniče se realizuje princip převodu napětí - pulsní šířkově modulovaný signál. Nevýhodou tohoto převodu je, že při použití mikropočítače ve funkci řídicího členu tranzistorového měniče by převod napětí - pulsní šířkově modulovaný signál vyžadoval ještě zařazení specielního číslicově-analogového převodníku mezi mikropočítač a vstup převodníku napětí - pulsní šířkově modulovaný signál. To by znamenalo složitější obvodové řešení a zároveň snížení přesnosti převodu Číslo - pulsní šířkově modulovaný signál kumulováním absolutních chyb převodu číslo-napětí a převodu napětí-pulsní šířkově modulovaný signál.The principle of voltage conversion - pulse width modulated signal - is realized in the analogue control of the transistor pulse converter used up to now. The disadvantage of this conversion is that when using a microcomputer as a transistor converter control member, the voltage-pulse width modulated signal conversion would still require the inclusion of a special digital-analog converter between the microcomputer and the voltage-pulse width modulated signal input. This would mean a more complex circuit solution while reducing the accuracy of the Number-Pulse Width Modulated signal by accumulating the absolute errors of the Number-Voltage conversion and the Voltage-Pulse Width Modulated signal.
Uvedené nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že datová sběrnice mikropočítače je paralelně spojena s datovými vstupy generátoru opakovači frekvence a prvního řídicího Čítače, jejichž aktivační vstupy jsou zapojeny na aktivační výstupy řídicího mikropočítače. Jeho hodinový .výstup je spojen s hodinovými vstupy generátoru opakovači frekvence a prvního řídicíhoThese disadvantages are eliminated by the circuit according to the invention, in which the microcomputer data bus is connected in parallel to the data inputs of the repeater frequency generator and the first control counter, the activation inputs of which are connected to the activation outputs of the control microcomputer. Its clock output is coupled to the clock inputs of the repeater frequency generator and the first master
- 2 242 079 čítače. Výstup generátoru opakovači frekvenoe je spojen s hradíovacím vstupen prvního řídicího čítače, jehož výstup je spojen jednak se vstupem zpožďovacího členu první řídicí větve, jehož výstup je spojen s prvním vstupem hradla první řídicí větve, jehož druhý vstup, paralelně spojený e druhým vstupem hradla druhé řídicí větve, je spojen s výstupem prvního klopného obvodu, jednak se vstupem prvního invertoru, který je přes zpožďovací člen druhé řídicí větve zapojen na první vetup hradla druhé řídicí větve. Výstupy hradel první a druhé řídicí větve jsou přes zesilovače první a druhé řídicí větve připojeny na koncové výstupy řídicích signálů první a druhé řídicí větve· Datový vstup prvního klopného obvádu, jehož hodinový vstup je spojen a výstupem signálu výběru řídicího mikropočítače, je připojen na jeden z vodičů datové sběrnice řídicího mikropočítače·- 2 242 079 counters. The output of the repeater frequency generator is coupled to the gate input of the first control counter, the output of which is connected to the input of the delay member of the first control branch, the output of which is connected to the first gate input of the first control branch. is connected to the output of the first flip-flop, on the one hand with the input of the first inverter, which is connected to the first gate of the second control branch via a delay member of the second control branch. The gate outputs of the first and second control strings are connected to the first and second control string control outputs via the amplifiers of the first and second control strings. · The data input of the first flip band whose clock input is connected and the control microcontroller select signal output is connected to one of microcontroller data bus wires ·
Zapojení mikropočítače 8 tranzistorovým půlením měničem zastává principiálně funkci převodníku číslo-pulsní šířkově modulovaný signál.a představuje vlastně výstupní interfejs mikropočítače pro připojení tranzistorového pulsního měniče.The connection of the microcomputer 8 with a transistor half-converter is principally a converter of a number-pulse width modulated signal. It represents a microcomputer output interface for connecting a transistor pulse converter.
Zapojení podle vynálezu lze použít pro spojení jednoho nebo více tranzistorových půleních měničů s jedním řídicím mikropočítačem·The circuitry of the invention can be used to connect one or more transistor halves of a transducer to a single control microcomputer.
Obvodové řešeni propojení mikropočítač - tranzistorový půlení měnič pro připojení n-měničů je znázorněno na přiloženém výkresu^ jehož pomocí je popsána i funkce zapojení·Circuit design of the microcomputer - transistor halving converter for the connection of n-converters is shown in the attached drawing ^, which also describes the wiring function ·
Základní prvky zapojení mikr^očítače s tranzistorovým půlení» měničem tvoří dva programovatelné Sítaíe. Jeden z nich pracuje jako generátor opakovači frekvence GQg, druhý jako řídicí čítač Programovatelný čítač ve funkci generátoru opakovači frekvence GQg je v zapojení vždy pouze jeden, počet řídicích čítačů ŘČi, kdy iei, 2, ...n, je roven počtu připojených půleních měničů. Popis zapojení se vztahuje na alternativu s jedním - prvním řídicím čítačem ŘČI, zapojení dalšíoh řídicích Čítačů ŘČn je identické·The basic elements of the transistor half-converter microcomputer wiring are two programmable screens. One of them works as a GQg repeater generator, the other as a control counter The programmable counter in the function of the GQg repeater generator is only one connected at a time, the number of control counters ŘČi where iei, 2, ... n is equal to the number of connected half converters. . The connection description applies to the alternative with one - the first control counter ŘČI, the connection of other control counters ŘČn is identical ·
Datová sběrnice PS řídicího mikropočítače je paralelně spojena s datovými vstupy generátoru opakovači frekvence GQgThe data bus PS of the control microcomputer is connected in parallel to the data inputs of the GQg repeater generator
- 3 242 079 a prvního řídicího čítače ŘČ1, jejichž aktivační vstupy S, S1 jsou zapojeny na aktivační výstupy řídicího mikropočítače, jehož hodinový výstup je spojen s hodinovými vstupy CLK gei&átoru opakovači frekvence GOP a prvního řídicího čítače ŘČi. Výstup OUT generátoru opakovači frekvence GOP je spojen s hrgdlovacím vstupem G prvního řídicího čítače KČ1. Jeho výstup OUT je spojen jednak se vstupem zpožďovacího členu ZČ1 první řídicí větve, jednak se vstupem prvního invertoru II, který je přes zpoždovací člen ZČ2 druhé řídicí větve zapojen na první vstup hradla G2 druhé řídicí větve· Výstup zpožáovacího členu ZČ1 je spojen s. prvním vstupem hradla G1 první řídicí větve. Druhý vstup tohoto hradla Gl, paralelně spojený s druhým vstupem hradla G2 druhé řídicí větve, je spojen s výstupem prvního klopného obvodu KOI. Výstupy hradel Gl a G2 první a druhé řídicí větve jsou přes zesilovač Z1 a Z2 první a druhé větve připojeny na koncové výstupy řídicích signálů RSl a ŘS2 první a druhé řídicí větve. Předvolba generátoru opakovači frekvence GQff je nahrávána z datové sběrnice PS aktivním stavem signálu výběru SVO z mikropočítače přes aktivační vstup S. Předvolba prvního řídicího čítače ŘC1 je nahrávána z datové sběrnice PS aktivním stavem signálu výběru SV&L z řídicího mikropočítače přes aktivační vstup Sl. První klopný obvod KOI je na datovém vstupu D připojen na jeden z vodičů Pi datové sběrnice PS a je aktivován na hodinovém vstupu H signálem výběru SVK01 z mikropočítače. Signály ŘS1 a KS2 první a druhé řídicí větve jsou řídicí signály pro spínání příslušných diagonál můstku tranzistorového měniče.3 242 079 and a first control counter Ř1, whose trigger inputs S, S1 are connected to the trigger outputs of the control microcomputer, whose clock output is connected to the clock inputs CLK of the GOP repeater, and the first control counter Ř1. The output of the GOP repeater frequency OUT is connected to the input input G of the first control counter CP1. Its output OUT is connected to the input of the delay controller ZČ1 of the first control branch and also to the input of the first inverter II connected to the first gate gate G2 of the second control branch via the delay controller ZČ2 of the second control branch. the gate input G1 of the first control branch. The second input of this gate G1, in parallel with the second input of the gate G2 of the second control branch, is connected to the output of the first flip-flop KOI. The outputs of the first and second control gate gates G1 and G2 are connected via the amplifiers Z1 and Z2 of the first and second branches to the output outputs of the first and second control branches RS1 and RS2 respectively. The preset frequency repetition generator GQff is loaded from the PS bus by the active state of the SVO selection signal from the microcomputer via the trigger input S. The preselection of the first control counter ŘC1 is loaded from the PS bus by the active state of the SV&L selection signal from the master microcomputer through the trigger input S1. The first flip-flop KOI on data input D is connected to one of the wires Pi of the data bus PS and is activated on the clock input H by selecting signal SVK01 from the microcomputer. The first and second control paths CU1 and KS2 are control signals for switching the respective bridge diagonals of the transistor converter.
Zapojení mikropočítače s tranzistorovým pulsním měničem v můstkovém zapojení převádí číslo přiváděné po datové sběrnici PS do předvolby i-tého (i=l, 2, 3 ·.· n) řídicího čítače ŘČi na pulsní šířkově modulovaný signál ŽSl/i a ŽS2/1 první a druhé řídicí větve, vhodný pro spínání diagonál můstku tranzistorového měniče. Opakovači frekvence pulsního šířkově modulovaného řídicího signálu ŘSl/i a ŘS2/i první a druhé řídicí větve je dána číslem přivedenýmConnection of microcomputer with transistor pulse converter in bridged connection converts the number fed on data bus PS to preset i-th (i = 1, 2, 3 ·. · N) of control counter ŘČi to pulse width modulated signal Ž1 / i and ŽS2 / 1 first a second control branch, suitable for switching the transverse bridge bridge diagonals. The repetition rate of the pulse width modulated control signal ŘS1 / i and ŘS2 / i of the first and second control branches is given by the number applied
242 079 po datové sběrnici PS do předvolby generátoru opakovači frekvence GQP. Stav výstupu i-tého klopného obvodu KO/i hradluje průchod vyráběného pulsního šířkově modulovaného řídicího signálu ŽS/i a ŽS2/i hradlem Gl/i a G2/i první a druhé řídicí větve. Zpožáovací členy ZČl/i a ZČ2/i první a druhé řídicí větve zajišťují oasovou prodlevu mezi změnami stavu řídicího signálu ŽSl/i první řídicí větve vůči signálu ŽS2/i druhé větve a naopak. Tato časová prodleva zajišťuje, aby nedošlo k přímému proboření tranzistorového můstku měniče.242 079 via the PS data bus to the preset frequency generator GQP. The output state of the i-th flip-flop KO / i gates the passage of the produced pulse width modulated control signal ŽS / i and ŽS2 / i through the gate G1 / i and G2 / i of the first and second control branches. The delay members Z1 / i and Z2 / i of the first and second control branches provide a time delay between changes in the status of the control signal Z1 / i of the first control line relative to the signal Z2 / i of the second branch and vice versa. This time delay ensures that the drive's transistor bridge is not pierced directly.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS849211A CS242079B1 (en) | 1984-11-30 | 1984-11-30 | Connecting a microcomputer with at least one transistor pulse converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS849211A CS242079B1 (en) | 1984-11-30 | 1984-11-30 | Connecting a microcomputer with at least one transistor pulse converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS921184A1 CS921184A1 (en) | 1985-08-15 |
| CS242079B1 true CS242079B1 (en) | 1986-04-17 |
Family
ID=5443282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS849211A CS242079B1 (en) | 1984-11-30 | 1984-11-30 | Connecting a microcomputer with at least one transistor pulse converter |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS242079B1 (en) |
-
1984
- 1984-11-30 CS CS849211A patent/CS242079B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS921184A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3876979D1 (en) | CIRCUIT ARRANGEMENT FOR AVERAGE VALUE FOR PULSE DENSITY D / A OR A / D CONVERSION. | |
| US4009475A (en) | Delta-sigma converter and decoder | |
| US20140253356A1 (en) | Digital-to-analogue converter | |
| JPS62130025A (en) | Series digital analog converter | |
| JPS648465A (en) | Tri-state bus circuit | |
| SU1262531A1 (en) | Multichannel amplitude discriminator | |
| EP0235303A4 (en) | CLOCK PHASE SETTING SYSTEM. | |
| JPH0682146B2 (en) | Sukiyanpass type logic integrated circuit | |
| CS242079B1 (en) | Connecting a microcomputer with at least one transistor pulse converter | |
| EP0317472A3 (en) | Logic redundancy circuit scheme | |
| WO2006051212A3 (en) | Symmetrical time/voltage conversion circuit | |
| US4223268A (en) | Frequency dividing circuit of variable frequency dividing ratio type | |
| EP1130776A3 (en) | Load equalization in digital delay interpolators | |
| WO1997009788A3 (en) | A/d conversion with folding and interpolation | |
| US5202589A (en) | Apparatus for detecting the condition of switches in one transmission line | |
| JPH02124627A (en) | Clock driver circuit | |
| JPS5853817Y2 (en) | remote control circuit | |
| SU1195260A1 (en) | Input device | |
| JPH0455006B2 (en) | ||
| SU1608640A1 (en) | Cell of switching circuit | |
| JPS6420718A (en) | Pulse width modulation circuit | |
| SU1471193A1 (en) | Optimal fibonacci p-code checker | |
| SU1765897A1 (en) | Code monitoring device | |
| KR100260492B1 (en) | Servo control system | |
| SU1365062A1 (en) | Stabilized current source |