CS242647B1 - Logic Analyzer Timing Circuit - Google Patents
Logic Analyzer Timing Circuit Download PDFInfo
- Publication number
- CS242647B1 CS242647B1 CS839940A CS994083A CS242647B1 CS 242647 B1 CS242647 B1 CS 242647B1 CS 839940 A CS839940 A CS 839940A CS 994083 A CS994083 A CS 994083A CS 242647 B1 CS242647 B1 CS 242647B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- flip
- input
- flop
- monostable
- monostable multivibrator
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Časovači obvod logického analyzátoru řeší problém přesného nastavení doby přivedení paměti do stavu "zápis" a zpoždění tohoto stavu za vzorkovacím impulsem. Podstata řešení spočívá v tom, že řídicí vstup monostabilního miltivibrátoru je připojen na jeden řídicí vstup (4) klopného obvodu (3) a hodinový vstup (2) monostabilního miltivibrátoru je připojen na hodinový vstup (5) klopného obvodu (3). Výstupem klopného obvodu je řízeno vybíjení integračního RC členu, přičemž ukončení nabíjení je zajištováno komparátorem (12), který prostřednictvím přizpůsobovacího tranzistoru (20) řídí nastavovací vstup klopného obvodu (3). Uvedený obvod může být realizován ve dvojnásobném provedení v případě požadavku nastavit nezávisle dva časové intervaly za jedním hodinovým impulsem. Řešení je možno uplatnit u casovacích obvodů, u nichž nelze použít běžných monostajjilních mUltivihrátorů nebo obvodů ECL. Časovači obvody s dvěma a více monostabilními multivibrátory lze uplatnit především v logických analyzátorech a mimoto v dalších číslicových zařízeních, kde je třeba generovat při vysokém opakovacím kmitočtu imguls definované šíře s definovaným zpožděním za vstupním hodinovým impulsem.The logic analyzer timer circuit solves the problem of precise setting of the time for bringing the memory into the "write" state and the delay of this state after the sampling pulse. The essence of the solution lies in the fact that the control input of the monostable multivibrator is connected to one control input (4) of the flip-flop circuit (3) and the clock input (2) of the monostable multivibrator is connected to the clock input (5) of the flip-flop circuit (3). The output of the flip-flop circuit controls the discharge of the integrating RC element, while the termination of charging is ensured by the comparator (12), which, through the matching transistor (20), controls the setting input of the flip-flop circuit (3). The above circuit can be implemented in a double version in case of a requirement to independently set two time intervals after one clock pulse. The solution can be applied to timing circuits for which it is not possible to use conventional monostable multivibrators or ECL circuits. Timer circuits with two or more monostable multivibrators can be used primarily in logic analyzers and also in other digital devices where it is necessary to generate pulses of defined width with a defined delay behind the input clock pulse at a high repetition rate.
Description
Je známo, že časovači obvody logických analyzátorů jsou složeny ze dvou monostabilních raultivibrátorů vzájemně vázaných, přičemž první z nich nastavuje příslušné zpoždění fta vzorkovacím impulsem a druhý nastavuje požadovanou dobu převe- ‘ dění záznamové paměti do stavu zápis a zároveň se podílí na vytváření hodinových impulsů· Časovači obvod jako důležitá část obvodů logického analyzátoru musí zajistit správný zápis do záznamové paměti, to je správnou délku impulsu pro převedení paměti do stavu zápis a potřebnou dobu předstihu a pře sáhu adresy a dat před tímto impulsem· Vzhledem k tomu, že je nutné, aby logický analyzátor pracoval s co největším vzorkovacím kmitočtem jaký umožňují použité záznamové paměti, při náší to sebou požadavek na přesné nastavení doby přivedení paměti do stavu zápis a zpoždění tohoto stavu za vzorkovacím impulsem, který se zároveň používá nejen k zápisu do vstupních registrů, ale také ke spouštění časovacího obvodu·It is known that the timing circuits of logic analyzers are composed of two monostable raultivibrators coupled to each other, the first of which sets the appropriate fta delay of the sample pulse and the second sets the desired time to convert the write memory into the write state while contributing to the generation of clock pulses. The timing circuit, as an important part of the logic analyzer circuitry, must ensure the correct writing to the write memory, that is the correct pulse length to put the memory into the write state and the necessary lead time and address and data overrun before this pulse. logic analyzer worked with the highest sampling frequency allowed by the used recording memory, while it entails the requirement to precisely set the time the memory is brought to the write state and the delay of this state after the sampling pulse, which is also used n to write to the input registers, but also to start the timing circuit ·
Nedostatek výše uvedených řešení spočívá v tom, že realizace časovacího obvodu je obzvláště obtížná s logickými obvody s vazbou tranzistor-tranzistor, dále jen TTL, jestliže se pracuje se vzorkovacím kmitočtem v oblasti 10 MHz· V sortimentu těchto důvodů nejsou běžně k dispozici vhodné monostabilní raultivibrátory s dostatečně krátkou dobou zpoždění a dobou nastavení impulsu· Zapojení z logických součinových nebo součtových členů nejsou zpravidla řízena hranou a vyžadují z toho důvodu úpravu hodinového impulsu před vstupem na časovači obvod, což má negativní vliv na chování časovacího obvodu, pro různou délku hodinového impulsu· Možným řešením by bylo realizovat raonostabilní multivibrátor z logických obvodů emitorově vázané logiky, dále jen BCI»· To však sebou přináší další problém s vazbou naThe disadvantage of the above solutions is that the realization of the timing circuit is particularly difficult with transistor-transistor coupled logic circuits, hereinafter referred to as TTL, when operating at a sampling frequency of 10 MHz. · Suitable monostable raultivibrators are not normally available in this range with a sufficiently short delay time and pulse setting time · Wiring from logic or summation elements is not usually edge-controlled and therefore requires a clock pulse adjustment before entering the timing circuit, which negatively affects the timing circuit behavior for different clock pulse lengths · A possible solution would be to implement a raonostable multivibrator from emitter-bound logic circuits, hereinafter BCI »
- 2 * 242 847 ostatní obvody analyzátoru, které jsou složeny z logických obvodů řady TTL. Musela by být zařazena řada převodníků ECL-TTL a TTL-ECL, které však mají velkou toleranci ve zpoždění průchodu signálu a tu by bylo nutno do celkového rozpočtu zahrnout, což přináší četné nevýhody při nastavení správných časovačích, podmínek.- 2 * 242 847 other analyzer circuits consisting of TTL logic circuits. A series of ECL-TTL and TTL-ECL converters would have to be included, but they have a large tolerance in signal delay and this would have to be included in the overall budget, which presents numerous drawbacks in setting the correct timers and conditions.
Výše uvedené nedostatky-odstraňuje časovači obvod logického analyzátoru podle vynálezu, tvořený monostabilním multivibrátorem, skládajícím se z diskrétních obvodů a definova nou vazbou.The above drawbacks are eliminated by the logic analyzer timing circuit of the present invention, consisting of a monostable multivibrator consisting of discrete circuits and a defined coupling.
Podstata vynálezu spočívá v tom, že řídicí vstup monostabilního multivibrátoru je připojejn na jeden řídicí vstup klopného obvodu a hodinový vstup monostabilního.multivibrátoru je připojen na hodinový vstup klopného obvodu, a invertovaný výstup klopného obvodu je připojen na katodu prvé diody prvého diodového bloku a anoda poslední diody prvního diodového bloku je připojena na společný bod nabíjecího odporu a integračního kondenzátorů. Opačný vývod nabíjecího odporu je připojen na kladný pól zdroje napájecího napětí a opačný vývod integračního kondenzátorů na záporný pól (EB -) zdroje na pájecího napětí a společný bod nabíjecího odporu a lnte gračního kondenzátorů je zapojen na neinvertující vstup komparátorů, jehož invertující vstup je připojen na společný bod odporového děliče. Opačný vývod prvního odporu odporového děliče je připojen na kladný pól zdroje napájecího napětí a opáč ný vývod druhého odporu odporového děliče je připojen na anodu první diody druhého diodového bloku, kde katoda jeho po slední diody je připojena na záporný pól zdroje napájecích napětí, přičemž přímý výstup komparátorů je připojen na společný bod svodového odporu a báze přizpůsobovacího tran zistoru, jehož emitor je připojen na invertovaný výstup komparátorů a kolektor je připojen na nastavovací vstup klopného obvodu, který je současně přes druhý svodový odpor při pojen na záporný pól zdroje napájecího napětí, na který je současně připojen opačný vývod prvního svodového odporu.SUMMARY OF THE INVENTION The monostable multivibrator control input is connected to one flip-flop control input and the monostable multivibrator clock input is connected to the flip-flop clock input, and the inverted flip-flop output is connected to the cathode of the first diode of the first diode block and the anode last. the diodes of the first diode block are connected to a common point of the charging resistor and integration capacitors. The opposite terminal of the charging resistor is connected to the positive pole of the power supply and the opposite terminal of the integrating capacitors to the negative pole (EB -) of the power supply and the common point of the charging resistor and lnte of the capacitors is connected to the non-inverting comparator input. common point of resistive divider. The opposite terminal of the first resistor divider is connected to the positive pole of the power supply source and the opposite terminal of the second resistor divider is connected to the anode of the first diode of the second diode block, where the cathode of its last diode is connected to the negative pole of the voltage source. The comparators are connected to a common leakage resistance point and a matching transformer base whose emitter is connected to the inverted output of the comparators and the collector is connected to the flip-flop setting input, which is simultaneously connected to the negative pole of the power supply the opposite lead of the first leakage resistor is also connected.
- 3 242 647- 3 242 647
První přímý výstup monostabilního mul ti vibrátoru vyveden z přímého výstupu klopného obvodu a invertovaný výstup monostabilního multivibrátoru je vyveden z invertovaného výstupu klopného obvodu.The first direct output of the monostable multi-vibrator is output from the direct output of the flip-flop and the inverted output of the monostable multivibrator is output from the inverted output of the flip-flop.
Časovači obvod logického analyzátoru může být tvořen dvěma monostabilními multivibrátory stejného provedení/propojenými tím, žeppřímý výstup prvního monostabilního multivibrátoru je připojen na hodinový vstup druhého monostabilního multivibráto ru, přieemž řídicí vstup druhého monostabilního multivibrátoru tvoří současně druhý řídicí vstup časovacího obvodu jako celku a výstupy časovacího obvodu jako celku jsou tvořeny přímým výstupem druhého monostabilního^v^L^rátoru a invertovaným výstupem druhého monostabilního multivibrátoru.The logic analyzer timing circuit may be formed by two monostable multivibrators of the same design / interconnected by the direct output of the first monostable multivibrator being connected to the clock input of the second monostable multivibrator while the control input of the second monostable multivibrator forms the second timing circuit control input as a whole. as a whole, they consist of a direct output of the second monostable multivibrator and an inverted output of the second monostable multivibrator.
Výhodou výše popsaného zapojení je možnost teplotní kompensace nebo zajištění teplotního driftu vhodným směrem volbou počtu diod v prvém a druhém diodovém bloku. Popsané zapojení má všechny vstupy a výstupy v úrovni TTL obvodů, ale nastavení časových intervalů je prováděno komparátorem, který má vlastnost ECL obvodů·. Tím zapojení spojuje výhody TTL i ECL obvodů a obchází jejich nevýhody.The advantage of the above-described circuitry is the possibility of temperature compensation or providing a temperature drift in a suitable direction by selecting the number of diodes in the first and second diode blocks. The circuit described has all inputs and outputs at the TTL circuit level, but the time intervals are set by a comparator that has the ECL circuit feature. This connects the advantages of TTL and ECL circuits and bypasses their disadvantages.
Časovači obvod logického analyzátoru a jeho funkce bude následovně blíž popsána v příkladovém provedení s pomocí při pojených vyobrazení, kde obr.1 znázorňuje zapojení časovacího obvodu jako celku složeného ze dvou navzájem propojených monostabilních multivibrátorů , a obr.2 znázorňuje časové průběhy signálů časovacího obvodu jako celku podle obr.1.The timing circuit of the logic analyzer and its function will be described in greater detail below with reference to the accompanying drawings, wherein FIG. 1 shows the timing circuit as a whole composed of two interconnected monostable multivibrators, and FIG. according to FIG.
Zapojení časovacího obvodu logického analyzátoru podle obr.1, tvořeného monostabilním multivibrátore^ A/se skládá z diskrétních obvodů s definovanou vazbou.The logic analyzer timing circuit of FIG. 1, consisting of a monostable multivibrator (A), consists of discrete circuits with defined coupling.
Řídicí vstup £ monostabilního multivibrátoru A je připojenThe control input 6 of the monostable multivibrator A is connected
- 4 242 647 na řídicí vstup £, kterým může být D vstup, klopného obvodu typu D nebo E vstup klopného obvodu typu JK, klopného obvodu £♦ Hodinový vstup 2 monostabilního multivibrátoru A je připojen na hodinový vstup £ klopného obvodu £, který má tu vlastnost, že změna stavu klopného obvodu je odvozena od hrany hodinového impulsu.4 242 647 to the control input 6, which may be D input, type D flip-flop or E type JK flip-flop input, flip-flop ♦. The monostable multivibrator A's clock input 2 is connected to flip-flop clock input který, which has property that the change in the flip-flop state is derived from the edge of the clock pulse.
Invertovaný výstup 8 klopného obvodu £ je připojen na katodu prvé diody prvního diodového bloku 9, oddělující výstup klopného obvodu od integračního kondensátoru v době nabíjení a provádějící napěťové přizpůsobení v době jeho vy bíjení. Anoda poslední diody prvního diodového bloku £ d© připojena na společný bod nabíjeného .odiporu 10 a integračního kondensátoru 11, přičemž opačný vývod integračního kondensátoru 11 je připojen na záporný pól(EB+) zdroje napájecího napětí a opačný vývod nabíjecího odporu 10 je připojen na kladný pól (EB+) zdroje napájecího napětí. Společný bod nabíjecího odporu 11 a integračního kondensátoru 11 je připojen na neinvertující vstup 13 komparátorů 12, jehož inverující vstup 14 je připojen na společný bod odporového děliče 1Σ- 18, Opačný vývod prvního odporu 17 odporového děliče 17-18 je připojen na kladný pól (EB+) zdroje napájecího napětí a opačný vývod druhého odporu 18 odporového děliče 17-18 je připojen na anodu první diody druhého diodového bloku 19 , který zajišťuje teplotní kompensaci prvního diodového bloku £· Katoda poslední diody druhého diodového bloku 19 je připojena na záporný pól (EB-) zdroje napájecího napětí. Komparátor tak teplotně nezávisle určuje časový okamžik, kdy napětí na integračním kondensátoru dosáhne prahové úrovně na pěti vstupu komparátorů. Přímý výstup 13 komparátorů 12 je připojen na společný bod prvního svodového odporu 21 a báze přizpůsobovacího transistoru 20, jehož emitor je připojen na invertovaný výatup komparátorů 12 a kolektor· je připojen na nastavovací vstup 6 klopného obvodu £, který je současně přes druhý svodový odpor 22 připojen na záporný pól (BB-) zdroje napájecího napětí, na který je současně připo 242 847The inverted output 8 of the flip-flop 8 is connected to the cathode of the first diode of the first diode block 9, separating the output of the flip-flop from the integrating capacitor at the time of charging and performing voltage matching at the time of discharge. The anode of the last diode of the first diode block 80 is connected to a common point of the charged resistor 10 and the integrating capacitor 11, the opposite terminal of the integrating capacitor 11 being connected to the negative terminal (EB +) of the power supply. (EB +) power supply sources. The common point of the charging resistor 11 and the integrating capacitor 11 is connected to the non-inverting input 13 of the comparators 12, whose inverting input 14 is connected to the common point of resistive divider 1Σ-18. the supply voltage and the opposite terminal of the second resistor 18 of the resistive divider 17-18 is connected to the anode of the first diode of the second diode block 19, which provides temperature compensation for the first diode block. ) power supply sources. Thus, the comparator independently determines the time at which the voltage at the integrating capacitor reaches the threshold at the five comparator inputs. The direct output 13 of the comparators 12 is connected to a common point of the first leakage resistor 21 and the base of the matching transistor 20 whose emitter is connected to the inverted output of the comparators 12 and the collector is connected to the adjusting input 6 of the flip-flop. connected to the negative pole (BB-) of the power supply to which 242 847 is connected at the same time
- 5 jen i opačný vývod prvního svodového odporu 21. P„/ní přímý výstup 23 monostabilního multivibrátoru A je vyveden z přímého výstupu χ klopného obvodu 2 a druhý invertovaný výstup 24 monostabilního multivibrátoru A je vyveden z invertovaného výstupu 8 klopného obvodu 2·- 5 only the opposite outlet of the first leakage resistor 21. The direct output 23 of the monostable multivibrator A is led out of the direct output χ of the flip-flop 2 and the second inverted output 24 of the monostable multivibrator A is led out of the inverted output 8 of the flip-flop 2.
Při použití časovaoího obvoduttvořeného dvěma monostabilními multivibrátory A a B stejného provedeníjje provedeno pro pojení tím, že nezatížený přímý výstup 23 prvního mbnostabilního multivibrátoru A je připojen na hodinový vstup 2a druhého monostabilního multivibrátoru B, přičemž řídicí vstup 1a druhého monostabilního multivibrátoru B tvoří současně druhý řídicí vstup časovaoího obvodu jako celku a výstupy časovacího obvodu jako celku jsou tvořeny přímým výstupem 23a druhého monostabilního multivibrátoru B a invertovaným výstupem 24a druhého monostabilního multivibrátoru B·Using a timing circuit t formed by two monostable multivibrator A and B of the same embodiment, it is made for coupling by unloading the direct output 23 of the first mmbostable multivibrator A to the clock input 2a of the second monostable multivibrator B, and the control input 1a of the second monostable multivibrator B the control input of the timer circuit as a whole and the outputs of the timer circuit as a whole are formed by the direct output 23a of the second monostable multivibrator B and the inverted output 24a of the second monostable multivibrator B ·
Při funkci časovacího obvodu logického analyzátoru s jedním monoétabilním obvodem A, je u klopného obvodu 2 v klidu na invertovaném výstupu 8 stav 0 a na neinvertovaném výstupu 7 stav 1. Z tohoto předpokladu je první diodový blok 9 ve vodivém stavu a komparátor 12 má na invertujícím vstupu 14 klad nější napětí než na vstupu 13 neinvertujícím. To znamená, že invertovaný výstup 14 má kladnější napětí než přímý výstup 15 komparátora 12 a přizpůsobovací transistor 20 je ve vodivém stavu,.který je určován napětím na výstupech 15» 16 komparátora 12 a protékajícím proudem prvním svodovým odporem 21. Průtok proudu drahým svodovým odporem 22 vyvolá na nastavovacím vstupu 2 klopného obvodu 2 neaktivní stav, v daném případě stav 1> Po příchodu hodinového impulsu na hodinový vstup 2 monostabilního multivibrátoru A, který je připojen na hodinový vstup 2 klopného obvodů 2 za předpokladu, že řídicí vstup £ klopného obvodu 2 připojený na řídicí vstup £ časovacího obvodu je v aktivním stavu, přejde invertovaný výstup 8 klopného obvodu 2 áo stavu 1 a přímý výstup 7 klopného obvodu 2 ůo stavu 0. To má za následek uzavření prvního diodového bloku 2 a tím, proud protékající nabíjecím odporem 10 začne nabíjet integrační kondensátor 11, na kterém začne stoupat napětí. Po dosažení prahovéIn operation of the timing circuit with a logic analyzer circuit and one monoétabilním is at the flip-flop 2 at rest on the inverted 8 output states 0 and 7 at the noninverted output state 1. For this condition, the first diode block 9 in the conductive state, and comparator 12 has an inverting input 14 more positive voltage than on input 13 non-inverting. That is, the inverted output 14 has a more positive voltage than the direct output 15 of the comparator 12 and the matching transistor 20 is in a conductive state, which is determined by the voltage at the comparator outputs 15 and 16 and the current flowing through the first leakage resistor. 22 exerts on the setting input 2 of flip-flop 2 inactive state, in this case, condition 1> After the arrival of the clock pulse to the clock input of two monostable multivibrator A, which is connected to the clock input of two flip-flop circuit 2, provided that a control input £ flop 2 connected to the timing circuit control input 6 is in the active state, the inverted output 8 of the flip-flop 2 and the state 1 and the direct output 7 of the flip-flop 2 and the state 0 pass. This results in closing the first diode block 2 and thereby it starts to charge the integration capacitor 11, on which of Initially rise in tension. After reaching the threshold
242 647 — 6 — úrovně napětí» to znamená že napětí na neinvertujícím vstupu 13 komparátoru 12 bude β charakteristickou hodnotu použitého komparátoru 12 vyšší než napětí na neinvertujícím vstupu 14 komparátoru 12« bude mít přímý výstup 15 komparátoru 12 kladnější napětí než invertovaný výstup 16 komparátoru 12» Přizpůsobovací transistor 20 se uzavře a nastavovací vstup X klopného obvodu 2 je přes druhý svodový odpor 22 připojen na záporný pol EB- zdroje napájecího napětí» a tím na něm vybudí stav 0 a klopný obvod 2 přejde znovu do svého klidového stavu· HoČnota prahové úrovně napětí je určena odporovým děličem 17-1S a napětím na druhém diodovém bloku 19» Vybuzení klidového stavu klopaého obvodu 2 znamená» že integrační kondenzátor 11 se přes první diodový blok 2 vybije, komparátor 12 změní napětí na svých výstupech 15 a 16 a přizpůsobovací transistor 20 se znovu otevře a přivede tak na nastavovací vstup 6 klopného obvodu 2 stav 1· ú® časovači obvod připraven přijmout další hodinový impuls, v daném případě představovaný vzorkovacím impulsem a znázorněným na obr·2»242 647 - 6 - voltage levels »that is, the voltage at the non-inverting input 13 of the comparator 12 will be the β characteristic value of the comparator 12 used higher than the voltage at the non-inverting input 14 of the comparator 12 »The matching transistor 20 is closed and the setting input X of the flip-flop 2 is connected via a second leakage resistor 22 to the negative field of the EB-power supply» and thereby energizes the state 0 and the flip-flop 2 returns to its idle state. the voltage is determined by a resistive divider 17-1S and the voltage at the second diode block 19. The excitation of the latch state 2 means that the integration capacitor 11 discharges through the first diode block 2, the comparator 12 changes the voltage at its outputs 15 and 16 and the matching transistor 20 opens and brings again thus, at the setting input 6 of the flip-flop 2, the state 1 · ú timing circuit is ready to receive an additional clock pulse, in this case represented by the sampling pulse shown in Fig. 2 »
Přímý výstup χ klopného obvodu 2> který je současně přímým výstupem 23 prvního monostabilního raultivibrátoru A B průběhem b znázorněným na obr· 2, může být propojen s hodinovým vstupem 2a dalšího monostabilního mul ti vibrátoru B shodného zapojení a funkce jako předešle popsaný· Zbývající část druhého monostabilního multivibrátoru B pracuje analogicky jako u prvního monostabilního multivibrátoru A· Takto vytvořený časovači obvod generuje impuls definované šíře v definovaném časovém intervalu za hodinovým impulsem přivedeným na vstup časovacího obvodu, o průběhu c znázorněném na obr·2*The direct output χ of the flip-flop 2, which is simultaneously the direct output 23 of the first monostable raultivibrator AB by waveform b shown in Fig. 2, can be coupled to the clock input 2a of another monostable vibrator B of the same wiring and function as previously described. The multivibrator B operates analogously to the first monostable multivibrator A · The timing circuit thus generated generates a pulse of defined width in a defined time interval after the clock pulse applied to the timing circuit input, the course c shown in Fig. 2 *
Časovači obvod logického analyzátoru s jedním multivibrátorem je možno uplatnit ve všech obvodových uspořádáních, kde jsou vyžadovány krátké impulsy a běžně dostupné monoetabilní multivibrátory v integrovaném provedení nemají pro tyto aplikaoe požadované vlastnosti· Časovači obvody s dvěma a více monostabilními multivibrátory lze uplatnit především v 1® gických analyzátorech a mimoto v dalších číslicových zařízeních.The logic analyzer timing circuit with one multivibrator can be used in all circuits where short pulses are required and commercially available monoetable multivibrators in an integrated design do not have the required characteristics for these applications · Timer circuits with two or more monostable multivibrators can be used primarily in 1® analyzers and in addition to other digital devices.
í - 7 242 847 kde je zapotřebí generovat při vysokém opakovacím kmitočtu impuls definované šíře s definovaným zpožděním za vstupním hodinovým impulsem·í - 7 242 847 where it is necessary to generate a pulse of defined width with a defined delay after the input clock pulse at high repetition frequency ·
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS839940A CS242647B1 (en) | 1983-12-27 | 1983-12-27 | Logic Analyzer Timing Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS839940A CS242647B1 (en) | 1983-12-27 | 1983-12-27 | Logic Analyzer Timing Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS994083A1 CS994083A1 (en) | 1985-08-15 |
| CS242647B1 true CS242647B1 (en) | 1986-05-15 |
Family
ID=5447250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS839940A CS242647B1 (en) | 1983-12-27 | 1983-12-27 | Logic Analyzer Timing Circuit |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS242647B1 (en) |
-
1983
- 1983-12-27 CS CS839940A patent/CS242647B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS994083A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5565808A (en) | Latch control circuit | |
| US8786344B2 (en) | Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor | |
| TWI442704B (en) | An apparatus for counting input pulses during a specific time interval | |
| EP0502732A1 (en) | Pulse generator | |
| JP2021097324A (en) | Semiconductor integrated circuit and control method for semiconductor integrated circuit | |
| CN110785931B (en) | Oscillator circuit with comparator delay cancellation | |
| US7187218B2 (en) | Reset generator circuit for generating a reset signal | |
| US5065047A (en) | Digital circuit including fail-safe circuit | |
| GB2049206A (en) | Method of testing an integrated circuit | |
| US3970941A (en) | Fast programmable divider with a new 5-gate flip-flop | |
| US3895240A (en) | Set preferring R-S flip-flop circuit | |
| US4002933A (en) | Five gate flip-flop | |
| JP2831788B2 (en) | Flip-flop circuit | |
| JPS62171302A (en) | Oscillation device | |
| US2967250A (en) | Electronic shift register | |
| JP2897540B2 (en) | Semiconductor integrated circuit | |
| RU2146075C1 (en) | Generator of rectangular pulses | |
| KR100236083B1 (en) | Pulse generator | |
| JPS60100820A (en) | Monostable multivibrator | |
| JPH04274613A (en) | Chattering elimination circuit | |
| KR0184153B1 (en) | Frequency division circuit | |
| SU884084A2 (en) | Square-wave pulse generator | |
| JPH09107278A (en) | Zero-cross Schmidt circuit | |
| SU974581A1 (en) | Timer | |
| JPS62194723A (en) | Pulse generating circuit |