CS242938B1 - Řídicí obvod klávesnice - Google Patents

Abstract

Řeěí se problém konstrukce jednoduchého nezávislého obvodu pro řízení klávesnice s mechanickými kontakty s nastavitelnou odolností proti projevům jejich nedokonalé funkce. Podstatou je cyklické testováni sepnutí jednotlivých kontatků pomocí hlavího čítače a dekodéru a periodické testováni pomocným čítačem, zda v každém cyklu byl identifikován právě jediný sepnutý kontakt. Je-li čítačem cyklů zjiětěn předem zvolený počet bezprostředně po sobě ijásledujícich takových bezchybných cyklů, je kod stisknuté klávesy přiveden na výstup zařízení spolu se signálem “data jsou platná". Jinak je test vždy vrácen do počátku. Řešení může být využito ve výpočetní, měřicí a řídicí technice.

Description

Vynález se týká zapojeni pro generováni kódu stisknutá klávesy z pole spínačů, sloužícího pro ruční zadávání vstupních údajů číslicových zařízení. Hlavní vlastností tohoto zapojení je odolnost proti chybám vzniklým jednak nedokonalostí vlastních spínačů, jednak nesprávnou manipulací s nimi.

Dosud známá zapojeni s výše popsanými vlastnostmi jsou bu5 pomšrnš značně složitá, jako např. klávesnice n. p. Zbrojovka Brno, nebo dokonce pro svou funkci nezbytně potřebují spolupráci mikroprocesorového systému, jako je tomu např. u většiny malých mikropočítačů.

Nevýhodou řešení je jednak jejich náročnost z hlediska pořizovacích nákladů a v druhém případě navíc nároky na strojový čas počítače, který by jednak mohl být využit k podstatně efektivnějším činnostem.

Výše uvedené nevýhody'snižuje nebo odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že matice vypínačů klávesnice je vybavena hlavním čítačem s dekodéry pro periodické testování všech kontaktů klávesnice, zda nejsou sepnuty, dále pomocným čítačem pro testování dvou podmínek platného sepnutí spínače - zda je vůbec nějaký spínač sepnut a zda není současně sepnut nějaký jiný, což provádí tím způsobem, Že v okamžiku, kdy hlavní čítač s dekodéry identifikuje sepnutý kontakt, je vynulován a dále čítá další testovací kroky hlavního čítače.

Následuje-li počet kroků odpovídající zbývajícímu počtu kláves bez signálu o sepnutí, znamená to, že žádná jiná klávesa není současně stisknuta. Následuje-li potom opět signál o sepnutí, znamená to, že kontakt původně zjištěné klávesy ještě trvá.

Pouze v tomto případě logický obvod pomocného čítače vyšle přírůstkový impuls do čítače cyklů, v ostatních možných případech naopak vyšle impuls nulující tento čítač cyklů. Jestliže popsaným způsobem je v nepřetržité řadě generováno tolik přírůstkových impulsů, kolik odpovíd„á. kapacitě čítače cyklů, je v okamžiku posledního čítaného impulsu přenesen kód odpovídající stisknuté klávese do registru a zároveň vyslán výstupní signál, že data jsou platná.

Vyšší účinek popsaného zapojení spočívá v tom, že velmi jednoduchými próstředlqr ~ např. v případě 64-místné klávesnice deseti pouzdry integrovaných obvodů malé až střední hustoty integrace - umožňuje bezpečně generovat kódy jednotlivých kláves i při velmi nízká kvalitě jejich kontaktů. Bezpečnost této identifikace je volitelná jednak čítači kapacitou čítače cyklů, jednak volbou frekvence hodinových impulsů.

Přes svou jednoduchost tvoři klávesnice zcela autonomní univerzální přístroj, který je tudíž použitelný v kombinaci s libovolným zařízením, na které neklade žádné nároky.

Na přiloženém výkresu je znázorněno blokové schéma zapojeni, kde všechny bloky představují známé kombinační nebo sekvenční logické obvody. Na výkresu je vstup χ pro přívod hodinových impulsů spojen jednak se vstupem 2χ hlavního čítače 2i jednak se vstupem ££ pomocného čítače 8, přičemž první část výstupů 22 hlavního čítače 2 j® spojena jednak s prvním vstupem 131 registru 13. jednak přee vstup 31 a výtup 32 časovacího obvodu 2 se vstupy £X dekodéru klávesnice £ druhá část výstupů 23 hlavního čítače 2 je spojena jednak s druhým vstupem Uá registru 22, jednak s adresovacím vstupem ££ multiplexeru £, a dále výstupy £2 dekodéru klávesnice £ jsou spojeny se vstupy ££ matice spínačů £, jejíž výstupy £2 jsou spojeny se vstupy 52 multiplexeru £, jehož výstup 53 je spojen jednak přes vstup J£ a výstup 72 zpožóovacího obvodu 2 s nulovacím vstupem 82 pomocného čítače £, jednak se vstupem 111 hradla 11 jehož výstup 113 je přes prvý vstup 121 a výtup 123 logického obvodu £2 typu nebo spojen s nulovacím vstupem 92 čítače cyklů £, přičemž výstupy 84 pomocného čítače 8 jsou přes vstupy 101 a výstup 102 dekodéru 10 spojeny s druhým vstupem 122 tohoto logického obvodu 22 a výstup 83 pomocného čítače 8 je spojen s ovládacím vstupem 112 hradla

IL a zároveň se vstupem 91 čítače cyklů £, jehož výstup 93 je spojen jednak s výstupem χ£ zařízení pro signál data jsou platná, jednak s hodinovým vstupem 133 registru 13. jehož výstupy 134 jsou spojeny s kódovacími výstupy 14 zařízení.

Činnost zařízení, zapojeného podle vynálezu je následující: Hodinové impulsy přiváděné vstupem χ periodicky plní hlavní čítač 2, který pomocí dekodéru klávesnice £ a multiplexeru £ periodicky testuje matici spínačů £ na sepnuti některého z jejích prvků. Zároveň s tímto čítačem je stejnými impulsy plněn i pomocný čítač 8, jehož kapacita je vyšší.

Dekodér 10 produkuje na svém výstupu 102 impuls vždy, když je do pomoaného čítače 8 zapsáno více impulsů, než odpovídá kapacitě hlavního čítače Z. Tímto impulsem je periodicky prostřednictvím obvodu nebo 12 nulován čítač cyklů £ v případě, že není žádná klávesa stisknuta, výstup 53 multiplexeru £ je tedy trvale bez signálu.

Jakmile dojde ke stisknutí jedné z kláves, objeví se na výstupu ££ multiplexeru logický signál, který jednak je-li hradlo XX otevřeno vynuluje čítač cyklů £, jednak s určitým zpožděním vlivem zpožďovacího obvodu X vynuluje pomocný čítač fi, což má za následek, že jestliže sepnutí táto klávesy dále trvá, přicházejí dalěí výstupní impulsy z multiplexeru £ synchronně s výstupem ££ z pomocného čítače £, který vždy zvýší obsah čítače cyklů £ a zároveň vstupem 112 uzavře hradlo χχ, takže čítač cyklů £ není nulován.

Přitom tento čítač není vynulován ani výstupem 1D2 dekodéru 12.. protože dřív, než by obsah pomocného čítače převýšil kapacitu hlavního čítače, je výše popsaným mechanismem pomocný čítač vynulován.

Trvá-li tento stav tolik cyklů, jako je kapacita čítače cyklů £, objeví se po jeho naplnění signál na výstupu 93. který způsobí hodinovým vstupem 133 zápis okamžitého stavu hlavního čítače £ do registru 13.

Tento stav je kódem stisknuté klávesy, který je dále zobrazován na výstupu 14 zařízení. Signál na výstupu 15 z výstupu čítače cyklů představuje údaj data jsou platná. Kdyby se během periody obou čítačů objevil na výstupu multiplexeru 53 další nežádoucí impuls, napr. chybným stisknutím dašího spínače, nebude ještě pomocný čítač naplněn, takže hradlo 11 nebude blokováno z výstupu 83. a proto dojde k vynulování čítače cyklů.

Vynález je využitelný ve všech digitálních zařízeních, vyžadujících styk s obsluhou, zejména v zařízeních s výpočetní a regulační techniky s mikroprocesory.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Řídicí obvod klávesnice sestavené z matice spínačů, například s mechanickými kontakty, pro generování kódu stisknuté klávesy, vyznačený tím, že vstup (1) pro přívod hodinových impulsů je spojen jednak se vstupem (21) hlavního čítače (2), jednak se vstupem (81) pomocného čítače (8), přičemž první část výstupů (22) hlavního čítače (2) je spojena jednak s prvním vstupem (131) registru (13), jednak přes vstup (31) a výstup (32) časovacího obvodu (3) se vstupy (41) dekodéru klávesnice (4), druhá část výstupů (23) hlavního čítače (2) je spojena jednak s druhým vstupem (132) registru (13), jednak s adresovacím vstupem (51) multiplexeru (5), dále výstupy (42) dekodéru klávesnice (4) jsou spojeny se vstupy (61) matice spínačů (6), jejíž výstupy (62) jsou spojeny se vstupy (52) multiplexeru (5), jehož výstup (53) je spojen jednak přes vstup (71) a výstup (72) zpožóovacího obvodu (7) s nulovacím vstupem (82) pomocného čítače (8), jednak se vstupem (111) hradla (11), jehož výstup (113) je přes prvý vstup (121) a výstup (123) logického obvodu (12) typu nebo spojen s nulovacím vstupm (92) čítače cyklů (9), přičemž výstupy (84) pomocného čítače (8) jsou přes vstupy (101) a výstup (102) dekodéru (10) spojeny s druhým vstupem (122) tohoto logického obvodu (12) a výstup (83) pomocnho čítače (8) je spojen s ovládacím vstupem (112) hradla (11) a zároveň se vstupem (91) čítače cyklů (9), jehož výstup (93) je spojen jednak s výstupem (15) zařízení pro signál data jsou platné, jednak s hodinovým vstupem (133) registru (13), jehož výstupy (134) jsou spojeny s kódovými výstupy (14) zařízení.