CS243042B1

CS243042B1 - Voltage Adapter Connection

Info

Publication number: CS243042B1
Application number: CS844993A
Authority: CS
Inventors: Oldrich Jizdny; Tomas Sykora
Original assignee: Oldrich Jizdny; Tomas Sykora
Priority date: 1984-06-28
Filing date: 1984-06-28
Publication date: 1986-05-15
Also published as: CS499384A1

Abstract

Cílem řešení je^vytvořit jednoduché zapojení, jež odstraňuje nerozhodný stav na výstupu linkového přijímače a dociluje, aby hodnoty vstupních napétí pro linkové přijímače ležely na hranici rozlišovací schopnosti. Uvedeného cíle se dosáhne zapojením, v němž první xetup obvodu k realizaci funkce c = a.b tvoří současné první vstup zapojení, kdežto jeho druhý vstup tvoří současně druhý vstup gapojení a jeho výstup je připojen alespoň na jeden ze dvou logických vstupů budiče signálu. První a druhý hradicí vstup budiče signálu,případně dále zbývající ze dvou logických vstupů tvoří současně třetí vstup zapojení. První výstup budiče signálu je připojen přes první odpor na nulový potenciál a tvoří současně první výstup zapojeňí, kdežto jeho druhý výstup je připojen přes druhý odpor ne nulový potenciál a tvoří současně druhý výstup zapojení. Zapojení lze použít pro testování obvodů s linkovými přijímači velkokapacitních diskových pamětí, jakož i obdobných obvodů s linkovými přijímači jiných zařízení pro elektronické počítače.The aim of the solution is to create a simple circuit that eliminates the deadlock at the output of the line receiver and achieves that the input voltage values for the line receivers lie at the limit of the resolution. The stated aim is achieved by a circuit in which the first xetup of the circuit for implementing the function c = a.b simultaneously forms the first input of the circuit, while its second input simultaneously forms the second input of the connection and its output is connected to at least one of the two logical inputs of the signal driver. The first and second blocking inputs of the signal driver, or the remaining two logical inputs simultaneously form the third input of the circuit. The first output of the signal driver is connected via the first resistor to zero potential and simultaneously forms the first output of the circuit, while its second output is connected via the second resistor to zero potential and simultaneously forms the second output of the circuit. The circuit can be used for testing circuits with line receivers of large-capacity disk memories, as well as similar circuits with line receivers of other devices for electronic computers.

Description

Vynález se týká zapojení napětového adaptéru.The invention relates to a voltage adapter connection.

Při zpracování číslicových signálů v zařízeních na zpracováni informací se pro převádění úrovní na interfejsových linkách na úroveň ITL používá linkových přijímačů, tvořených zpravidla koaparátory napětí s výstupem na úrovni TTL.When digital signals are processed in information processing equipment, line receivers, generally consisting of voltage-output voltage-level TTL output, are used to convert the levels on the interface lines to the ITL level.

Vstupní napětí linkového přijímače se vztahuje na neinvestující vstup. Při kladném vstupním napětí ϋ,φ > 25 mV je na výstupu přijímače úroveň logické jedničky, při záporném vstupním napětí Ujq< -25 aV úroveň logické nuly.The line receiver input voltage refers to the non-investment input. With a positive input voltage ϋ, φ> 25 mV, the receiver output level is logic one, with a negative input voltage Ujq <-25 aV, the logic zero level.

Při vstupním napětí v rozsahu daném vztahem -25 aV < U,q < 25 mV je na výstupu linkového přijímače nerozhodný stav, co se ve skutečnosti projevuje kmitáním. Obvody takovýchto zařízení, uspořádané na deskách s plošnými spoji, se přezkušují testéry, jež se připojují ke konektorům těchto desek.At an input voltage within the range of -25 aV <U, q <25 mV, the line receiver output is indecisive, which is actually manifested by oscillation. Circuits of such devices, arranged on printed circuit boards, are tested by testers that connect to the connectors of these boards.

Při použiti známých testérů a úplného testu generovaného pomocí simulace na modelu desky, obsahuje tento test kombinace, které na skutečné desce vyvolávání nerozhodný stav na výstupu linkového přijímače.Using known testers and a complete test generated by simulation on a board model, this test contains combinations that on the actual board generate a undecided state at the output of the line receiver.

Tento nežádoucí nerozhodný stav může dále nastat při postupném nastavování vstupních hodnot testu, kdy po určitý časový interval jsou oba vstupy linkového přijímače nastaveny na stejnou logickou hodnotu. Tento stav je vyhodnocován testéry jako chybový.This undesirable undecided state can also occur when the test input values are gradually set, where both line receiver inputs are set to the same logical value over a period of time. This status is evaluated by the testers as error.

Uvedené nevýhody odstraňuje zapojení napětového adaptéru podle vynálezu, jehož podstatou. je, že první vstup obvodu k realizaci funkce c ³ a.? tvoří současně první vstup zapojení, kdežto jeho druhý vstup tvoří současně druhý vstup zapojení a jeho výstup je připojen alespoň na jeden ze dvou logicech vstupů budiče signálu, jehož první a druhý hradicí vstup, případně dále zbývající ze dvou logických vstupů toří současně třetí vstup zapojení, první výstup budiče signálů tvoří současně první výstup zapojeni, kdežto jeho druhý výstup tvoří současně druhý výstup zapojení.The above-mentioned disadvantages are eliminated by the connection of the voltage adapter according to the invention. is that the first input circuit to realize function c ³ a.? at the same time forming a first wiring input, while its second input is simultaneously a second wiring input and its output is connected to at least one of the two input driver logic inputs, the first and second damming inputs or the remaining of the two logic inputs simultaneously rotating the third wiring input; the first output of the signal driver simultaneously constitutes the first wiring output, while its second output simultaneously forms the second wiring output.

Výhodou napětového adaptéru podle vynálezu je jeho jednoduchost, déle odstranění nerozhodného stavu na výstupu linkového přijímače a konečně hodnoty vstupních napětí pro linkové přijímače leží na hranici rozlišovací schopnosti.The advantage of the voltage adapter according to the invention is its simplicity, longer elimination of the indecisive state at the output of the line receiver and finally the input voltage values for the line receivers lie at the limit of resolution.

Příklad zapojení napětového adaptéru podle vynálezu je znázorněn na připojeném výkrese, na němž obr. 1 představuje schéma zapojení a obr. 2 tabulku logické funkce c = a.b.An example of a wiring of a voltage adapter according to the invention is shown in the accompanying drawing, in which Fig. 1 is a wiring diagram and Fig. 2 is a logic function table c = a.b.

Vstup invertoru XX tvoří současně první vstup 1 zapojení pro připojení na neznázorněný testér (obr. 1). Výstup invertoru XX je připojen na první vstup obvodu χχ typu negace logického součtu, jehož druhý vstup tvoří současně druhý vstup X zapojení pro připojení na testér.The input of the inverter XX also constitutes the first wiring input 1 for connection to a tester (not shown) (FIG. 1). The output of the inverter XX is connected to the first input of the logical sum negation χχ circuit whose second input is also the second input X of the circuit for connection to the tester.

Výstup obvodu 20 typu negace logického součtu je připojen na první a druhý logický vstup XX, XX budiče XX signálu, jehož první a druhý hradící vstup XX a X£ tvoří současně třetí vstup X zapojení pro připojeni na neznázorněný zdroj úrovně logická jedničky. První výstup XXX budiče XX signálu je připojen přes první odpor XX na nulový potenciál a tvoří současně první výstup XX zapojení pro připojení na neznázorněný linkový přijímač.The output of the logic sum negation circuit 20 is connected to the first and second logic inputs XX, XX of the signal driver XX, whose first and second damaging inputs XX and X6 simultaneously form the third input X of the circuit for connection to a logic one level not shown. The first output XXX of the signal driver XX is connected via a first resistor XX to zero potential and at the same time forms the first output XX of the wiring for connection to a line receiver (not shown).

Druhý výstup Q32 budiče XX signálu je připojen přes .druhý odpor 50 na nulový potenciál e tvoří současně druhý výstup XX zapojení pro připojení na linkový přijímače ínvertor XX a obvod χχ typu negace logického součinu realizují funkci c · a.b a mohou být nahrazeny i jiným obvodem, jenž tuto funkci realizuje. V alternativním provedení js výstup obvodu ££ typu negace logického součtu připojen na jeden ze dvou logických vstupů 31, 3i budiče ££ signálu, přičemž zbývající ze dvou jeho logických vstupů £1, ££ je připojen na zdroj úrovně logické jedničky.The second output Q32 of the signal driver XX is connected via a second resistor 50 to the zero potential e simultaneously forming the second output XX of the wiring for connection to the line receivers the inverter XX and the logical product negation circuit χχ. who realizes this function. In an alternative embodiment, the output of the logic sum negation type circuit 60 is connected to one of the two logic inputs 31, 31 of the signal driver 54, the remaining of its two logical inputs 41, 61 being connected to a logic one level source.

Zapojení napěťového adaptéru lze uspořádat na zvláštní desce s plošnými spoji, jež se při testování zapojuje mezi testér a linkový přijímač na testované desce, přičemž pro každý linkový přijímač testovaná desky je na zvláštní desce uspořádáno vlastní zapojení napěťového adaptéru.The voltage adapter wiring may be arranged on a separate printed circuit board that, when tested, is connected between the tester and the line receiver on the board under test, with a separate voltage adapter wiring arranged on a separate board for each line board receiver under test.

Realizací funkce c ^s a.b se určuje logická hodnota na výstupu obvodu 2Δ typu negace logického součtu i pro kombinace, kdy na prvním i druhém vstupu £ a 2, zapojení je nastavena stejná logická hodnota (obr. 2). Budič £0 signálu pracuje v aktivní oblasti, což je zajištěno úrovní logické jedničky na prvním i druhém hradicím vstupu ££, ££.By realizing the function c ^s and b, the logic value at the output of the 2Δ logic sum negation type i is determined for combinations where the same logic value is set on the first and second inputs a and 2, wiring (Fig. 2). The signal exciter 60 operates in the active region, which is ensured by the logic 1 level at both the first and second gate inputs £, £, £.

Při úrovni logické nuly na prvním i druhém logickém vstupu ££, £2 je sepnut proudový zdroj, na prvním výstupu 031 a vytváří na prvním odporu 40 zápornou napěťovou úroveň proti nulovému potenciálu. Při úrovni logické jedničky na prvním a druhém logickém vstupu ££, £4 je sepnut proudový zdroj na druhém výstupu 0.32 ε, záporná napěťová úroveň se vytváří na druhém odporu ££.At the logic zero level at both the first and second logic inputs £, 22, the power supply is energized at the first output 031 and generates a negative voltage level against the zero potential at the first resistor 40. At logic level 1 on the first and second logic inputs ££, £ 4, the power supply is energized at the second output 0.32 ε, a negative voltage level is generated at the second resistance ££.

Budič 30 signálu zajišťuje, že je sepnut vždy jeden z uvedených proudových zdrojů.The signal driver 30 ensures that one of said power sources is always switched.

První výstup 031 budiče 30 signálu se připojuje na neinvertující vstup linkového přijímače, kdežto jeho druhý výstup 032 na invertujíeí vstup linkového přijímače. Tím je zajištěno, že při úrovni logické nuly na prvním a druhém logickém vstupu ££, 32 budiče ££ signálu bude na výstupu linkového přijímače úroveň logické nuly a při úrovni logické jedničky na prvním a druhém vstupu 31. ?2 budiče ££ signálu bude na výstupu linkového přijímače úroveň logické jedničky.The first output 031 of the signal driver 30 is connected to the non-inverting input of the line receiver, while its second output 032 is connected to the inverting input of the line receiver. This ensures that at logic zero level at the first and second logic inputs 32, signal driver 32, the signal driver 32, at the output of the line receiver, will be at logic zero level, and at logic one level at the first and second inputs 31? at the line receiver output level logic one.

Napěťová úroveň na výstupech 031 a 032 budiče 30 signálu je závislé na hodnotách odporů 40 a 50 a na druhu použitého budiče signálu. V praxi se pohybuje v rozmezí 50 až 100 mV. Tyto hodnoty vstupních napětí pro linkový přijímač leží na hranici rozlišovací schopnosti, z čehož plyne další výhoda oproti přímému testování na úrovních TTL.The voltage level at the outputs 031 and 032 of the signal driver 30 is dependent on the values of the resistors 40 and 50 and the type of the signal driver used. In practice, it ranges from 50 to 100 mV. These input voltage values for the line receiver lie at the resolution threshold, giving an additional advantage over direct testing at TTL levels.

Vynálezu lze použít pro testování obvodů s linkovými přijímači velkokapacitních diskových pamětí, jakož i obdobných obvodů s linkovými přijímači jiných zařízení pro elektronické počítače.The invention can be used to test circuits with line receivers of mass storage devices, as well as similar circuits with line receivers of other electronic computer devices.

Claims

SUBJECT OF THE INVENTION

Connection of a voltage adapter with a signal driver, the first output of which is connected via a first resistor to zero potential and the second output through the second resistor to zero potential, characterized in that the first circuit input for the c = ab function is simultaneously the first wiring input (1) whereas its second input forms at the same time the second input (2) of the wiring and its output is connected to at least one of the two logical inputs (31, 32) of the signal driver (30), the first and second damaging inputs (33, 34) or thereafter the remaining of the two logic inputs (31, 32) simultaneously form the third wiring input (3), the first output (031) of the signal driver (30) simultaneously forming the first wiring output (01), while its second output (032) simultaneously forming the second output (032) 02) wiring.