CS243057B1

CS243057B1 - Circuit for generating data recovery signal in dynamic memories in microprocessor systems

Info

Publication number: CS243057B1
Application number: CS833937A
Authority: CS
Inventors: Lubomir Kadlec
Original assignee: Lubomir Kadlec
Priority date: 1983-04-01
Filing date: 1983-04-01
Publication date: 1986-05-15
Also published as: CS393783A1

Abstract

Podstatou řešení je použití pouze tří klopných obvodů připojených na známé výstupy mikroprocesoru a jeho podpůrné obvody a to na datovou sběrnici mikroprocesoru bit D5, na výstup Status Strobe a 02 (TTL) obvodu 8224 a MĚMR obvodu 8228. Výhodou řešení je použití pouze tří klopných obvodů a generování signálu v době dekódování instrukce, kdy je paměť v nečinnosti a není tím omezována rychlost mikroprocesoru. Obvod je možno využít ve všech mikroprocesorových systémech, kde je použit mikroprocesor typu 8080 A a jet» pomocné obvody typu 8224, 8228 (8238] a dynamická paměť RAM, (například typu 4116).The essence of the solution is the use of only three flip-flops connected to the known outputs of the microprocessor and its supporting circuits, namely the data bus of the microprocessor bit D5, the Status Strobe and 02 (TTL) outputs of the 8224 circuit and the MEMO circuit of the 8228. The advantage of the solution is the use of only three flip-flops and the generation of a signal during the instruction decoding, when the memory is idle and the speed of the microprocessor is not limited. The circuit can be used in all microprocessor systems where the 8080 A microprocessor is used and auxiliary circuits of the 8224, 8228 (8238) type and dynamic RAM memory (for example, type 4116).

Description

Vynález se týká obvodu pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem typu 8080 A — generování refresh signálu.BACKGROUND OF THE INVENTION The present invention relates to a circuit for generating a data refresh signal in dynamic memories in a microprocessor-type 8080 A system - generating a refresh signal.

Většina obvodů pro· generování obnovovacího signálu je řešena jako samostatný obvod generující v pravidelných časových intervalech řídící signál, který vyžaduje na mikroprocesoru přímý přístup do paměti. Mikroprocesor na tuto žádost uvolní sběrnice paměti a samostatný obvod provede vlastní obnovení dat v paměti.Most of the refresh signal generation circuits are designed as a separate circuit generating a control signal at regular intervals, which requires direct memory access on the microprocessor. At this request, the microprocessor frees the memory bus and a separate circuit performs its own data recovery in memory.

Toto řešení má řadu nevýhod. Především zapojení je obvodově složité. Při své činnosti zpomaluje práci procesoru, jelikož je nutné uvolňovat sběrnici po dobu obnovy dat v dynamických pamětech.This solution has a number of disadvantages. In particular, the wiring is circumferentially complex. It slows down the processor's work as it is necessary to free the bus while data is being restored in dynamic memories.

Podstatou obvodu pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem sestávajícího· ze tří klopných obvodů je, že datový vstup prvního klopného obvodu je připojen na datovou sběrnici mikroprocesoru. Hodinový vstup prvního klopného obvodu je připojen na výstup pomocného obvodu mikroprocesoru přes oddělovací člen, například invertor, přičemž vstup nulování prvního klopného obvodu je připojen na výstup druhého klopného obvodu a výstup prvního klopného obvodu na datový vstup druhého klopného obvodu. Hodinový vstup druhého klopného obvodu je připojen na výstup pomocného obvodu mikroprocesoru a nulovací vstup druhého klopného obvodu na výstup třetího klopného obvodu. Výstup druhého klopného obvodu je připojen na datový vstup třetího klopného obvodu, hodinový vstup třetího klopného obvodu na výstup pomocného obvodu mikroprocesoru, zatímco výstup třetího klopného obvodu tvoří výstup signálu na obnovu dat v dynamických pamětech. Vstupní signály obvodu mohou být odděleny od obvodů mikroprocesoru oddělovacími členy.The essence of a circuit for generating a data recovery signal in dynamic memories in a microprocessor-based system consisting of three flip-flops is that the data input of the first flip-flop is connected to the microprocessor data bus. The clock input of the first flip-flop is connected to the output of the microprocessor auxiliary circuit via a separating member, for example an inverter, wherein the resetting input of the first flip-flop is connected to the output of the second flip-flop. The clock input of the second flip-flop is connected to the output of the microprocessor auxiliary circuit and the reset input of the second flip-flop is output to the third flip-flop. The output of the second flip-flop is connected to the data input of the third flip-flop, the clock input of the third flip-flop to the output of the microprocessor auxiliary circuit, while the output of the third flip-flop forms the output of the data recovery signal in dynamic memories. The circuit input signals can be separated from the microprocessor circuits by separating members.

Výhodou řešení podle vynálezu je použití pouze tří klopných obvodů pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem typu 8080A s přímým připojením, případně přes oddělovací členy a známé výstupy mikroprocesoru a jeho pomocné obvody, přičemž vlastní obnovování probíhá v prvním cyklu mikroprocesoru Ml v době, kdy mikroprocesor dekóduje instrukci. V tuto· dobu je paměť vždy v nečinnosti a je tedy možné provést obnovu dat a není tím brzděna rychlost vlastního mikroprocesoru.The advantage of the solution according to the invention is the use of only three flip-flops for generating a data recovery signal in dynamic memories in systems with a 8080A microprocessor with direct connection, possibly via decoupling elements and known microprocessor outputs and its auxiliary circuits. Ml at the time the microprocessor is decoding the instruction. At this time, the memory is always idle and it is therefore possible to perform data recovery and does not hinder the speed of the microprocessor itself.

Příkladné a konkrétní provedení vynálezu je znázorněno na výkrese.An exemplary and specific embodiment of the invention is shown in the drawing.

Vlastní obvod je tvořen třemi klopnými obvody A, B, C. První klopný obvod A je připojen takto: Datový vstup D na datovou sběrnici mikroprocesoru D5. Hodinový vstup CH na výstup Status Strobe pomocného obvodu mikroprocesoru, obvykle přes oddělovací obvod, například invertor. Vstup nulování R je připojen na negovaný výstup Q druhého klopného obvodu B. Výstup O prvního klopného obvodu je připojen na datový vstup D druhého· klopného· obvodu B, který je připojen takto: Hodinový vstup CH na výstup MĚMŘ pomocného· obvodu mikroprocesoru. Vstup nulování R na výstup Q třetího klopného obvodu C a výstup Q na datový vstup D třetího· klopného obvodu C. Třetí klopný obvod C je připojen takto: Hodinový vstup CH je připojen na výstup 02 (TTL) pomocného obvodu mikroprocesoru. Na výstupu Q je výstupní signál na obnovu dat v dynamických pamětech, případně na výstupu Q je tento· signál inverzní.The circuit itself consists of three flip-flops A, B, C. The first flip-flop A is connected as follows: Data input D to microprocessor D5 data bus. Clock input CH to output the Status Strobe of the microprocessor auxiliary circuit, usually through a decoupling circuit, such as an inverter. The reset input R is connected to the negated output Q of the second flip-flop B. The output O of the first flip-flop is connected to the data input D of the second flip-flop B which is connected as follows: Clock input CH to the MEAS output of the auxiliary microprocessor circuit. Zero input R to output Q of third flip-flop C and output Q to data input D of third flip-flop C. The third flip-flop C is connected as follows: Clock input CH is connected to output 02 (TTL) of the microprocessor auxiliary circuit. Output Q is an output signal for data recovery in dynamic memories, or output Q is an inverse signal.

Funkce obvodu je následující: V prvním taktu Tl každého operačního cyklu předává mikroprocesor na datovou sběrnici stavovou informaci. Bit D5 ve stavovém slově udává, zda bude následovat čtení instrukce. Tento stav se přepíše signálem STSTB, který udává platnost stavové informace, do prvního klopného obvodu A. V případě, že bude následovat čtení instrukce, se tak nastaví výstup Q prvního klopného· obvodu A na úroveň H. S koncem čtení instrukce se signálem MĚMR přepíše tento stav i do druhého klopného obvodu B. Současně se úrovní L na výstupu Q druhého· klopného obr vodu B nuluje druhý klopný obvod A. S následující náběžnou hranou hodinového· signálu 02 (TTL) přepíše se tento stav do· třetího· klopného obvodu C. V případě, že předcházelo· čtení instrukce, přejde tak výstup Q třetího klopného obvodu C nad úroveň L a je zahájena obnova dat v dynamických pamětech. Současně se úrovní L na výstupu Q třetího klopného obvodu C nuluje druhý klopný obvod B. S následující náběžnou hranou hodinového signálu 02 (TTL) se nuluje i třetí klopný obvod C, tím končí obnova dat a celý obvod se dostává do výchozího stavu. Na výstup Q třetího· klopného obvodu C je tak signál pro řízení obnovy dat.The function of the circuit is as follows: In the first measure T1 of each operating cycle, the microprocessor transmits status information to the data bus. Bit D5 in the status word indicates whether the instruction will be read. This state is overwritten by the STSTB signal indicating the validity of the status information to the first flip-flop A. If the instruction is followed, the output Q of the first flip-flop A is set to H. With the end of reading the instruction, This state i to the second flip-flop B. At the same time, the second flip-flop A is reset to L at the output Q of the second flip-flop B. With the following rising edge of the clock signal 02 (TTL) this state is overwritten into the third flip-flop. If the instruction was preceded, the output Q of the third flip-flop C goes above the L level and data recovery in dynamic memories is initiated. Simultaneously with the L-level at the output Q of the third flip-flop C, the second flip-flop B is reset. With the rising edge of the clock signal 02 (TTL), the third flip-flop C is reset, thereby restoring data recovery. Thus, the output Q of the third flip-flop C is a data recovery control signal.

Claims

SUBJECT

A circuit for generating a data recovery signal in dynamic memories in a microprocessor-type 8080A system consisting of three flip-flops is characterized in that the data input (D) of the first flip-flop (A) is connected to the microprocessor data bus, clock input (CH) the first flip-flop (A) is connected to the output of the auxiliary circuit of the microprocessor via a decoupling member, for example an inverter, wherein the reset input (R) of the first flip-flop (A) is connected to the output (Q) of the second flip-flop (B) first flip-flop (A)

Of the second flip-flop (Bj), while the clock input (CH) of the second flip-flop (B) is connected to the output of the microprocessor auxiliary circuit and the reset input (R) of the second flip-flop (B) to the output (Qj of the third flip-flop (C) and output (Q) of the second flip-flop (Bj) connected to the data input (D) of the third flip-flop (C), the clock input (CH) of the third flip-flop (C) the output (Q) or (Q) of the third flip-flop (C) forms the output of the data recovery signal in the dynamic memories.