CS243211B1

CS243211B1 - Wiring for precise regeneration of a two-state pulse signal

Info

Publication number: CS243211B1
Application number: CS841870A
Authority: CS
Inventors: Ladislav Dusek
Original assignee: Ladislav Dusek
Priority date: 1984-03-15
Filing date: 1984-03-15
Publication date: 1986-06-12
Also published as: CS187084A1

Abstract

Zapojení pro přesnou regeneraci dvoustavového impulsního signálu s proměnnou střídou. Vynález řeší problém odstraňování proměnné stejnoměrné složky na výstupu přenosového systému. Podstata vynálezu spočívá v tom, že na vstup půlené zpožďovací linky je připojen první emitorový sledovač, na střed linky druhý emitorový sledovač, a na výstup linky třetí emitorový sledovač. V emitoru druhého emitorového sledovače je zapojena v propustném směru nejméně jedna dioda, jejíž anoda je spojena s neinvertujícími vstupy prvního a druhého komparátoru. Na invertující vstup prvního komparátoru je připojen emitor třetího emitorového sledovače a na invertující vstup druhého komparátoru emitor prvního emitorového sledovače, přičemž výstupy obou komparátorů jsou připojeny na klopný obvod typu D. Vynálezu lze využít ve sdělovacích přenosových systémech.Circuit for accurate regeneration of a two-state pulse signal with variable duty cycle. The invention solves the problem of removing a variable uniform component at the output of a transmission system. The essence of the invention lies in the fact that a first emitter follower is connected to the input of a halved delay line, a second emitter follower to the center of the line, and a third emitter follower to the output of the line. In the emitter of the second emitter follower, at least one diode is connected in the forward direction, the anode of which is connected to the non-inverting inputs of the first and second comparators. The emitter of the third emitter follower is connected to the inverting input of the first comparator, and the emitter of the first emitter follower to the inverting input of the second comparator, while the outputs of both comparators are connected to a D-type flip-flop. The invention can be used in communication transmission systems.

Description

(54) Zapojení pro přesnou regeneraci dvoustavového impulsového signálu(54) Wiring for accurate regeneration of a two-state pulse signal

Zapojení pro přesnou regeneraci dvoustavového impulsního signálu s proměnnou střídou. Vynález řeší problém odstraňování proměnné stejnoměrné složky na výstupu přenosového systému. Podstata vynálezu spočívá v tom, že na vstup půlené zpožďovací linky je připojen první emitorový sledovač, na střed linky druhý emitorový sledovač, a na výstup linky třetí emitorový sledovač. V emitoru druhého emitorového sledovače je zapojena v propustném směru nejméně jedna dioda, jejíž anoda je spojena s neinvertujícími vstupy prvního a druhého komparátoru. Na invertující vstup prvního komparátoru je připojen emitor třetího emitorového sledovače a na invertující vstup druhého komparátoru emitor prvního emitorového sledovače, přičemž výstupy obou komparátorů jsou připojeny na klopný obvod typu D.Wiring for accurate regeneration of a two-state pulse signal with variable alternation. The invention solves the problem of removing a variable uniform component at the output of a transmission system. The essence of the invention is that a first emitter follower is connected to the input of the halved delay line, a second emitter follower is connected to the center of the line, and a third emitter follower is output to the line. In the emitter of the second emitter follower, at least one diode is connected in the forward direction, the anode of which is connected to the non-inverting inputs of the first and second comparators. The emitter of the third emitter follower is connected to the inverting input of the first comparator and the emitter of the first emitter follower is connected to the inverting input of the second comparator, the outputs of both comparators being connected to a D-type flip-flop.

Vynálezu lze využít ve sdělovacích přenosových systémech.The invention can be used in communication transmission systems.

Vynález se týká zapojení pro přesnou regeneraci dvoustavového impulsového signálu s proměnnou střídou.BACKGROUND OF THE INVENTION The present invention relates to a circuit for the precise regeneration of a variable-state binary pulse signal.

Je-li přenášen dvoustavový impulsový signál s proměnnou střídou sdělovací soustavou s konečnou šířkou pásma, která má alespoň jednu střídavou vazbu v signálové cestě, mají impulsy na výstupu soustavy proměnnou stejnosměrnou složku. Navíc jsou impulsy zkresleny vlivem konečné šířky pá&tíiu sousravy (pokud jsou náběžné a sestupné hrany impulsů rychlejší než dané šířce pásem odpovídá] a jsou zatíženy šumem. V některých případech je nutná co nejpřesnější regenerace impulsů na výstupu soustavy. Splnění tohoto požadavku je však obtížné, zejména mění-li se perioda a střída impulsového signálu ve velkém rozsahu.When a two-state pulse signal with a variable AC communications system with a finite bandwidth having at least one AC coupling in the signal path is transmitted, the pulses at the system output have a variable DC component. In addition, pulses are distorted due to finite lattice width (when leading and falling edges of pulses are faster than a given bandwidth) and are loaded with noise. In some cases, recovery of pulses at the system output is as accurate as possible. if the pulse signal period and duty cycle change over a wide range.

Doposud používaná zapojení pro regeneraci impulsů pracují na principu zaváděče stejnosměrné složky a při vysokých nárocích na přesnost regenerace nevyhovují.The hitherto used circuits for pulse regeneration work on the principle of a DC component introducer and do not meet the requirements for regeneration accuracy with high demands.

Výše uvedené nedostatky odstraňuje zapojení pro přesnou regeneraci impulsů podle vynálezu, Jeho podstatou je, že zpožďovací linka má ve středu odbočku, přičemž na vstup, střed i výstup této zpožďovací linky je zapojen první, druhý a třetí emitorový sledovač. V emitoru druhého emitorového sledovače, který je zapojen na odbočku zpožďovací linky, je zapojena nejméně jedna dioda v propustném směru, která je dále spojena jednak se zatěžovacím odporem druhého emitorového sledovače a jednak s neinvertujícími vstupy prvního a druhého komparátoru, přičemž vstup zpožďovací linky je spojen přes první emitorový sledovač, který má v bázi odporový trimr pro kompenzaci útlumu zpožďovací linky, s invertujícím vstupem druhého komparátoru. Invertující vstup prvního komparátoru je spojen s výstupem třetího sledovače, zapojeného na výstup zpožďovací linky. Výstup tohoto prvního komparátoru je spojen s asynchronním nastavovacím vstupem klopného obvodu typu D. Výstup druhého komparátoru je spojen s hodinovým vstupem klopného obvodu, jehož datový vstup je uzemněn a nulovací vstup je připojen na napájecí napětí klopného obvodu.The aforementioned drawbacks eliminate the circuitry for accurate pulse regeneration according to the invention. Its essence is that the delay line has a branch at the center, with the first, second and third emitter followers connected to the input, center and output of the delay line. In the emitter of the second emitter follower, which is connected to the branch line of the delay line, at least one forward diode is connected, which is further connected to the load resistor of the second emitter follower and to the non-inverting inputs of the first and second comparators. via a first emitter follower having a resistance trimmer in the base to compensate for the decay of the delay line, with the inverting input of the second comparator. The inverting input of the first comparator is coupled to the output of a third follower connected to the output of the delay line. The output of this first comparator is coupled to the asynchronous adjusting input of the D-type flip-flop.

Vyšší účinek tohoto zapojení se projeví tím, že úrovňový rozdíl mezi impulsy na invertujících a neinvertujících vstupech prvního a druhého komparátoru je stále stejný a daný diodou, respektive diodami v emitoru druhého emitorového sledovače. Změna stejnosměrné složky se nemůže uplatnit, protože pouze souhlasně posouvá absolutní úroveň na vstupech prvního a druhého komparátoru.The greater effect of this circuit is that the level difference between the pulses at the inverting and non-inverting inputs of the first and second comparators is always the same and given by the diode (s) in the emitter of the second emitter follower. The DC component change cannot be applied because it merely shifts the absolute level at the inputs of the first and second comparators.

Jeden příklad zapojení pro přesnou regeneraci impulsů podle vynálezu je uveden na obr. 1. Na obr. 2 je časový diagram pro střídu impulsů 1:1, kde je znázorněn průběh signálu v jednotlivých bodech zapojení podle obr. 1.One example of a circuit for accurate pulse regeneration according to the invention is shown in Figure 1. Figure 2 is a timing diagram for a 1: 1 pulse duty cycle showing the waveform at each of the wiring points of Figure 1.

Zapojení podle vynálezu má zpožďovací linku 1 s odbočkou uprostřed. Na její vstup, střed i výstup je připojen postupně první emitorový sledovač ,2, druhý emitorový sledovač 3 a třetí emitorový sledovač 4. Výstup prvního emitorového sledovače 2 je připojen na invertující vstup druhého komparátoru 6 a výstup třetího emitorového sledovače 4 je připojen na invertující vstup prvního komparátoru 5. V bázi prvního emitorového sledovače 2 je zapojen odporový trimr 8. V emitoru druhého emitorovéhosled ovače 3, připojeného na odbočku zpožďovací linky 1, je zapojena dioda 13 v propustném směru, která je dále spojena jednak se zatěžovacím odporem 10 a jednak s neinvertujícími vstupy prvního komparátoru 3 a druhého komparátoru 6. Výstup prvního komparátoru 5 je spojen s asynchronním nastavovacím vstupem S klopného obvodu 7 a výstup druhého komparátoru 6 je spojen s hodinovým vstupem C tohoto klopného obvodu 7. Datový vstup D klopného obvodu 7 je uzemněn a nulovací vstup R je připojen n a napájecí napětí klopného obvodu 7. Z důvodů impedančního přizpůsobení výstupu zpožďovací linky 1 je na vstup třetího emitorového sledovače 4 zařazen rezistor 12.The circuit according to the invention has a delay line 1 with a middle branch. The first emitter follower 2, the second emitter follower 3 and the third emitter follower 4 are connected sequentially to its input, center and output 4. The output of the first emitter follower 2 is connected to the inverting input of the second comparator 6 and the output of the third emitter follower 4 is connected to the inverting input. A resistor trimmer 8 is connected in the base of the first emitter follower 2. In the emitter of the second emitter follower 3, connected to the branch of the delay line 1, a diode 13 is connected in the forward direction, which is further connected to the load resistor 10 and the non-inverting inputs of the first comparator 3 and the second comparator 6. The output of the first comparator 5 is coupled to the asynchronous adjusting input S of the flip-flop 7 and the output of the second comparator 6 is connected to the clock input C of the flip-flop 7. input R is connected nan For the purpose of impedance matching the output of the delay line 1, a resistor 12 is connected to the input of the third emitter follower 4.

Činnost zapojení nejlépe vyplývá z časového diagramu na obr. 2, kde je uveden průběh napětí v jednotlivých bodech podle označení v zapojení na obr. 1.The wiring operation is best evident from the timing diagram in Fig. 2 showing the voltage waveform at each point as indicated in the wiring in Fig. 1.

Odporový trimr 8, zařazený na vstup prvního emitorového sledovače 2, kompenzuje útlum zpožďovací linky 1 tak, že na výstupech prvního emitorového sledovače 2 a třetího emitorového sledovače 4 je stejná amplituda — body Κ, M. Zařazení diody 13 v emitoru druhého emitorového sledovače 3 v sérii se zatěžovacím odporem 10 má za následek, že napětí na tomto zatěžovacím odporu, které je přivedeno na neinvertující vstupy prvního komparátoru 5 a druhého komparátoru 6 je úrovňově posunuto vůči napětí na invertujících vstupech — bod L. Na výstupech prvního komparátoru 5 a druhého komparátoru — body N, O, vznikají impulsy v okamžicích, kdy se mění polarita rozdílového napětí mezi invertujícím a neinvertujícím vstupem prvního komparátoru 5 a druhého komparátoru 6. Tyto impulsy jsou zavedeny do klopného obvodu 7 tak, že klopí v okamžicích, kdy amplituda impulsy z odbočky zpožďovací linky 1 buď převýší amplitudu impulsu na začátku této zpožďovací linky 1 nebo poklesne pod amplitudu impulsu na jejím konci — viz průběh v bodě P.A resistor trimmer 8 connected to the input of the first emitter follower 2 compensates for the attenuation of the delay line 1 so that the outputs of the first emitter follower 2 and the third emitter follower 4 have the same amplitude - points Κ, M. in series with a load resistor 10, the voltage at that load resistor, which is applied to the non-inverting inputs of the first comparator 5 and the second comparator 6, is level shifted relative to the voltage at the inverting inputs - point L. At the outputs of the first comparator 5 and the second comparator points N, O, pulses arise when the polarity of the differential voltage between the inverting and non-inverting inputs of the first comparator 5 and the second comparator 6 changes. These pulses are applied to the flip-flop 7 so that the pulses from the tap delay line 1 either exceeds am the pulse plunger at the beginning of this delay line 1 or falls below the pulse amplitude at its end - see the waveform at point P.

Tento příklad zapojení využívá nastavovacího asynchronního vstupu klopného obvodu typu D — MH 54S74 z řady TTL. Při použití jiného typu klopného obvodu by bylo nutné zapojení modifikovat.This wiring example uses the setting asynchronous input of the D - MH 54S74 type TTL flip-flop. If another type of flip-flop is used, it would be necessary to modify the circuit.

Podstatné je, že úrovňový rozdíl mezi impulsy na invertujících a neinvertujících vstupech prvního komparátoru 5 a druhého komparátoru 6 je stále stejný a daný diodou 13.It is essential that the level difference between the pulses at the inverting and non-inverting inputs of the first comparator 5 and the second comparator 6 is still the same and given by the diode 13.

Změna stejnosměrné složky se nemůže úplat243 nit, protože pouze souhlasně posouvá absolutní hodnotu, respektive absolutní úrovně na vstupech prvního komparátoru 5 a druhého komparátoru 6. Změnou amplitudy vstupních impulsů, popřípadě zařazením více diod, je možné nastavit optimální rozhodovací úroveň.Changing the DC component cannot be paid243 because it merely shifts the absolute value or the absolute level at the inputs of the first comparator 5 and the second comparator 6 respectively. By varying the amplitude of the input pulses or by including more diodes, an optimal decision level can be set.

Z vyznačených průběhů na obr. 2 vyplývá, že zpoždění poloviny zpožďovací linky 1 — τ/2 — je dáno vztahy = Ti-T₂ (1-n)It follows from the diagrams in Fig. 2 that the delay of half of the delay line 1 - τ / 2 - is given by the relationships = Ti-T ₂ (1-n)

-ΐ—=T₂.n kde-ΐ— = T ₂ .n where

Ti je doba trvání regenerovaného impulsu,Ti is the duration of the regenerated pulse,

Tg je doba trvání na běžné, respektive sestupné hrany, n — U_D/U ... U_D je hodnota napěťového posunutí, způsobeného diodouTg is the duration to normal or falling edges respectively, n - U _D / U ... U _D is the value of the voltage shift caused by the diode

U je amplituda impulsů na výstupech emitorových sledovačů.U is the pulse amplitude at the emitter followers.

Amplituda vstupního signálu, respektive změny stejnoměrné složky musí být takové, aby v prvním, druhém a třetím emitorovém sledovači nedocházelo k limitaci.The amplitude of the input signal, or changes in the uniform component, must be such that there is no limitation in the first, second and third emitter tracer.

Při použití kladného napájecího napětí se musí použít tranzistory NPN a otočit polaritu diody.When using a positive supply voltage, NPN transistors must be used and the diode polarity reversed.

Claims

Subject

Circuit for accurate regeneration of a variable-state binary pulse signal comprising a delay line, characterized in that the delay line (1j has at its center a branch which is connected to the base of a transistor connected as a second emitter follower (3j) at least one diode (13) in the forward direction, which is further connected both to the load resistor (10) of the second emitter follower (3) and to the non-inverting inputs of the first comparator (5) and the second comparator (6), connected via a transistor connected as the first emitter follower (2),

BACKGROUND OF THE INVENTION having a resistor trimmer (8) for compensating the attenuation of the delay line (11) with a non-inverting input of the second comparator (6) and the output of the delay line (1) connected via a third emitter follower (4) and inverting input of the first comparator (5). whose output is coupled to the asynchronous adjusting input (S) of the D-type flip-flop (7) and the output of the second comparator (6) is coupled to the clock input (C) of the flip-flop (7), grounded and the reset input (R) is connected to the flip-flop (7) supply voltage.