CS243551B1 - Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency - Google Patents
Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency Download PDFInfo
- Publication number
- CS243551B1 CS243551B1 CS82410A CS41082A CS243551B1 CS 243551 B1 CS243551 B1 CS 243551B1 CS 82410 A CS82410 A CS 82410A CS 41082 A CS41082 A CS 41082A CS 243551 B1 CS243551 B1 CS 243551B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- counter
- output
- input
- frequency
- preset
- Prior art date
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Zapojenie sa týká elektroniky, konkrétné čističovo riadených tyristorových měničových systémov. Rieši číslicový riadiaci obvod výkonového tyristorového systému, v ktorom je riadiaci uhol ovládaný číslicovou informáciou. Pri zmene frekvencie sieťového napatia riadiaci uhol ostává „konštantný“.The connection concerns electronics, specifically cleaner-controlled thyristor converter systems. It deals with the digital control circuit of a power thyristor system, in which the control angle is controlled by digital information. When the frequency of the mains voltage changes, the control angle remains "constant".
Description
Vynález sa týká zapojenia číslicového fázového riadenia pre plynule premennú frekvenciu siefového napátia. Rieši číslicový riadiaci obvod výkonového tyristorového systému, v ktorom je riadiaci uhol ovládaný číslicovou informáciou, pričom sieťová frekvencia sa može plynule meniť a riadiaci uhol ostává „konštantný“.The invention relates to the connection of a digital phase control for a continuously variable line voltage frequency. It solves a digital control circuit of a power thyristor system in which the control angle is controlled by digital information, where the network frequency can be changed continuously and the control angle remains "constant".
Podobné riešenia sú založené na principe prevodníka frekvencia/analógový signál/ /frekvencia. Nevýhodou týchto prevodníkov je teplotná závislost a zložitosť riešenia.Similar solutions are based on the principle of frequency converter / analog signal / frequency converter. The disadvantage of these converters is the temperature dependence and complexity of the solution.
Tieto nedostatky sú odstránené riešením podta vynálezu, podstata ktorého spočívá v tom, že na vstup čítania vpřed čítača je připojený výstup plniacich impulzov a na vstup nulovania čítača je připojený výstup synchronizačných impulzov, pričom výstup čítača je připojený na dátový vstup registra.These drawbacks are overcome by the solution according to the invention, characterized in that a feed pulse output is connected to a read counter input and a counter synchronization output is connected to a counter reset input, and the counter output is connected to a register data input.
Na prepisovací vstup registra je připojený výstup synchronizačných impulzov a výstup registra je připojený na vstup předvolby čítača. Na vstup čítania vzad čítača je připojený výstup plniacich impulzov a výstup přenos dolu čítača je připojený na vstup nastavenia předvolby čítača a zároveň na vstup čítania vzad čítača.The sync pulse output is connected to the register override input and the register output is connected to the counter preset input. A counter pulse output is connected to the counter count down input and the counter downstream output is connected to the counter preset setting input and the counter count down input.
Na vstup nastavenia předvolby čítača je připojený výstup synchronizačných impulzov a na vstup předvolby čítača je připojený výstup riadiacej číslicovej informácie. Toto riešenie je založené na principe prevodníka frekvencia/číslicový signál/frekvencia.The counter preset input is connected to a sync pulse output and the counter preset input is connected to a control digital information output. This solution is based on the principle of frequency / digital signal / frequency converter.
Použitím prevodníka frekvencia číslicový signál/frekvencia možno obsiahnúť vel'ký rozsah sieťovej frekvencie pri poměrně jednoduchom riešení a dostatočnej přesnosti.By using a digital signal / frequency converter, a wide range of network frequency can be accommodated with a relatively simple solution and sufficient accuracy.
Bloková schéma zapojenia predmetu vynálezu je na priloženom výkrese. Na vstup čítania vpřed čítača 1 je připojený výstup pi plniacich impulzov. Na vstup nulovania čítača 1 je připojený výstup s synchronizačných impulzov. Výstup čítača 1 je připojený na dátový vstup registra 2. Na prepisovací vstup registra 2 je připojený výstup s synchronizačných impulzov.A block diagram of the invention is shown in the accompanying drawing. A counter pulse output is connected to the counter input of counter 1. A counter pulse output is connected to the reset counter of counter 1. The output of counter 1 is connected to the data input of register 2. An output with sync pulses is connected to the write input of register 2.
Výstup registra 2 je připojený na vstup předvolby čítača 3. Na vstup čítania vzad čítača 3 je připojený výstup p3 plniacich impulzov. Výstup p4 přenos dolu čítača 3 je připojený na jeho vstup nastavenia předvolby a súčasne na vstup čítania vzad čítatača 4. Na vstup předvolby čítača 4 je přivedený výstup X4 riadiacej číslicovej informácie, ktorá udává posun riadiaceho uhla. Na vstup nastavenia předvolby čítača 4 je připojený výstup s synchronizačných impulzov.The register 2 output is connected to the counter preset input 3. The counting output p3 is connected to the reverse counting input of counter 3. The downstream output p4 of the counter 3 is connected to its preset setting input and at the same time to the backward counter of the counter 4. The preset input of the counter 4 is outputted by the control digital information output X4, which indicates the control angle offset. Sync pulse output is connected to the preset preset setting input 4.
Požadovaný posun riadiaceho uhla je zabezpečený čítačom 4, ktorý zabezpečuje koincidenciu s riadiacim číslicovým vstupom. Riadiaca číslicová informácia na výstupe X4, napr. z mikroprocesora, ktorá udáva posun riadiaceho uhla je přivedená na vstup předvolby čítača 4. Modulo čítača 4 je zhodný s modulo číslicovej informácie.The required control angle offset is provided by a counter 4, which provides coincidence with the control digital input. The control digital information at the X4 output, e.g. from the microprocessor that indicates the shift of the control angle is applied to the preset input of the counter 4. The modulo of the counter 4 is identical to the modulo of the digital information.
Na vstup nastavenia předvolby čítača 4 sú přivedené synchronizačně impulzy, ktoré sú vytvořené v každej pól-perióde sieťového napátia. Synchronizačným impulzom sa čítač 4 nastaví na stav nachádzajúci sa na jeho vstupe předvolby a od tohoto stavu sa signálom na výstupe p4 přivedeným na vstup čítania vzad vyprázdňuje. Po vyprázdnění sa čítač 4 zastaví a na jeho výstupe přenos dolu sa vyrobí impulz, ktorý trvá až do příchodu nasledujúceho synchronizačného impulzu.Sync pulses that are generated at each pole period of the mains voltage are applied to the input of the preset preset setting 4. By means of a synchronization pulse, the counter 4 is set to the state present at its preset input and from this state it is emptied by the signal at the output p4 applied to the read back input. After emptying, the counter 4 stops and a pulse output is produced at its output, which lasts until the next synchronization pulse arrives.
Posun uhla je priamo úměrný riadiacej číslicovej informácii a može sa meniť od 0° el. po 180° el. s krokom úměrným modulo čítača 4. Aiby sa na výstupe přenos dolu čítača 4 vyrobil impulz aj pri jeho nastavení na hodnotu n4 musí pre frekvenciu signálu na výstupe p4 platit fp > 2 114 . f 4 kde fp — frekvencia signálu na výstupe p4 n4 — modulo čítača 4 f — frekvencia sieťového napátia.The angle shift is proportional to the control digital information and can vary from 0 ° el. 180 ° el. with a step proportional to the modulo of the counter 4. Aiby a pulse output of counter 4 has been produced at the output of the counter 4, even if set to n4, fp> 2114 must be valid for the signal frequency at output p4. f 4 where f p - frequency of output p4 n4 - modulo counter 4 f - mains voltage frequency.
Impulz z výstupu přenos dolu čítača 4 napája impulzný distribučný obvod, ktorý prenáša zapínacie impulzy k odpovedajúcim riadiacim elektrodám tyristorov cez impulzné zosilňovače a transformátory.The pulse from the output downstream of the counter 4 supplies a pulse distribution circuit that transmits the trigger pulses to the corresponding thyristor control electrodes via pulse amplifiers and transformers.
Aby pri zmene frekvencie sieťového napátia zostal posun riadiaceho uhla zachovaný, musí sa so změnou frekvencie f úměrně meniť aj frekvencia fp . To zabezpečuje čítač 1, register 2 a čítač 3, ktorý je zapojený ako delička s premenlivým deliacim pomerom.In order to maintain the control angle offset when the mains voltage is changed, the frequency f p must be changed proportionally as the frequency f changes. This is provided by counter 1, register 2 and counter 3, which is connected as a divider with a variable dividing ratio.
Čítač 1 je plněný cez vstup čítania vpřed signálom na výstupe pi. Na jeho vstup nulovania sú privádzané synchronizačně impulzy na výstupe s. Před príchodom nasledujúceho synchronizačného impulzu sa informácia z výstupu čítača 1 přepíše do registra 2 a nastaví deliaci poměr čítača 3.Counter 1 is filled through the read-in input with a signal at the output pi. Synchronization pulses are output to its reset input s. Before the next synchronization pulse arrives, the information from counter 1 output is written to register 2 and the counter ratio 3 is set.
Modulo čítača 1 sa volí podta rozsahu a rozlišitelnosti sieťovej frekvencie kde ni — modulo čítača 1 fmax (fminj — maximálna (minimálnaj sieťová frekvencia k — rozlišitelnost v %.Modulo counter 1 is selected according to the range and resolution of the network frequency where n1 - modulo counter 1 fmax (fminj - maximum (minimum network frequency k - resolution in%).
Čítač 1 je medzi synchronizačnými impulzami plněný signálom na výstupe pt.Counter 1 is filled between the synchronization pulses by the signal at the output pt.
Frekvencia plniaceho signálu na výstupe pi musí byť taká, aby ani pri minimálnej sie243551 ťovej frekvencii nedošlo k preplneniu čítače 1 fp < 2 ni . fmin kde fp — frekvencia na výstupe p .The fill signal frequency at the pi output shall be such that, even at a minimum network frequency of 243551, the counter 1 fp <2 ni does not overfill. fmin where f p - output frequency p .
11
Pre deliaci poměr čítača 3 platí:For the divider ratio of counter 3:
f f ___ Ip . _ 1 __ 1 ff ___ Ip. _ 1 __ 1
Π3 — 7 , n3max q , > n3m;n n fΠ3 - 7, n3 m and x q,> n3 m ; n nf
1 4 Imín 4 Imax kde ns — deliaci poměr čítača 3.1 M in 4 L 4 L max where ns - Attenuation counter third
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS82410A CS243551B1 (en) | 1982-01-21 | 1982-01-21 | Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS82410A CS243551B1 (en) | 1982-01-21 | 1982-01-21 | Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS41082A1 CS41082A1 (en) | 1985-09-17 |
| CS243551B1 true CS243551B1 (en) | 1986-06-12 |
Family
ID=5336105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS82410A CS243551B1 (en) | 1982-01-21 | 1982-01-21 | Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS243551B1 (en) |
-
1982
- 1982-01-21 CS CS82410A patent/CS243551B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS41082A1 (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CS243551B1 (en) | Digital Phase Control Wiring for Continuous Variable Frequency Variable Frequency | |
| SE433282B (en) | synchronization system | |
| US3571617A (en) | Externally controlled sawtooth generator with variable pulse duration and constant amplitude | |
| SU1381418A1 (en) | Digital time interval counter | |
| SU421132A1 (en) | DIVIDER WITH VARIABLE COEFFICIENT DIVISION | |
| SU507926A1 (en) | Digital thyristor converter control device | |
| SU470840A1 (en) | Device for signaling limit values of parameters | |
| SU1674330A1 (en) | Reference code oscillator for valve converter | |
| SU756617A1 (en) | MULTIPLIER OF FREQUENCY RATING OF PULSES | |
| SU917328A1 (en) | Pulse train discriminating device | |
| SU845290A1 (en) | Pulse repetition frequency multiplier | |
| SU486313A1 (en) | A device for forming a series of pulses | |
| SU790100A1 (en) | Frequency multiplier | |
| SU683002A1 (en) | Arbitrary form pulse former | |
| SU983998A1 (en) | Device for shaping pulse voltages | |
| RU2128853C1 (en) | Vernier time-interval counter | |
| SU1107229A2 (en) | Voltage transducer for rectifier converter | |
| SU1100693A1 (en) | Device for sampled-data control of a.c.power | |
| SU896780A2 (en) | Device for phasing discrete signals | |
| SU411616A1 (en) | ||
| SU920688A1 (en) | Pulse train formation device | |
| SU1027816A1 (en) | A.c. voltage digital ampilitude meter | |
| SU1203713A2 (en) | Device for automatic calibration | |
| SU714363A1 (en) | Device for measuring trancient process duration | |
| SU1034159A1 (en) | Device for shaping pulse sequences |