CS243819B1

CS243819B1 - 1: 2 Frequency Resolution Circuit

Info

Publication number: CS243819B1
Application number: CS843423A
Authority: CS
Inventors: Ladislav Chladek
Original assignee: Ladislav Chladek
Priority date: 1984-05-10
Filing date: 1984-05-10
Publication date: 1986-07-17
Also published as: CS342384A1

Abstract

Obvod nahrazuje zapojení pracující s analogovým signálem, vyžadující několik nastavovacích prvků, vysoce spolehlivým číslicovým obvodem bez regulačních prvků, v širokém rozsahu nezávislým na odchylce signálu od jmenovité frekvence. Obvod zpracovává analogový signál zesílený do limitace, přivedený na vstup obvodu a rozhoduje o obsahu informace podle jednoduchého matematického vztahu. Na výstupu obvodu je digitální Informace a hodinový signál použitelný v obvodech typu UART, USART. Obvod je možno využít zvláště při záznamu digitální informace na pohybující se magnetické médium, kde dochází ke kolísání rychlosti média, u zařízení s kmitočtovými ústřednami, kde vystupuje potřeba snadné změny pracovního kmitočtu, u modemů, u zařízení řízených mikroprocesory a u aplikací, kde nelze zaručit věrný přenos frekvenčně modulovaného signálu.The circuit replaces the analog signal circuit, requiring several adjustment elements, with a highly reliable digital circuit without control elements, in a wide range independent of the signal deviation from the nominal frequency. The circuit processes the analog signal amplified to the limit, fed to the circuit input and decides on the information content according to a simple mathematical relationship. The circuit output is digital information and a clock signal usable in UART, USART type circuits. The circuit can be used especially when recording digital information on a moving magnetic medium, where the medium speed fluctuates, in devices with frequency exchanges, where there is a need for easy change of the operating frequency, in modems, in devices controlled by microprocessors and in applications where the faithful transmission of a frequency modulated signal cannot be guaranteed.

Description

Vynález se týká obvodu pro rozlišení signálů s kmitočty v poměru 1:2, který vyhodnocuje kmitočet signálů a určuje digitální informaci, kterou signály nesou. Signály nesoucí digitální informaci, mají frekvence v poměru 1:2. Odchylky frekvencí od nominálních hodnot nemají na vyhodnocení vliv.BACKGROUND OF THE INVENTION The present invention relates to a circuit for distinguishing signals at 1: 2 frequencies, which evaluates the frequency of the signals and determines the digital information the signals carry. The signals carrying digital information have frequencies in the ratio 1: 2. Frequency deviations from nominal values do not affect the evaluation.

Převod frekvence na digitální informaci se provádí pomocí obvodů, které'určitým způsobem převádějí změnu frekvence na změnu napětí.The conversion of frequency to digital information is carried out by means of circuits which convert the frequency change to a voltage change in a certain way.

Počítací demodulátor pracuje na principu odměřování náboje a jeho následné integrace.' Výstupní napětí je lineárně úměrné četnosti pulsů odvozených ze vstupního signálu v určitém časovém intervalu.The counting demodulator works on the principle of charge metering and its subsequent integration. The output voltage is linearly proportional to the frequency of the pulses derived from the input signal at a certain time interval.

Monostabilním klopným obvodem se vytvářejí stejné impulsy s kmitočtem shodným se vstupním signálem. Impulsy se integrují a vzniklé napětí je úměrné frekvenci vstupního signálu.The monostable flip-flop produces the same pulses at the same frequency as the input signal. The pulses are integrated and the voltage generated is proportional to the frequency of the input signal.

Z tohoto napětí se odvozuje digitální informace, kterou signál nesl.From this voltage the digital information that the signal carried was derived.

Výhodou obvodu je jednoduchá realizace, která vyžaduje k určení pracovní frekvenční oblasti pouze RC prvky. Obvod je použitelný v široké oblasti pracovních frekvencí. Nevýhodou obvodu je nutnost změny RC prvků při použití jiných pracovních kmitočtů a závislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů.The advantage of the circuit is its simple implementation, which requires only RC elements to determine the operating frequency range. The circuit can be used in a wide range of operating frequencies. The disadvantage of the circuit is the necessity to change RC elements when using other operating frequencies and dependence of correct signal evaluation on frequency accuracy of input signals.

Demodulátor s fázovým závěsem je obvod, kde se fáze vstupního signálu porovnává s fází napětí oscilátoru ve fázovém demodulátoru. Fázový demodulátor dává na výstupu napětí úměrné vzájemné fázové odchylce obou vstupních napětí.A phase locked demodulator is a circuit where the input signal phase is compared to the phase voltage of the oscillator in the phase demodulator. The phase demodulator gives a voltage output proportional to the phase difference of the two input voltages.

Oscilátor může kmitat na vstupním přijímaném kmitočtu nebo na některé jeho harmonické.The oscillator can oscillate at the input received frequency or some of its harmonics.

V synchronizovaném stavu sleduje oscilátor kmitočtové změny vstupního signálu, K tomu dostává řídicí napětí od fázového demodulátoru, které zároveň představuje demodulovaný vstupní signál a po zpracování digitální informaci.In the synchronized state, the oscillator monitors the frequency variations of the input signal. In addition, it receives control voltage from the phase demodulator, which at the same time represents the demodulated input signal and after processing the digital information.

Výhodou obvodu je jednoduchá realizace s několika integrovanými obvody, která vyžaduje k určení pracovní frekvenční oblasti pouze RC prvky. Obvod je použitelný v široké oblasti pracovních frekvencí.The advantage of the circuit is the simple implementation with several integrated circuits, which requires only RC elements to determine the operating frequency range. The circuit can be used in a wide range of operating frequencies.

Nevýhodou obvodu je nutnost změny RC prvků při použití jiných pracovních kmitočtů a závislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů. Nevýhodou je tepelná závislost RC obvodů a závislost na stabilitě napájecího napětí.The disadvantage of the circuit is the necessity to change RC elements when using other operating frequencies and dependence of correct signal evaluation on frequency accuracy of input signals. The disadvantage is thermal dependence of RC circuits and dependence on stability of supply voltage.

Výše uvedené nedostatky řeší vynález, jehož podstata spočívá v tom, že signálový vstup je připojen přes tvarovač, derivační obvod a dekodér na výstup dat. Derivační výstup derivačního obvodu je připojen zároveň přes obvod rekonstrukce a obvod synchronizace na výstup hodin dat. Dekódovací výstup dekodéru je připojen zároveň na fázovací vstup obvodu synchronizace.The aforementioned drawbacks are solved by the invention, which is based on the fact that the signal input is connected via a former, a derivative circuit and a decoder to the data output. The derivative output of the derivative circuit is connected simultaneously via the reconstruction circuit and the synchronization circuit to the output of the data clock. The decoder output of the decoder is connected simultaneously to the phase input of the synchronization circuit.

Zároveň může být řídicí vstup připojen na taktovací vstup tvarovače, na taktovací vstup derivačního obvodu, na taktovací vstup obvodu rekonstrukce a na taktovací vstup dekodéru.At the same time, the control input can be connected to the shaping clock input, the derivative circuit clock input, the reconstruction clock clock input, and the decoder clock input.

Výhodou vynálezu je možnost změny pracovního kmitočtu změnou řídicího signálu na taktovacím vstupu, bez potřeby změny časových konstant v obvodu, nezávislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů a tepelná stabilita obvodu. Všechny tyto vlastnosti umožňují výhodné nasazení obvodu, zvláště v oblasti programovatelných struktur.The advantage of the invention is the possibility of changing the operating frequency by changing the control signal on the clock input, without the need to change the time constants in the circuit, the independence of correct signal evaluation on the accuracy of the input signal frequency and the thermal stability of the circuit. All these features allow for advantageous circuit deployment, especially in the field of programmable structures.

Blíže bude vynález objasněn na připojených výkresech, kde na obr. 1 je princip vynálezu, na obr. 2 je princip vynálezu s řídicím vstupem, na obr. 3 je jedno z možných provedení vynálezu, a na obr. 4 jsou průběhy signálů v uzlových bodech zapojení z obr. 3.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a principle of the invention, FIG. 2 is a principle of the invention with a control input, FIG. 3 is one possible embodiment of the invention, and FIG. the wiring of FIG. 3.

V obvodu podle obr. 1 se přivádí signál ze signálového vstupu 2 ^na tvarovač 2. Tvarovací výstup 22 tvarovače £ je připojen na derivační vstup 31 derivačního obvodu 3. Derlvační výstup 32 derivačního obvodu 3 je.připojen na dekódovací ystup 41 dekodéru 4.In the circuit of FIG. 1, a signal from the signal input 2 is applied ^{to the} former 2. The forming output 22 of the former is connected to the derivative input 31 of the differentiator 3. The derivation output 32 of the differentiator 3 is connected to the decoding output 41 of the decoder.

Dekódovací výstup 42 je připojen na výstup dat T.. Derlvační výstup 32 je zároveň připojen na rekonstrukční vstup 51 obvodu rekonstrukce 5. Rekonstrukční výstup 52 je připojen na synchronizační vstup 61 obvodu synchronizace £. Synchronizační výstup 62 je připojen na výstup, hodin daťJJ. Dekódovací výatup 42 je zároveň připojen na fázovací vstup 63 obvodu synchronizace £.The decoding output 42 is connected to the data output T. The derivation output 32 is also connected to the reconstruction input 51 of the reconstruction circuit 5. The reconstruction output 52 is connected to the synchronization input 61 of the synchronization circuit 6. The synchronization output 62 is connected to the clock output. The decoding output 42 is also connected to the phase input 63 of the synchronization circuit 6.

Signál s frekvencemi v poměru 1:2 je přiveden ze signálového vstupu 2 na tvarovací vstup 21 tvarovače 2_. Tvarovač 2_ upraví signál na úroveň a tvar vhodný pro činnost derivačního obvodu 2·A signal with frequencies in the ratio of 1: 2 is applied from the signal input 2 to the shaping input 21 of the former 2. The former 2 adjusts the signal to a level and shape suitable for the operation of the differentiator 2.

Derivační obvod 2 odvodí z náběžné a sestupné hrany signálu pulsy. Tyto pulsy se vedou na dekodér 2· Dekodér 2 určí podle-vzdálenosti pulsů, zda je přítomna vyšší nebo nižší frekvence. Na dekódovacím výstupu 42 je signál, u kterého například logická 0 odpovídá nižší frekvenci vstupního signálu a loglská 1 odpovídá vyšší frekvenci vstupního signálu.The derivative circuit 2 derives pulses from the rising and falling edges of the signal. These pulses are applied to the decoder 2. The decoder 2 determines according to the pulse distance whether a higher or lower frequency is present. At the decoding output 42 is a signal in which, for example, logic 0 corresponds to a lower frequency of the input signal and logic 1 corresponds to a higher frequency of the input signal.

Signál z dekódovacího výstupu 42 je přiveden na výstup dat 2 ^a nese digitální informaci obsaženou v signálu na signálovém vstupu 2· ^Pro správné vyhodnocení signálu je však nutné určit okamžik, kdy je hodnota na výstupu dat 2 zaručeně platná.The output signal from the decoder 42 is applied to the data output 2 ^and carries digital information contained in the signal on the signal input 2 · ^To signal evaluation is necessary to determine the moment when the value of the output data 2 are guaranteed to be authentic.

Tomu účelu slouží obvod rekonstrukce 2 ^a obvod synchronizace 6_. Na rekonstrukční vstup 51 obvodu rekonstrukce 2 ^se přivádějí pulsy vyrobené derivačním obvodem 2· Obvod rekonstrukce 2 z těchto pulsů vybere pulsy určující počátek a střed bitového intervalu a obvod synchronizace 2 vybere pulsy odpovídající středu bitového intervalu.The reconstruction circuit 2 ^and the synchronization circuit 6 serve this purpose. Reconstructive input circuit 51 ^are fed reconstruction two pulses produced by the differentiator circuit 2 · reconstruction circuit 2 selects pulses from these pulses defining the beginning and the middle of the bit interval, and synchronization circuit 2 selects the pulses corresponding to the middle of the bit interval.

Aby pulsy na synchronizačním výstupu 62 zavedené na výstup hodin dat 2 skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6. fázován přes fázovací vstup 22 z výstupu dat T_.In order for the pulses at the synchronization output 62 applied to the data clock output 2 to actually correspond to the center of the bit interval, the synchronization circuit 6 is phased through the phasing input 22 from the data output T_.

V obvodu podle obr. 2 kromě zapojení podle obr. 1 přistupuje řídicí vstup 9_, ke kterému je zároveň připojen taktovací vstup 23 tvarovače 2_, taktovací vstup 33 derivačního obvodu taktovací vstup 53 obvodu rekonstrukce 2 ^a taktovací vstup 43 dekodéru 2·In the circuit of FIG. 2, in addition to the circuit of FIG. 1, control input 9 is accessed, to which the beat input 23 of the former 2, the beat input 33 of the differentiator is connected, beat input 53 of the reconstruction circuit 2, ^and beat input 43 of the decoder.

Signál s frekvencemi v poměru 1:2 je přivedeň ze signálového vstupu 2 ^na tvarovací vstup 21 tvarovače 2_. Na taktovací vstup 23 tvarovače 2_ je přiveden z řídicího vstupu 2 řídicí hodinový signál, který slouží k taktování tvarovače 2. a dalších obvodů. Tvarovač 2_ upravuje vstupní signál tak, že náběžnou i sestupnou hranu signálu synchronizuje s řídicím hodinovým signálem přivedeným na řídicí vstup 2·A signal with frequencies in the ratio of 1: 2 is applied from the signal input 2 ^{to the} shaping input 21 of the shaper 2. A control clock signal is provided to the clock input 23 of the former 2, which serves to clock the former 2 and other circuits from the control input 2. The former 2 adjusts the input signal by synchronizing the rising and falling edges of the signal with the control clock signal applied to control input 2.

Řídicí hodinový signál má kmitočet o řád vyšší než signál na signálovém vstupu 2· Synchronizovaný signál na tvarovacím výstupu 22 je veden na derivační vstup 31 derivačního obvodu 3. ’The control clock signal has a frequency one order of magnitude higher than the signal at signal input 2. The synchronized signal at the shaping output 22 is routed to the derivative input 31 of the derivative circuit 3. '

Derivační obvod 2 odvodí z náběžné a sestupné hrany signálu na derivačním vstupu 31 pomocí řídicího hodinového signálu na taktovacím vstupu 33 derivačního obvodu 3 pulsy. Pulsy odpovídající náběžné a sestupné hraně se vedou z derivačního výstupu 32 na dekódovací vstup 41 dekodéru 2·The derivative circuit 2 derives pulses from the rising and falling edges of the signal at the derivative input 31 by means of a control clock signal at the timing input 33 of the derivative circuit. The pulses corresponding to the rising and falling edges are passed from the derivation output 32 to the decoding input 41 of the decoder 2.

Dekodér 2 vyhodnotí s pomocí řídicího hodinového signálu na taktovacím vstupu 43 dekodéru 2 vzdálenost mezi pulsy na dekódovacím vstupu 41.The decoder 2 evaluates the distance between the pulses at the decoding input 41 using the clock control signal at the clock input 43 of the decoder.

Na dekódovacím výstupu 42 je signál, u kterého například logická 0 odpovídá nižší frekvenci vstupního signálu a logická 1 odpovídá vyšší frekvenci vstupního signálu. Signál z de243B19 kódovacího výstupu 42 je přiveden na výstup dat 7. a nese digitální informaci obsaženou v signálu na signálovém vstupu _1· ^Pro správné vyhodnocení signálu je však nutné určit okamžik, ,kdy je hodnota na výstupu dat 2 zaručeně platná.On the decoding output 42 is a signal in which, for example, logic 0 corresponds to a lower frequency of the input signal and logical 1 corresponds to a higher frequency of the input signal. De243B19 signal from the output of the encoder 42 is output data 7 and carries digital information contained in the signal on the signal input _1 · ^To signal evaluation is necessary to determine the moment when the value of the output data 2 are guaranteed to be authentic.

Tomu účelu slouží obvod rekonstrukce 2 a obvod synchronizace 6. Na rekonstrukční vstup 51 obvodu rekonstrukce 2 ^se přivádějí pulsy vyrobené derivačním obvodem 2· Obvod rekonstrukce 2 z těchto pulsů vybere s pomocí řídicího hodinového signálu na taktovacím vstupu obvodu rekonstrukce 53 pulsy určující počátek a střed bitového intervalu a obvod synchronizace 6. vybere pulsy odpovídající středu bitového intervalu.This purpose is served by the reconstruction circuit 2 and the synchronization circuit 6. At the inlet 51 reconstructive reconstruction circuit 2 ^are fed pulses produced by the differentiator circuit 2 · reconstruction circuit 2 of the pulses selected by the control clock signal on a clock input of the reconstruction of 53 pulses defining the beginning and the middle of the bit interval and the synchronization circuit 6 selects pulses corresponding to the center of the bit interval.

Aby pulsy na synchronizačním výstupu 62 zavedené na výstup hodin dat 2 skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6_ fázován přes fázovací vstup 62 z výstupu dat 7_.In order for the pulses at the synchronization output 62 applied to the output of the data clock 2 to actually correspond to the center of the bit interval, the synchronization circuit 6 is phased through the phasing input 62 from the data output 7.

Na obr. 3 je jedno z možných zapojení podle principu vynálezu. Průběhy v jednotlivých uzlových obvodech, znázorněné na obr. 4, blíže objasňují vlastní funkci konkrétního zapojení z obr. 3. Označení jednotlivých průběhů uvedených na obr. 4 jsou totožná s označením jednotlivých uzlových bodů z obr. 3.Fig. 3 shows one possible connection according to the principle of the invention. The waveforms in the individual node circuits shown in Fig. 4 illustrate the actual function of the particular wiring in Fig. 3. The designations of the individual waveforms shown in Fig. 4 are identical to the designations of the individual node points in Fig. 3.

Signál s frekvencemi v poměru 1:2 je přiveden ze signálového vstupu 2 na tvarovací vstup 21 tvarovače 2. Na taktovací vstup 23 tvarovače 2. je přiveden z řídicího vstupu 2 řídicí hodinový signál, který slouží k taktování tvarovače 2.A signal with frequencies in the ratio of 1: 2 is applied from the signal input 2 to the shaping input 21 of the former 2. The clock input 23 of the former 2 is supplied to the clock input 23 of the former.

Tvarovač 2, tvořený tvarovacím klopným obvodem 201 upravuje vstupní signál tak, že náběžnou a sestupnou hranu signálu synchronizuje s řídicím hodinovým signálem přivedeným na řídicí vstup 2·The former 2, formed by the forming flip-flop 201, adjusts the input signal by synchronizing the rising and falling edges of the signal with the control clock signal applied to the control input 2.

Řídicí hodinový signál má kmitočet třicet dvakrát vyšší než nižší jmenovitý kmitočet signálu na signálovém vstupu 2· Synchronizovaný signál na tvarovacím výstupu 22 je veden na derivační vstup 31 derivačního obvodu 2·The control clock signal has a frequency thirty times higher than the lower rated frequency of the signal at signal input 2. The synchronized signal at the shaping output 22 is applied to the derivative input 31 of the derivative circuit 2.

Derivační obvod 2 odvozuje z náběžné a sestupné hrany signálu na derivačním vstupu 31 pomocí řídicího hodinového signálu na taktovacím vstupu 33 derivačního obvodu 2 pulsy.The derivative circuit 2 derives pulses from the rising and falling edges of the signal at the derivative input 31 by means of a clock control signal at the clock input 33 of the derivative circuit 2.

Pulsy odpovídající náběžné ‘a sestupné hraně se vedou z derivačního výstupu 32 na dekódovací vstup 41 dekodéru 2· Dekodér 2 je tvořen dekódovacím obousměrným čítačem 401 a dekódovacími klopnými obvody 402 a 403.The pulses corresponding to the rising ‘and falling edges are passed from the derivation output 32 to the decoding input 41 of the decoder 2. The decoder 2 consists of a decoding bidirectional counter 401 and decoding flip-flops 402 and 403.

Pulsem z derivačního obvodu 2 ^se dekódovací čítač 401 nastaví na hodnotu udanou zapojením vstupů A, B, C, D a čítá pulsy řídicího hodinového signálu z řídicího vstupu 2 přivedené na taktovací vstup 43 dekodéru £.With the pulse from the derivative circuit 2 ^{, the} decoding counter 401 is set to the value indicated by the inputs A, B, C, D and counts the pulses of the control clock signal from the control input 2 applied to the clock input 43 of the decoder.

Pokud se dekódovací čítač 401 nastaví dříve než se přeplní, nabude hodnotu V, nevytvoří se přenos a na výstupu dekódovacího čítače 401 se nevytvoří puls podle průběhu 44 na obr. 4. Na dekódovacím výstupu 42 dekodéru 2 bude logická 0, která odpovídá vyšší frekvenci signálu na signálovém vstupu 1.If the decoding counter 401 is set before it is overcrowded, it acquires a value of V, does not transmit, and does not generate a pulse at the output of the decoding counter 401 as shown in FIG. 4. The decoder output 42 of the decoder 2 will be logic 0 corresponding to the higher signal frequency. on signal input 1.

Pokud se dekódovací čítač 401 nenastaví a přeplní, vytvoří se přenos a na výstupu dekódovacího čítače 401 se vytvoří pulš. Na dekódovacím výstupu 42 dekodéru 2 bude logická 1,' která odpovídá nižší frekvenci signálu na signálovém vstupu 2·If the decoding counter 401 is not set and overfilled, a transmission is made and a pulse is output at the output of the decoding counter 401. The decoder output 42 of the decoder 2 will be logic 1 corresponding to the lower frequency of the signal at the signal input 2.

Signál z dekódovacího výstupu 42 je přiveden na výstup dat 7_ a nese digitální informaci obsaženou v signálu na signálovém vstupu 2·The signal from the decoding output 42 is output to the data 7 and carries the digital information contained in the signal at the signal input 2.

Pro správné vyhodnocení signálu je však nutné určit okamžik, kdy je hodnota na výstupu dat £ zaručeně platná. Tomu účelu slouží obvod rekonstrukce £ a obvod synchronizace £.However, to correctly evaluate the signal, it is necessary to determine when the value at the output of data 6 is guaranteed to be valid. The reconstruction circuit 8 and the synchronization circuit 8 serve this purpose.

Na rekonstrukční vstup 51 obvodu rekonstrukce £ se přivádějí pulsy vyrobené derivačním obvodem £.Pulses produced by the derivative circuit 6 are supplied to the reconstruction input 51 of the reconstruction circuit 8.

Obvod rekonstrukce £, tvořený rekonstrukčními klopnými obvody 502, 503, rekonstrukčním obousměrným čítačem 501 a hradlem 504, vybere z těchto pulsů pomocí řídicího hodinového signálu na taktovacím vstupu obvodu rekonstrukce 53 pulsy, které určují začátek a střed bitového Intervalu a obvod synchronizace £, tvořený obvody 601, 602 a 603 vybere pulsy odpovídající středu bitového intervalu.Reconstruction circuit 50, consisting of reconstruction flip-flops 502, 503, reconstructive bidirectional counter 501, and gate 504, selects pulses that determine the start and center of the bit interval and the synchronization circuit £ formed from the pulses using the clock control signal at the clock input of the reconstruction circuit 53. 601, 602, and 603 select pulses corresponding to the center of the bit interval.

Aby pulsy na synchronizačním výstupu 62, zavedené na výstup hodin dat £ skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6 fázován přes fázovací vstup 63 negací signálu na výstupu dat £.In order for the pulses at the synchronization output 62, applied to the output of the data clock 6 to actually correspond to the center of the bit interval, the synchronization circuit 6 is phased through the phasing input 63 by negating the signal at the data output 6.

Analogový signál, průběh A, po zesílení do limitace a po převedení na logické úrovně nebo samotný signál v logických úrovních se zpracovává pouze číslicovým způsobem. Při zpracování signálu je jediným určujícím parametrem kmitočet řídicího hodinového signálu na řídicím vstupu £.The analog signal, waveform A, after amplification into limitation and after being converted to logical levels, or the signal itself in logical levels, is processed only numerically. In signal processing, the only determining parameter is the frequency of the control clock signal at control input 6.

Celý obvod lze přeladit na jiné pracovní frekvence změnou kmitočtu řídicího hodinového signálu. Tato vlastnost je zvláště žádoucí u systémů řízených kmitočtovými ústřednami nebo u systémů řízených mikroprocesory.The entire circuit can be tuned to other operating frequencies by changing the frequency of the control clock signal. This feature is particularly desirable for frequency-controlled systems or microprocessor-controlled systems.

Obvod umožňuje zpracovat i takový signál, u kterého se kmitočet odchyluje od jmenovitých hodnot o - 25 %. K takové situaci může dojít při záznamu a snímání signálu z pohybujícího se média.The circuit also allows to process such a signal in which the frequency deviates from the nominal values by - 25%. This may occur when recording and sensing a signal from a moving medium.

Claims

SUBJECT OF THE INVENTION

1. A circuit for distinguishing signals with frequencies in the ratio of 1: 2, characterized in that the signal input (1) is connected via a former (2), a derivative circuit (3) and a decoder (4) to a data output (7), the output (32) being connected simultaneously via the reconstruction circuit (5) and the synchronization circuit (6) to the output of the data clock (8), the decoding output (42) being connected simultaneously to the phase input (62) of the synchronization circuit (6).

Circuit according to claim 1, characterized in that the control input (9) is connected to the clock input (23) of the former (2), to the clock input (33) of the derivative circuit (3), and to the clock input (53) of the reconstruction circuit. (5) and to the clock input (43) of the decoder (4).