CS243830B1

CS243830B1 - Connection of excitation circuit of power transistor switches

Info

Publication number: CS243830B1
Application number: CS844091A
Authority: CS
Inventors: Jaromir Kolouch; Hynek Prikryl; Mojmir Prokop; Jaroslav Hlavaty; Stanislav Holubec
Original assignee: Jaromir Kolouch; Hynek Prikryl; Mojmir Prokop; Jaroslav Hlavaty; Stanislav Holubec
Priority date: 1984-05-31
Filing date: 1984-05-31
Publication date: 1986-07-17
Also published as: CS409184A1

Abstract

Řešeni se týká zapojení budicího obvodu výkonových tranzistorových spínačů, sestávajícího z alespoň jednoho budicího stupně, připojeného svým výstupem na vstup jemu příslušného výkonového tranzistorového spínače, a opatřeného jednak svým napájecím přípojem, jednak svým uzemňovacím přípojem, připojeným na společný uzemňovací vodič, a jednak svým prvním vstupem, napojeným na řídicí signál. Účelem zapojení je zejména docílení ochrany výkonových tranzistorových spínačů před poklesem napájecího napětí budicího obvodu, přičemž ztráty v budicím stupni mají výrazně nižší úroveň než u stávajících zapojení. Uvedeného účelu se dosáhne tím, že napájecí přípoj každého z budicích stupňů je připojen na společný přívod napájecího napětí, na který je připojen svým napájecím přípojem hladinový klopný obvod, jehož uzemňovací přípoj je připojen na společný uzemňovací vodič a jehož pracovní výstupy o počtu, odpovídajícím počtu budicích stupňů, jsou připojehy na jim příslušné druhé vstupy budicích stupňů.The solution concerns the connection of the excitation circuit of power transistor switches, consisting of at least one excitation stage, connected by its output to the input of the corresponding power transistor switch, and provided with its power supply connection, its ground connection connected to a common ground conductor, and its first input connected to a control signal. The purpose of the connection is in particular to achieve protection of the power transistor switches against a drop in the supply voltage of the excitation circuit, while the losses in the excitation stage are significantly lower than in existing connections. The stated purpose is achieved by the power supply connection of each of the excitation stages being connected to a common supply voltage supply, to which is connected by its power connection a level flip-flop circuit, whose ground connection is connected to a common ground conductor and whose working outputs, in a number corresponding to the number of excitation stages, are connected to their respective second inputs of the excitation stages.

Description

Vynález se týká zapojení budicího obvodu výkonových tranzistorových spínačů, sestávajících z alespoň jednoho budicího stupně, připojeného svým výstupem na vstup jemu příslušného, výkonového tranzistorového spínače, a opatřeného jednak svým napájecím přípojem, jednak svým uzemňovacím přípojem, připojeným na společný uzemňovací vodič, a jednak svým prvním vstupem, napojeným na řídicí signál.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit of a power transistor switch circuit comprising at least one excitation stage connected by its output to an input thereof, a power transistor switch and having both its power connection and its earthing connection connected to a common ground conductor. the first input connected to the control signal.

V Současné době převážně užívané zapojení budicího obvodu výkonových tranzistorových spínačů používá napájecí napětí takové velikosti, aby při krátkodobém snížení síťového napětí nemohlo dojít k poklesu napájecího napětí pod nebezpečnou hranici, při níž dochází k nedostatečnému vybuzení výkonových tranzistorových spínačů a tím k jejich ohrožení.The currently used circuit of the power transistor switch drive circuit uses a supply voltage of such magnitude that the short-term reduction of the mains voltage does not allow the supply voltage to drop below the dangerous limit, which leads to insufficient excitation of the power transistor switches.

Při provozu výkonových tranzistorových spínačů v náročných podmínkách je toto řešení provázeno zvýšeným ztrátovým výkonem v prvcích, omezujících budicí proud, á je únosné jen při relativně malých budicích proudech.When operating the power transistor switches in harsh environments, this solution is accompanied by an increased power dissipation in the field current limiting elements, and is only acceptable at relatively low field currents.

Jiným známým užívaným řešením je zapojení, které snímá saturační napětí výkonového tranzistorového spínače po dobu jeho sepnutí a při překročení nebezpečné hodnoty tohoto napětí způsobí zablokování výkonového tranzistorového spínače a tím jeho vyřazení z provozu.Another known solution used is a circuit that senses the saturation voltage of the power transistor switch for the duration of its switch-on and, if the dangerous value of this voltage is exceeded, causes the power transistor switch to be blocked and thus rendered inoperative.

Toto zapojení je poměrně komplikované a navíc neumožňuje automatické opětné uvedení výkonového tranzistorového spínače do činnosti jednoduchými prostředky.This wiring is quite complicated and, moreover, does not allow automatic power transistor switch to be reactivated by simple means.

Výše uvedené nedostatky jsou odstraněny u zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu, jehož podstata spočívá v tom, že napájecí přípoj každého z budicích stupňů je připojen na společný přívod napájecího napětí, na který je připojen svým napájecím přípojem hladinový klopný obvod, jehož uzemňovací přípoj je připojen na společný územňovagí vodič a jehož praoovní výstupy o počtu, odpovídajícím počtu budicích stupňů, jsou připojeny na jim příslušné druhé vstupy budicích stupňů.The above-mentioned drawbacks are eliminated in connection of the excitation circuit of the power transistor switches according to the invention, which consists in that the supply connection of each of the excitation stages is connected to a common supply voltage supply, to which its flip-flop is connected. it is connected to a common ground conductor and whose work outputs of a number corresponding to the number of excitation stages are connected to their respective second excitation stage inputs.

Tímto zapojením budicího obvodu výkonových tranzistorových spínačů podle vynálezu se při jeho poměrné jednoduchosti dosáhne podstatného snížení výkonových ztrát v prvcích, omezujících budicí proud.This circuitry of the power transistor switches according to the present invention results in a substantial reduction of the power losses in the elements limiting the field current, with relative simplicity.

Při obnovení'správné hodnoty napájecího napětí uvede vřazený hladinový klopný obvod opět automaticky všechny výkonové tranzistorové spínače do funkce. To je výhodné jak u výkonových tranzistorových spínačů, určených pro řízení elektrických strojů, zejména točivých, u nichž se krátkodobé zablokování výkonových tranzistorových spínačů buň nemusí vůbec nežádoucím způsobem projevit a/nebo i při vzniku určité polohové ohyby, způsobené zablokováním výkonových tranzistorových spínačů, nedojde k trvalé ztrátě silového působení, zejména kroutícího momentu.When the power supply voltage is restored, the flip-flop will automatically reset all power transistor switches. This is advantageous both for power transistor switches intended for the control of electrical machines, especially rotary machines, in which the short-term blocking of the power transistor switches may not be undesirable at all and / or even at certain positional bends caused by blocking the power transistor switches permanent loss of force, especially torque.

Zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu lze výhodně opatřit navíc indikačním klopným obvodem, kterého je možno použít v případě polohové chyby, způsobené zablokováním výkonových tranzistorových spínačů, k její indikaci a pro možnost převedení nadřazeného řídicího systému do nouzového provozního režimu.The wiring circuit of the power transistor switches according to the invention may advantageously be provided with an indication flip-flop which can be used in the event of a position error caused by the power transistor switches being blocked, to indicate it and to enable the higher-level control system to be in emergency operation.

Na připojeném výkresu je znázorněn příklad provedení zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu, kde na obr. l je zobrazeno blokové schéma zapojení a obr. 2 ukazuje možné vytvoření hladinového klopného obvodu.In the accompanying drawing, there is shown an exemplary embodiment of the wiring circuit of the power transistor switches according to the invention, in which Fig. 1 shows a block diagram of the circuit and Fig. 2 shows a possible formation of a level flip-flop.

Z obr. 1 je zřejmé, že zapojení budicího obvodu výkonových tranzistorových spínačů _3 podle¹ vynálezu sestává z alespoň jednoho budioího stupně' 2, který je svým výstupem- '25 připojen na vstup '31 jemu příslušného výkonového tranzistorového spínače' _3< přičemž každý budicí stupeň 2 je opatřen jednak svým napájecím přípojem 21, jednak svým uzemňovacím přípojem 22, který je připojen na společný uzemňovací vodič 6., a jednak svým prvním vstupem '23, na který se přivádí řídicí signál.From Fig. 1 it is evident that the excitation circuit diagram of the power transistor switches _3 ¹ according to the invention comprises at least one stage budioího '2, which is its '25 through the outlet connected to respective input '31 him power transistor switch' _3 <wherein each excitation stage 2 is provided with its power connection 21, on the one hand, and its ground connection 22, which is connected to a common ground wire 6, and on the other hand with its first input 23, to which a control signal is applied.

Napájecí přípoj' '21 každého z budicích stupňů £ je připojen na společný přívod 5 napájecího napětí, na který je připojen svým napájecím připojen! TI hladinový klopný obvod' £. Tento hladinový klopný obvod' £ je svým uzemňovacím přípojem' '12 připojen na společný uzemňovací vodič £, přičemž pracovní výstupy '13 hladinového klopného obvodu' £ o počtu, odpovídajícím počtu budicích stupňů' £, jsou připojeny na jim příslušné druhé vstupy '24 budicích stupňů £.The power supply 21 of each of the excitation stages 6 is connected to a common power supply 5 to which it is connected by its power supply. T1 level flip-flop. This surface flip-flop is connected to its common ground conductor by its earthing connection 12, and the working outputs 13 of the flip flop corresponding to the number of excitation stages 6 are connected to the respective second excitation inputs 24 of the excitation stages. degrees £.

Hladinový klopný obvod' £ lze pak navíc opatřit i indikačním výstupem '14, připojeným na vstup' '41 indikačního klopného obvodu' _4, pro možnost indikace polohové chyby, vzniklé při zablokování výkonových tranzistorových spínačů £, a pro možnost převedení nadřazeného řídicího systému do nouzového provozního režimu.In addition, the level flip-flop can also be provided with an indication output 14 connected to the input 41 of the flip-flop 4 to indicate a position error resulting from the blocking of the power transistor switches and to transfer the master control system to the emergency operating mode.

Jak je patrno podle obr. 2, hladinový klopný obvoď £, který v případě poklesu napájecího napětí zablokuje všechny výkonové tranzistorové spínače' 3, sestává z prvního rezistoru 50, který je připojen prvním přípojem '501 na společný přívod £ napájecího napětí.As can be seen in FIG. 2, the flip-flop circuit, which in the event of a drop in supply voltage, blocks all power transistor switches 3, consists of a first resistor 50 which is connected by a first terminal 501 to a common supply voltage.

Tento první rezistor '50 je pak svým druhým přípojem '502 připojen jednak na první přípoj '511 druhého rezistoru '51, jehož druhý přípoj' '512 je připojen na společný uzemňovací vodič £, a jednak na první přípoj' '521 třetího rezistoru '52, který je připojen svým druhým přípojem '522 jednak na první přípoj' '531 čtvrtého rezistoru' '53 a jednak na bázi' '152 prvního tranzistoru' '15 typu NPN.The first resistor 50 is then connected to the first terminal 511 of the second resistor 51 with its second terminal 502, the second terminal 512 being connected to a common ground wire 54, and to the first terminal 521 of the third resistor 52 which is connected by its second terminal 522 to the first terminal 531 of the fourth resistor 53 and based on the NPN type 152 of the first transistor 15.

První tranzistor '15 typu NPN je připojen emitorem '151 jednak na první přípoj '591 desátého rezistoru '59, jehož druhý přípoj' 592 je připojen na společný uzemňovací vodič £, a jednak na emitor 16£ druhého tranzistoru '16 typu NPN.The first NPN-type transistor 15 is connected to the first connection 591 of the tenth resistor 59 whose second connection 592 is connected to the common ground wire 6 and to the emitter 16 of the second NPN transistor 16.

Kolektor '163 druhého tranzistoru '16 typu NPN je připojen jednak na druhý přípoj' '532 čtvrtého rezistoru 53 a jednak na druhý přípoj 552 šestého rezistoru ££, který je prvním přípojem 551 připojen na společný přívod £ napájecího napětí, přičemž báze 162 druhého tranzistoru 16 typu NPN je připojena jednak na první přípoj 571 osmého rezistoru 57, který je druhým přípojem 572 připojen na společný uzemňovací vodič'£, a jednak na druhý přípoj 562 sedmého rezistoru 56.The collector '163 of the second transistor '16 of the NPN type is connected both to the second terminal 532 of the fourth resistor 53 and to the second terminal 552 of the sixth resistor 54 which is connected to the common supply voltage 6 through the first terminal 551. The NPN 16 is connected to the first terminal 571 of the eighth resistor 57, which is connected to the common ground conductor 56 by the second terminal 572, and to the second terminal 562 of the seventh resistor 56.

Sedmý rezistor '56 je pak svým prvním přípojem '561 připojen na společný přívod £ napájecího napětí, na který je připojen první přípoj '541 pátého rezistoru 54, který je druhým přípojem '542 připojen na kolektor Γ53 prvního tranzistoru 15 typu NPN . Na kolektor 153 prvního tranzistoru’ '15 typu NPN je připojena báze '172 třetího tranzistoru 17 typu PNP, jehož emitor '171 je připojen na společný přívod' £ napájecího napětí a jehož kolektor 173 je připojen jednak na první přípoj '581 devátého rezistoru 58, který je druhým přípojem 582 připojen na společný uzemňovací vodič £, jednak na pracovní výstupy '13 hladinového klopného obvodu £ a jednak na indikační výstup' 14 hladinového klopného obvodu £.The seventh resistor 56 is then connected by its first terminal 561 to a common power supply 6 to which the first terminal 541 of the fifth resistor 54 is connected and connected via the second terminal 542 to the collector 53 of the first NPN 15 transistor. A collector 153 of a third PNP transistor 17 is connected to the collector 153 of the first NPN transistor 15, whose emitter 171 is connected to a common supply voltage 6 and whose collector 173 is connected to the first connection 581 of the ninth resistor 58, which is connected to the common ground conductor 6 by the second connection 582, on the one hand to the working outputs 13 of the surface flip-flop and on the other hand to the indicating output 14 of the flip-flop.

Je třeba, aby první rezistor '50 a/nebo druhý rezistor 51 a/nebo sedmý rezistor 56 a/nebo osmý rezistor 57 měl nelineární charakteristiku, čímž dojde k vytvoření správné prahové úrovně napájecího napětí, při míž se hladinový klopný obvod £ překlápí.It is desirable that the first resistor 50 and / or the second resistor 51 and / or the seventh resistor 56 and / or the eighth resistor 57 have a non-linear characteristic, thereby providing the correct supply voltage threshold at which the flip flop flips.

Je výhodné vytvořit první tranzistor 15 typu NPN a druhý tranzistor 16 typu NPN jako jeden dvojitý tranzistor typu NPN, čímž se dosáhne lepší reprodukovatelnostl prahové úrovně napájecího napětí, při níž dochází k zablokování výkonových tranzistorových spínačů £, což je způsobeno lepším teplotním souběhem voltampérových charakteristik přechodu báze-emitor tohoto dvojitého tranzistoru vůči dvěma jednoduchým tranzistorům.It is advantageous to design the first NPN transistor 15 and the second NPN transistor 16 as a single NPN double transistor, thereby providing better reproducibility of the supply voltage threshold at which the power transistor switches 8 are blocked due to better temperature junction of the volt-amper transition characteristics. base-emitter of this double transistor to two single transistors.

Princip činnosti zapojení budicího obvodu výkonových tranzistorových spínačů £ podle vynálezu je následující.The operating principle of the wiring circuit of the power transistor switches 6 according to the invention is as follows.

Při správné hodnotě napájecího napětí jě v hladinovém klopném obvodu £ otevřen třetí tranzistor 17 typu PNP, takže prostřednictvím pracovních výstupů 13 hladinového klopného obvodu 2 3® umožněna činnost výkonových tranzistorových spínačů' g. V případě poklesu napájecího napětí je prostřednictvím nelineárního můstku, sestávajícího z prvního rezistoru 50, druhého rezistoru' 51, sedmého rezistoru '56 a osmého rezistoru '57, z nichž alespoň jeden má nelineární charakteristiku, zablokován třetí tranzistor¹ 17 typu PNP, takže dojde působením pracovních výstupů '13 hladinového klopného obvodu' 2 k zablokování výkonových tranzistorových spínačů g a tím k vyloučení nadměrného vzrůstu výkonových ztrát v těchto výkonových tranzistorových spínačích g.At the correct voltage level, a third PNP transistor 17 is opened in the flip-flop circuit 6, so that the power transistor switches g can be operated via the output outputs 13 of the flip-flop circuit 33. In the event of a drop in supply voltage, a non-linear bridge resistor 50, second resistor '51, the seventh resistor and the eighth resistor '56 '57, of which at least one has a nonlinear characteristic, blocked ^one third transistor 17 of the PNP type, so there is the action of the working outputs of the level flip-flop '13' 2 to lock the power transistor switches g thereby avoiding an excessive increase in power losses in these power transistor switches g.

Po obnovení správné hodnoty napájecího napětí je prostřednictvím téhož nelineárního můstku, sestávajícího z prvního rezistoru 50, druhého rezistoru' '51, sedmého rezistoru '56 a osmého rezistoru 57, automaticky otevřen třetí tranzistor '17 typu PNP, čímž dojde k obnovení funkce výkonových tranzistorových spínačů 3.After restoring the correct supply voltage, a third PNP transistor 17 is automatically opened via the same non-linear bridge consisting of the first resistor 50, the second resistor '51, the seventh resistor '56 and the eighth resistor 57, thereby restoring the function of the power transistor switches. 3.

Claims

1. Connection of an excitation circuit of a power transistor switch, consisting of at least one excitation stage, connected by its output to the input of its respective power transistor switch and having both its power connection and its earthing connection connected to a common ground wire and its first input connected to the output of the control signal, characterized in that the supply connection (21) of each of the excitation stages (2) is connected to a common supply (5) of the supply voltage to which it is connected by its supply connection (11). whose ground connection (12) is connected to a common ground wire (6) and whose working outputs (13) of a number corresponding to the number of excitation stages (2) are connected to their respective second excitation stage inputs (24) (2) .

Wiring according to claim 1, characterized in that the level flip-flop (1) is provided with an indicating output (14) which is connected to the input (41) of the indicating flip-flop (4). ³

Connection according to Claims 1 and 2, characterized in that the level flip-flop (1) consists of a first resistor (50) connected by a first connection (501) to a common supply (5) of the supply voltage and connected by a second connection (502) to a first connection (511) of a second resistor (51) whose second connection (512) is connected to a common ground wire (6), and to a first connection (521) of a third resistor (522) whose second connection (522) is connected firstly, on the first connection (531) of the fourth resistor (53), and secondly on the base (152) of the first transistor (15) of the NPN type, whose emitter (151) is connected to the first connection (591) of the tenth resistor (59), the connection (592) is connected to a common ground conductor (6) and to an emitter (161) of a second NPN-type transistor (16) whose collector (163) is connected to a second connection (532) of a fourth resistor (53) and to the second connection (552) of the sixth resistor (55) is the first connection (551) is connected to a common supply (5) of the supply voltage, and its base (162) is connected to the first connection (571) of the eighth resistor (57), whose second connection (572) is connected to the common ground conductor And the second terminal 562 of the seventh resistor, the first terminal 561 of which is connected to a common power supply. to which the first connection (541) of the fifth resistor (54) is connected, whose second connection (542) is connected to the collector (153) of the first transistor (15) of the NPN type to which the base (172) of the third transistor is connected 17) of the PNP type connected to the common supply (5) of the supply voltage and connected by the collector (173) to the first connection (581) of the ninth resistor (582), the second connection (582) of which is connected to the common ground conductor 6), on the one hand to the working outputs (13) of the level flip-flop (1) and on the other hand, to the indication output (14) of the flip-flop (1), the first transistor (50) and / or second 'transistor (51) and / or seventh the transistor (56) and / or the eighth transistor (57) is non-linear.

4. The circuit according to claim 3, wherein the first NPN transistor (15) and the second NPN transistor (16) are formed as a single NPN double transistor.