CS244030B1

CS244030B1 - Involvement of microcomputers for cooperation with auxiliary bus

Info

Publication number: CS244030B1
Application number: CS846929A
Authority: CS
Inventors: Jan Bydzovsky; Jiri Vitinger; Gert Ullrich
Original assignee: Jan Bydzovsky; Jiri Vitinger; Gert Ullrich
Priority date: 1984-09-14
Filing date: 1984-09-14
Publication date: 1986-07-17
Also published as: CS692984A1

Abstract

Zapojení několika počítačů nebo mikropočítačů oro spolupráci s pomocnou sběrnicí svpřipojenými obvody, kterými mohou být pamět libovolného typu a analogově číslicové, popř. číslicově analogové převodníky. Spolupráce je zprostředkována komunikačním obvodem, který spojuje každý mikropočítač s pomocnou sběrnicí. Komunikační obvod je tvořen datovým, adresovým a řídicím oddělovacím obvodem, adresovým dekodérem, klopnými obvody a zpoždovacím, tvarovacím a součinovým obvodem, V případě, že o komunikaci se společnou sběrnici žádá současně více mikropočítačů, prioritní dekodér předepisuje některým z nich vyšší prioritu. V zapojeni je možné při paralelní spolupráci volit okamžik snímáni, tedy i převodu vstupních veličin.Connection of several computers or microcomputers for cooperation with an auxiliary bus with connected circuits, which can be memory of any type and analog-to-digital or digital-to-analog converters. Cooperation is mediated by a communication circuit that connects each microcomputer with the auxiliary bus. The communication circuit consists of a data, address and control separation circuit, an address decoder, flip-flops and a delay, shaping and product circuit. In the event that several microcomputers request communication with a common bus at the same time, the priority decoder prescribes a higher priority to some of them. In the connection, it is possible to choose the moment of sensing, i.e. the conversion of input quantities, during parallel cooperation.

Description

Vynález ae týká zapojeni mikropočítačů pro spolupráci s pomocnou sběrnicí, sestávající z nejméně dvou mikropočítačů, prioritního dekodéru · pomocné sběrnice s připojenými obvody, kterými mohou být parně t libovolného typu, a analogově číslicové, popřípadě číslicově analogové převodníky.The invention relates to a microcomputer for cooperating with an auxiliary bus, comprising at least two microcomputers, a priority decoder, an auxiliary bus with connected circuits, which can be any type of steam, and analog-to-digital converters.

Technické řeěení spolupráce několika mikropočítačů se společnou pamětí není z dostupných pramenů dosud známá· V Dřípadě spojeni s analogově číslicovým převodníkem je spolupráce několika mikropočítačů nebo počítačů možná.The technical solution of cooperation of several microcomputers with common memory is not yet known from available sources. · In case of connection with analog-to-digital converter, cooperation of several microcomputers or computers is possible.

Tento způsob řeSení je znám. Jeho nevýhodou však je, že analogově číslicový převodník převádí trvale, není synchronizovaný, tedy i okamžik snímání analogových veličin nelze volit. Tento převodník je zapojen jako asynchronní periferie mikropočítače.This method is known. However, its disadvantage is that the analog-to-digital converter converts permanently, it is not synchronized, so even the moment of analogue quantities sensing cannot be selected. This converter is connected as an asynchronous peripheral of microcomputer.

Uvedené nevýhody odstraňuje zapojení podle předloženého vynálezu, kdy je možné při paralelní spolupráci volit okamžik snímání a tedy i převodu vstupních veličin a jeho podstata spočívá v tom, že komunikační obvod sestává z adresového dekodéru, který je spojen a adresovou sběrnici mikropočítače, s nimi je adresový dekodér spojen dále prostřednictvím signálového vstupu čtení dat, signálového vstupu zápis dat a vstupu Dro synchronizační signál.These disadvantages are eliminated by the circuit according to the present invention, where it is possible to select the moment of sensing and thus also the conversion of input quantities in parallel cooperation and its essence is that the communication circuit consists of an address decoder connected and microcomputer address bus. the decoder is further coupled via a data read signal input, a data write signal input, and a Dro synchronization signal input.

Signálový vstup čtení dat a signálový vstup zápis dat komunikačního obvodu je přes řídicí oddělovací obvod přioojen na signálový vstup čtení dat a signálový vstup zápisu dat pomocné sběrnice. Adresová sběrnice dílčího mikropočítače je přes adresový oddělovací obvod, který je paralelně spojen se signálovým vstupem čtení dat a signálovým vstupem zápis dat adresového dekodéru, spojena s adresovými vodiči pomocné sběrnice.The data read signal input and the data circuit write input signal of the communication circuit are connected via the control decoupling circuit to the data read signal input and the auxiliary bus data write signal input. The address bus of the subcomputer is connected to the address wires of the sub-bus via an address separation circuit which is connected in parallel to the data input signal input and the address decoder data input signal.

První výstup adresového dekodéru je spojen s prioritním dekodérem, jehož výstup je paralelně spojen se vstupem zpožáovacího obvodu, s prvním vstupem monostabilního klopného obvodu, s třetím vstupem řídicího oddělovacího obvodu, se vstupem adresového oddělovacího obvodu a se vstupem datového oddělovacího obvodu, který je jednou stranou spojen s datovou sběrnicí dílčího mikropočítače a druhou stranou s datovými vodiči pomocné sběrnice.The first address of the address decoder is coupled to a priority decoder, the output of which is connected in parallel to the delay circuit input, the first monostable flip-flop input, the third control decoder circuit input, the address decoder circuit input, and the one side data input circuit connected to the subcomputer data bus and the other side to the auxiliary bus data wires.

Výstup informačního signálu pomocné sběrnice je paralelně spojen s druhým vstupem monostabilního klopného obvodu a se vstupem tvarovacího obvodu, jehož výstup je připojen na první vstup součinového obvodu, na jehož druhý vstup je připojen výstup zpožáovacího obvodu.The output of the auxiliary bus information signal is connected in parallel to the second input of the monostable flip-flop and to the input of the forming circuit, the output of which is connected to the first input of the product circuit, to the second input of which the delay circuit output is connected.

Výstuo součinového obvodu, spojený s výstupem monostabilního klopného obvodu, je spojen s nulovacím vstupem klopného obvodu, jehož nastavovací vstup je spojen s druhým výstupem adresového dekodéru. Výstup klopného obvodu je spojen se vstupem informačního signálu dílčího mikropočítače.The product circuit output coupled to the monostable flip-flop output is coupled to the flip-flop reset input, whose setting input is coupled to the second address of the address decoder. The output of the flip-flop is connected to the information signal input of the subcomputer.

Obvodové zapojení, které umožňuje spolupráci pouze jednoho počítače s pomocnou sběrnicí je znázorněno na přiloženém výkresu.The circuitry that allows only one computer to work with the auxiliary bus is shown in the attached drawing.

Mikropočítače nebo počítače jsou označeny Ml-Mk. pomocná sběrnice PS. K této pomocné sběrnici PS jsou připojeny obvody APM. které mohou být tvořeny pamětí libovolného typu a převodníky analogově číslicovými, popřípadě číslicově analogovými. Pomocná sběrnice PS je tvořena adresovými vodiči AS, datovými vodiči PS a vodiči řídicích signálů, kterými jsou podle předmětu vynálezu signál zápis dat WR, čtení dat RD a informační signál RDY. podávající informaci o připravenosti připojených obvodů APM pomocné sběrnice PS ke spolupráci.Microcomputers or computers are labeled Ml-Mk. auxiliary bus PS. APM circuits are connected to this PS auxiliary bus. which may consist of any type of memory and analog-to-digital or digital-to-analog converters. The sub-bus PS is formed by address wires AS, data wires PS and control signal wires which according to the present invention are a data write signal WR, a data read RD and an information signal RDY. providing information on the readiness of the connected APM Auxiliary Bus PS circuits for cooperation.

Mezi mikropočítače M1-Mk a pomocnou sběrnici PS jsou zapojeny komunikační obvody KD1 -KDk. které spojují každý z ijikropočítačů Ml -Mk s pomocnou sběrnicí PS a přes tyto obvody probíhá veškerý přenos dat.Communication circuits KD1 -KDk are connected between the M1-Mk microcomputer and the PS auxiliary bus. which connect each of the ML-MK microcomputers to the PS auxiliary bus, and all data transmission takes place over these circuits.

Adresový dekodér ADI komunikačního obvodu KD1 je spojen s adresovou sběrnicí AS1 mikro3 počítače Ml. s nímž je dále spojen prostřednictvím signálového vstupu RDI čtení dat, signálového vstupu WR1 zápis det a vstupu pro synchronizační signál SY1. Signálový vstup RD1 čtení dat a signálový vstup WR1 zápis dat komunikačního obvodu KD1 je přes řídicí oddělovací obvod 01 připojen na signálový vstup RD čtení dat a signálový vstup WR zápis dat pomocné sběrnice 28Adresová sběrnice AS1 dílčího mikropočítače Ml je přes adresový oddělovací obvod V1 . který je paralelně spojen se signálovým vstupem RDI čtení dat a signálovým vstupem WR1 zápis dat adresového dekodéru AD1 spojena s adresovými vodiči AS pomocné sběrnice PS.The address decoder ADI of the communication circuit KD1 is coupled to the address bus AS1 of the micro3 computer M1. with which it is further connected via the data read signal input RDI, the write data input WR1 and the input for the synchronization signal SY1. The data read signal input RD1 and the data input signal input WR1 of the communication circuit KD1 are connected via the control isolation circuit 01 to the data read signal input RD and the data input signal WR of the auxiliary bus data 28. which is connected in parallel with the data input signal input RDI and the data input signal input WR1 of the address decoder AD1 connected to the address wires AS of the auxiliary bus PS.

První výstup adresového dekodéru AS1 je spojen s prioritním dekodérem PD. jehož výstup je paralelně spojen se vstupem zpožáovacího obvodu 31 . ^s prvním vstupem monostabilního klopného obvodu NI . s třetím vstupem řídicího oddělovacího obvodu OL, ^se vstupem adresového oddělovacího obvodu V1 a se vstupem datového oddělovacího obvodu D1. který je jednou stranou spojen s datovou sběrnicí PSI.dílčího mikropočítače Ml a druhou stranou s datovými vodiči PS pomocné sběrnice PS.The first output of the address decoder AS1 is coupled to the priority decoder PD. whose output is connected in parallel to the input of the delay circuit 31. ^{with the} first input of the monostable flip-flop NI. a third control input buffer circuit OL ^{to the} input of the address buffer circuit and V1 to the input data buffer circuit D1. which is connected by one side to the data bus PS1 of the subcomputer M1 and the other side to the data conductors PS of the auxiliary bus PS.

Výstup informačního signálu RDY pomocné sběrnice PSi.je paralelně spojen s druhým vstupem monostabilního klopného obvodu NI, a se vstupem tvarovacího obvodu BL· Jeho výstup je připojen na první vstup součinového obvodu SJ>, na jehož druhý vstup je připojen výstup zpožSovacího obvodu 31. Výstup součinového obvodu S1. spojený s výstupem monostabilního klopného obvodu N1 . je spojen s nulovacím vstupem R klopného obvodu K£, jehož nastavovací vstup £ je spojen s druhým výstupem adresového dekodéru AD1. Výstup klopného obvodu K1 je spojen se vstupem informačního signálu RDY1 dílčího mikropočítače ML·The output of the information signal RDY of the auxiliary bus PSi is connected in parallel to the second input of the monostable flip-flop NI, and to the input of the shaping circuit BL · Its output is connected to the first input of the product circuit SJ>. product circuit S1. connected to the output of the monostable flip-flop N1. it is coupled to the reset input R of the flip-flop K1, whose setting input £ is connected to the second output of the address decoder AD1. The output of flip-flop K1 is connected to the input of the information signal RDY1 of the ML microcomputer ·

V případě, že o spolupráci s připojenými obvody APM pomocné sběrnice PS žádá mikropočítač ML, je vysílaná neadresové sběrnice AS1 mikropočítače Ml odpovídající adresa. V adresovém dekodéru AD1 se adresa vyhodnotí spolu s řídicími signály mikopočítače ML, kterými jsou signál zápis dat WR1. signál čtení dat RDI a synchronizační signál SY1.If the microcomputer ML requests to cooperate with the connected APM circuits of the auxiliary bus PS, the corresponding address AS1 of the microcomputer M1 is transmitted. In the address decoder AD1, the address is evaluated together with the control signals of the microcomputer ML, which is the data write signal WR1. RDI data read signal and SY1 synchronization signal.

Pomocné sběrnici PS je vyhrazena určitá oblast adres, která je pro všechny mikropočítače Ml-Mk společná. Je-li z mikropočítače Ml vysílaná na adresovou sběrnici AS1 adresa připojených obvodů APM pomocné sběrnice PS a je požadováno čtení nebo zápis dat, vyhodnotí se tento požadavek v adresovém dekodéru AD1 a komunikační obvod KD1 vysílá signál požadavku na komunikaci KR1.A specific address range is reserved for the PS sub-bus, which is common to all Ml-Mk microcomputers. If from the microcomputer M1 transmitted to the address bus AS1 the address of the connected APM sub-circuits PS is requested and data reading or writing is requested, this request is evaluated in the address decoder AD1 and the communication circuit KD1 transmits the KR1 communication request signal.

Současně je z adresového dekodéru ADI. vyslán signál, který je přiveden na nastavovací vstup S klopného obvodu K1. který se překlopí a do mikropočítače Ml je vysílán informační signál RDY1 takové napětové úrovně, která odpovídá stavu nepřipravenosti obvodu, do kterého se zapisuje nebo se čte.At the same time it is from the address decoder ADI. a signal is sent to the setting input S of the flip-flop K1. The signal RDY1 is sent to the microcomputer M1 at a voltage level corresponding to the unprepared state of the circuit to which it is written or read.

Odpovídající napělová úroveň zastaví činnost mikropočítače ML, do té doby, než bude klopný obvod K1 překlopen zpět do výchozího stavu. Signál požadavku na komunikaci KR1 je přiveden na prioritní dekodér PD, který vyhodnotí žádost o komunikaci a v případě, že s pomocnou sběrnicí PS nespolupracuje jiný mikropočítač Ml-Mk. je vyslán z prioritního dekodéru PD signál KP1. který povoluje komunikaci mikropočítače M1 s připojenými obvody APM pomocné sběrnice PS.The corresponding voltage level stops the operation of the microcomputer ML until the flip-flop K1 is flipped back to its initial state. The KR1 communication request signal is applied to the PD priority decoder, which evaluates the communication request and in the event that another ML-Mk microcomputer does not cooperate with the auxiliary PS bus. the KP1 signal is sent from the PD priority decoder. which allows the M1 computer to communicate with the APM sub-bus PS connected circuits.

Signál povolení komunikace KP1 je přiveden na obousměrný datový oddělovací obvod DL, adresový oddělovací obvod VI a řídicí oddělovací obvod OL· Oddělovací obvody oddělují sběrnici mikropočítače M1 od pomocné sběrnice PS a v případě, kdy není povolena komunikace, jaou v tzv. třetím stavu nebo-li ve stavu vysoké impedance.The KP1 communication enable signal is applied to the bidirectional data decanter DL, the address decanter VI and the control decanter OL · The decoupling circuits separate the microcomputer bus M1 from the auxiliary bus PS and are in the so-called third state if communication is not allowed. if in high impedance state.

Signál povolující komunikaci KP1 tedy otvírá tyto oddělovací obvody a jsou naadresovány příslušné obvody APM pomocné sběrnice PS. Obvody APM. které jsou připojeny k pomocné sběrnici PS jsou většinou pomalé, pracují daleko pomaleji než obvody vlastího mikropočítače Ml.Thus, the signal enabling the KP1 communication opens these isolation circuits and the respective APM circuits of the auxiliary PS bus are addressed. Integrated circuits APM. which are connected to the auxiliary bus PS are usually slow, they work much slower than the circuits of their own microcomputer M1.

Například po neadresování analogově číslicového převodníku probíhá převod po dobu několika desítek mikrosekund.For example, after not addressing the A / D converter, the conversion takes place for several tens of microseconds.

Po neadresování pomocné sběrnice PS je vysílán informační signál RDY dávající informaci o činnosti neadresovaného obvodu. Informační signál RDY pomocné sběrnice PSZje zpracován ve tvarovacím obvodu Bl . Signál o povolení komunikace KP1 se z prioritního dekodéru PD přivádí na zpožďovací obvod Zl. který má nastavitelná zpoždění tak, aby signál o povolení komunikace KP1 byl na vstupu zpožďovacího obvodu Zl později než signál z tvarovačího obvodu Bl na prvním vstupu součinového obvodu S1.Upon non-addressing of the auxiliary bus PS, an RDY information signal giving information on the operation of the unaddressed circuit is transmitted. The sub-bus information signal RDY PSZ is processed in the shaping circuit B1. The signal for enabling communication KP1 from the priority decoder PD is applied to the delay circuit Z1. which has adjustable delays such that the communication enable signal KP1 is at the input of the delay circuit Z1 later than the signal from the shaping circuit B1 at the first input of the product circuit S1.

V případě, že jsou na vstupu součinového obvodu S1 signály povolující komunikaci KP1 a informační signál RDY o tom, že příslušný připojený obvod ÁPM pomocná sběrnice PS je připraven pro komunikaci - lze do něj zapisovat nebo z něj číst - je na výstupu součinového obvodu S1 signál, který nuluje klopný obvod K1. v důsledku čehož se mění napětí na jeho výstupu a mikropočítač M1 může uskutečnit mezi pomocnou sběrnicí PS a dále pokračovat v činnosti.In case there are signals enabling communication of KP1 communication and RDY information signal at the input of S1 product circuit and RDY informative signal that the respective connected auxiliary circuit PS PS is ready for communication - can be written or read from it - there is a signal that resets the flip-flop K1. as a result, the voltage at its output changes and the microcomputer M1 can take place between the auxiliary bus PS and continue to operate.

Signál o povolení komunikace KP1 se přivádí také na vstup monostabilního klopného obvodu Ni. jehož doba kmitu je nastavena větší, než je nejdelší doba, po kterou pracuje nejpomalejší připojený obvod APM na pomocné sběrnici PS.The KP1 communication enable signal is also applied to the monostable flip-flop Ni input. whose oscillation time is set to be greater than the longest time that the slowest APM circuit connected to the PS auxiliary bus is operating.

Tento monostabilní klopný obvod Ni, vlastně vytváří zálohový nulovací impuls pro klopný obvod K1. který zajistí, že v případě poruchy nebo rušení, kdy z pomocné sběrnice PS nebude vyslán informační signál RDY o připravenosti ke komunikací, se činnost mikropočítače Ml nezastaví.This monostable flip-flop Ni actually creates a backup reset pulse for flip-flop K1. This ensures that in the event of a failure or interference in which the readiness to communicate signal RDY is not sent from the PS auxiliary bus, the operation of the microcomputer M1 does not stop.

Informační signál RUY pomocné sběrnice PS je přiveden na nulovací vstup R monostabilního klopného obvodu NI. a v případě, že je tento multivibrátor spuštěn, vrací jej do výchozího stavu.The auxiliary bus information signal RUY PS is applied to the reset input R of the monostable flip-flop NI. and if this multivibrator is started, it returns it to its default state.

O komunikaci se společnou sběrnicí PS může žádat současně více mikropočítačů Ml-Mk.Multiple M1-Mk microcomputers can request simultaneous communication with the PS bus.

O tom, jak této žádosti bude vyhověno, rozhoduje prioritní dekodér PD. který některým mikropočítačům M1 -Mk předepisuje vyšší prioritu. To znamená, že tyto mikropočítače Ml-Mk jsou obslouženy ořednostně.The PD decoder decides how this request will be granted. which prescribes some M1 -Mk microcomputers a higher priority. This means that these ML-Mk microcomputers are served preferentially.

Claims

Connection of microcomputers for cooperation with an auxiliary bus consisting of at least two microcomputers, a priority decoder and an auxiliary bus with connected circuits, which may be any type of memory and analog-to-digital converters, characterized in that the communication circuit (KD1-KDk) consists of an address decoder (ADI) that is coupled to an address bus (ASI) of a microcomputer (M1) with which the address decoder (ADI) is further coupled via a data read signal input (RDI), a data write signal input (WR1), and an input for synchronization a signal (SY1), wherein the data read signal input (RDI) and the data write signal (WR1) of the communication circuit (KD1) are connected to the data read signal input (RD) and the write input (WR) via the control splitter circuit (01) data of the auxiliary bus (PS), the address bus (ASI) of the subcomputer (M1) is a decoupling circuit (VI) that is connected in parallel to a data read signal input (RDI) and an address decoder (ADI) write input signal (WR1), connected from the address wires & AS) of the sub-bus (PS), the first address decoder output ( AD1) is connected to a priority decoder (PD), the output of which is connected in parallel to the input of the delay circuit (Zl), the first input of the monostable flip-flop (N1), the third input of the control separator circuit (01), VI) and with an input of data separation circuit (D1) which is connected by one side to the data bus (DS1) of the subcomputer (M1) and the other side to the data conductors (DS) of the sub-bus (PS). the auxiliary bus (PS) is connected in parallel to the second input of the monostable flip-flop (NI) and the input of the flushing circuit (B1), the output of which is connected to the first input of the product circuit (S1), to whose second input is connected the output of the delay circuit (Z1), the output of the circuit (S1) connected to the output of the monostable flip-flop (NI) is connected to the reset input (R) of flip-flop (K1) the input (S) is connected to the second output of the address decoder (AD1), the output of the flip-flop (K1) being connected to the input of the information signal (RDY1) of the subcomputer (M1).