CS245940B1

CS245940B1 - Output signal's direct digital evaluation connection for differential capacitive sensing unit

Info

Publication number: CS245940B1
Application number: CS848222A
Authority: CS
Inventors: Miroslav Frehar
Original assignee: Miroslav Frehar
Priority date: 1984-10-30
Filing date: 1984-10-30
Publication date: 1986-10-16
Also published as: BG46696A1; SU1613864A1; DD261069A3; CS822284A1

Description

Vynález se týká zapojení pro přímé digitální vyhodnocení výstupního . signálu diferenciálního kapacitního čidla k neelektrických veličin, .zejména tlaku.The invention relates to a circuit for direct digital evaluation of an output. the differential capacitance sensor signal to non-electrical quantities, especially pressure.

Diferenceální'kapacitní čidlo převádí.diferenci neelektrické veličiny, např. . tlaku, působící na pružnou kovovou membránu, na změny elektrické veličiny - kapacity dvojice izolovaných elektrod vůči této memmrráiě. Provedení měrky může rýt symetrické - elektrody jsou umístěny symeericky po obou stranách nebo ' asymeerické - první elektroda má tvar kruhu a druhá tvar mezikruží, obklopuuící první elektrodu. V mezích pružné deformace se účinkem diference tlaku m^i^b^i^iána deformuje do tvaru kulového vrchlíku, tím je přírůstek kapacity.vnitřní elektrody větší než elektrody vnější. Výstupním signálem diferenciálního . kapacitního čidla ' je pak rozdíl kapacit dvou elektrod vůči společné membrr□ěё. Bco zpracování výstupní ho signálu diferenciálních kapacitních čidel se až doposud používá metoda buzeného vyváženého LC mootu, tvořeného ve dvou sousedních větvích kapacitami diferenciálního čidla a most je doplněn dvvoicí vinutí speciálního vysokofrekvenčního transformátoru, . buzeného sinusovým napětím - se stabilní amplitudou. Různý - zdvih kapea^t čidla . jako odezva na změnu měřené neelektrické veličiny působící na m^j^t^b^iánu vede k rozvážení mostu, což má ' za následek deformaci průběhu budícího proudu. Díle je výstupní signál zpracováván fázově citivým detektorem se synchronní detekcí a pomocí integračního zesilovače převáděn na stennosměrné ěapёjí, jež . je - pak obrazem změn kapacit a tím i změn neelektrické ' veličiny působící na membrruěu.The differential capacitance sensor converts the non-electrical variable, e.g. pressure acting on the flexible metal membrane, on changes in the electrical quantity - the capacity of the pair of insulated electrodes with respect to this memmrria. The dipstick design can be symmetrical - the electrodes are symmetrical on both sides or asymmetric - the first electrode has a circular shape and the second annular shape surrounding the first electrode. Within the limits of the elastic deformation, due to the pressure difference m ^i mb ^iánaana, it deforms into a spherical cap, thus the capacity increase of the inner electrode is greater than the outer electrodes. Differential output signal. capacitance sensor 'is then the difference of capacitance of two electrodes to common membrr r ё. Up to now, the excited balanced LC moot method has been used to process the output signal of the differential capacitance sensors, formed in two adjacent branches by the capacitance of the differential probe, and the bridge is complemented by a double winding of a special high frequency transformer,. excited by sinusoidal voltage - with stable amplitude. Various - Capture stroke ^ t sensor. in response to a change in the measured non-electric quantity acting on the micrometer, the bridge is unbalanced, resulting in deformation of the excitation current. Partially, the output signal is processed by a phase-sensitive detector with synchronous detection and converted by means of an integration amplifier to a DC-type and which. it is - a picture of the changes in capacities and hence the changes in the non-electric quantity acting on the membrune.

Nevýhodou dosavadního způsobu vyhodnocování výstupního signálu diferenciálního kapacitního čidla je náročná konstrukce a technologie měřícího transformátoru, v podstatné míře ovlivňuj2The disadvantage of the current method of evaluating the output signal of the differential capacitance sensor is the demanding construction and technology of the measuring transformer.

245 940 gí výslednéužitné vlastnosti čidla, zejména jeho dlouhodobou a teplotní stabilitu. Právě konstrukce měřícího transformátoru se projevila v konkrétních podmínkách , prakticky nezvládnutelná s ohledem na vysoké nároky na ' dosahovanou přesnost a stabilitu celého měřícího 'systému.245 940 g the resulting usable properties of the sensor, especially its long-term and temperature stability. It is the construction of the measuring transformer that has manifested itself in specific conditions, virtually unmanageable due to the high demands on the 'achieved accuracy and stability of the entire measuring' system.

Popisované nedostatky odstraňuje zapojení pro přímé-digitální vyhodnoceni výstupního signálu.diferenciálního kapaaitního čidla podle vynálezu, které . sestává z ' - bloku měrky se dvěma bistabilními klopnými obvody pro převod velikosti kapacit a jejich změn na dobu trvání elektrického. , impulzu a s- ovládacím klopnjm obvodem, bloku klíčovacího obvodu, bloku vratného vícedekádového čítače, bloku ovládacích obvodů čítače, bloku zdroje kalibračního kmitočtu, bloku vyrovnávací paměti, bloku dekodéru, bloku displeje, bloku D/A převodníku,.bloku digitálního komparátoru a bloku pomocných obvodů. Jeho - . poddtata spočívá v tom, že první výstup prvního bistabilního klopného. obvodu je spojen s prvním vstupem ovládacího- klopného obvodu, první výstup druhého bistabilního klopného obvodu je spojen s druhým vstupem-ovládacího klopného obvodu,- první - výstup ovládacího - klopného - obvodu je spojen se vstupem prvního bistabilního klopného- obvodu, druhý výstup-ovládacího - klopného obvodu- je spojen se vstupem druhého bistabilního klopného obvodu,- -druhý výstup prvního bistabilního klopného obvodu je - spojen -s prvním vstupem bloku klíčovacího obvodu a současně se - vstupem bloku -ovládacích obvodů čítače, -druhý výstup - druhého - bistabilního klopného obvodu je spojen - s druhým vstupem - bloku klíčovacího obvodu, první výstup bloku klíčovacího obvodu je spojen s prvním vstupem bloku vratného - vícedekádového-čitače, druhý - výstup bloku klíčovacího obvodu je spojen - s - dridým vstupem - bloku vratného -'vícedekádového čitače, druhý výstup bloku ovládacích -obvodů čitače je spojen s třetím vstupem_&bloku vratného - ' vícedekádového čitače, třetí výstup bloku ovládacích - obvodů čitače - je spojen - -s třetím vstupem bloku - klíčovacího obvodu, - výstup, -bloku zdroje, kalibračního -' kmitočtu je spojen se čtvrtí vstupem -bloku - klíčovacího - obvodu, první výstup -bloku - ovládacích - obvodů -čitače - - je spojen se - - vstupem bloku vyrovnávací pammti, hromadný - Výstup - bloku vratného víiedekadového čitače je- spojen - s hromadným vstupem - bloku vyrovnávací pa^mtí., hromadný výstup - bloku ' - vyrovnávací pammti je spojen s hromadným vstupem bloku dekodéru - - a současně -s hromadným vstupem - bloku digitálního kommprátoru, ' ' ’ s - hromadným - vstupem - bloku D/AThe described drawbacks eliminate the wiring for direct-digital evaluation of the output signal of the differential capacitance sensor according to the invention which. It consists of a 'block of gauges with two bistable flip - flops for converting capacities and changing them to electrical duration. , pulse and control flip-flop, keying block, multilead counter, block control circuit block, calibration frequency source block, buffer block, decoder block, display block, D / A converter block, digital comparator block and block auxiliary circuits. Its -. The subtotal is that the first output of the first bistable flip-flop. the first output of the second flip-flop circuit is connected to the second input-of the control flip-flop, the first output of the control flip-flop is connected to the input of the first bistable flip-flop, the second output of the control-flip-flop - the second output of the first bistable flip-flop is - connected - to the first input of the keying-block and at the same time - the input of the counter-control circuit block, - the second output of the second - the bistable flip-flop the circuit is connected to the second input of the keying block, the first output of the keying block is coupled to the first input of the multi-decoder counter block, the second - output of the keying block is coupled to the second input of the multi-decoder counter block, a second output of the counter-control circuit block e is connected to the third input _& the counter of the multi-decade counter, the third output of the control circuit block is connected to -the third input of the keying block, the output, the source, calibration block is connected to the fourth input - key - key - circuit, first output - key - block - counter - - is connected to - - buffer block input, bulk - Output - multi-line counter is connected - to mass input - buffer block ., the 'block' bulk output - the buffer is associated with the decoder block's multiple input - and simultaneously - with the digital co-processor block's multiple input - '' - the D / A block 's - bulk input.

245 940 převodníku a s hromadným vstupem bloku pomocných obvodů, hromadný výstup bloku dekodéru je spojen s hromadným vstupem bloku displeje, blok D/A převodníku je opatřen analogovým výstupem a blok digitálního komparátoru je opatřen digitálním výstupem.245 940 converter and the mass input of the auxiliary circuit block, the mass output of the decoder block is coupled to the mass input of the display block, the D / A converter block has an analog output, and the digital comparator block has a digital output.

Zapojením pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla podle vynálezu lze dosáhnout rozliáitelnosti až 10“^ pF se stabilitou a přesností lepší než 0^1 %, tedy vlastností vysoko převyšujících vlastnosti současných zapojení s použitím vysokofrekvenčního transformátoru. Zapojení podle vynálezu zaručuje také dokonalou reprodukovatelnost z hlediska výroby i vlastností, jednoduché a jednoznačné seřizování a nastavování.A wiring for direct digital evaluation of the differential capacitance sensor output signal of the present invention can provide resolutions of up to 10 µF with stability and accuracy better than 0 ^ 1%, a property far superior to the current wiring using a high-frequency transformer. The circuitry according to the invention also guarantees perfect reproducibility in terms of production and properties, simple and unambiguous adjustment and adjustment.

Na připojených výkresech je znázorněn konkrétní příklad zapojení pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla к měření tlaku, a to na obr. 1i blokové schéma digitálního měřiče, na obr. 2 schéma zapojení bloku měrky digitálního měřiče.1 is a block diagram of a digital meter, and FIG. 2 is a diagram of a block of a digital meter gauge.

Zapojení sestává z bloku klíčovacího obvodu J), bloku vratného vícedekádového čítače 4> bloku ovládacích obvodů čítače £, bloku zdroje kalibračního kmitočtu é>, bloku vyrovnávací paměti 7, bloku dekodéru 8, bloku displeje bloku D/A převodníku 10, bloku digitálního komparátoru 44» bloku pomocných obvodů 1$ a z bloku měrky 16 s ovládacím klopným obvodem 17, s prvním bištabilním klopným obvodem 2 ^a s druhým bištabilním klopným obvodem 2. První bistabilní klopný obvod 2 ^z hlediska vnitřního zapojení shodný s druhým bištabilním klopným obvodem 2. První kondenzátor kapacitního čidla 122 je spojen přes první nabíjecí odpor 123 s první vstupní svorkou 124» Druhý kondenzátor kapacitního čidla 222 je spojen přes druhý nabíjecí odpor 223 s druhou vstupní svorkou 224. Společný bod prvního nabíjecího odporu 123 a prvního kondenzátoru kapacitního čidla 122 je dále spojen s kolektorem 125 prvního klíčovacího tranzistoru 121, s invertujícím vstupem 116 prvního napěťového komparátoru 113 a s invertujícím vstupem 119 druhého napěťového komparátoru 117» Společný bod druhého nabíjecího odporu 223 a druhého kondenzátoru kapacitního čidla 222 je dále spojen s kolektorem 225 druhého klíčovacího tranzistoru 221, s invertujícím vstupem 216 třetího napěťového komparátoru 213 a s invertujícím vstupem 219 čtvrtého napěťového komparátoru 217« Báze 127 prvního klíčovacího tranzistoru 121 je spojena se vstupem 12 prvního bis- 4 245 940 tabilního klopného obvodu 2· Báze 227 drahého klíčovacího tranzistoru 221 Je spojena se vstupem 22 druhého bistabilního klopného obvodu 2. Výstup 114 prvního napěťového komparátoru 113 je spojen se vstupem R 111 prvního bistabilního klopného obvodu typu R-S 110a současně s prvním výstupem 11 prvního bistabilního klopného obvodu 2· Výstup 214 třetího napěťového komparátoru 213 je spoje i£e vstupem R 211 druhého bistabilního klopného obvodu typu R-S 210 a současně s prvním výstupem 21 druhého bistabilního klopného obvodu 2. Výstup 118 druhého napěťového komparátoru 117 je spojen se vstupem S 112 prvního bistabilního klopného obvodu typu R-S 110. Výstup 218 čtvrtého napěťového komparátoru 217 je spojen se vstupem S 212 druhého bistabilního klopného obvodu typu R-S 210. Výstup Q 128 prvního bistabilního klopného obvodu typu R-S 110 je spojen s druhým výstupem 13 prvního bistabilního klopného obvodu 2· Výstup Q 228 druhého bistabilního klopného obvodu typu R-S 210 jo spojen s druhým výstupem 23 druhého bistabilního klopného obvodu 2. První výstup 11 prvního bis·;· tabilního klopného obvodu 2 J® spojen s prvním vstupem 171 ovládacího klopného obvodu 17> první výstup 21 druhého bistabilního klopného obvodu 2 je spojen s druhým vstupem 172 ovládacího klopného obvodu 21» první výstup 173 ovládacího klopného obvodu 17 je spojen se vstupem 12 prvního bistabilního klopného obvodu 2» druhý výstup 174 ovládacího klopného obvodu 17 je spojen se vstupem 22 druhého bistabilního klopného obvodu 2, druhý výstup 13 prvního bistabilního klopného obvodu 2 je spojen s prvním vstupem 31 bloku klíčovacího obvodu 2 a současně se vstupem 51 bloku ovládacích obvodů čítače £, druhý výstup 23 druhého bistabilního klopného obvodu 2 je spojen s druhým vstupem 32 bloku klíčovacího obvodu 2» první výstup 33 bloku klíčovacího obvodu 2 je spojen s prvním vstupem 41 bloku vratného vícedekádového čitače 4, druhý výstup 34 bloku klíčovacího obvodu 3 je spojen s druhým vstupem 42 bloku vratného vícedekádového čítače 4, druhý výstup 53 bloku ovládacích obvodů čitače 2 J® spojen s třetím vstupem 43 bloku vratného vícedekádového čitače 4, třetí výstup 54 bloku ovládacích obvodů čitače 2 j® spojen s třetím vstupem 35 bloku klíčovacího obvodu 2» výstup 61 bloku zdroje kalibračního kmitočtu 6 je spojen se Čtvrtým vstupem 36 bloku klíčovacího obvodu 2> první výstup 52 bloku ovládacích obvodů čitače 2 j® spojen se vstupem 72 bloku vyrovnávací paměti 2» hromadný výstup 44 bloku vratného vícedekádového čitače 4 je spojen s hromadným vstupem 71 bloku vyrovnávací paměti 2, hromadný výstup 73 bloku vyrovnávací paměti 2The circuitry consists of a keying circuit block 11, a multi-decade counter block 4> counter control circuit block 8, a calibration frequency source block>, a buffer block 7, a decoder block 8, a display block of a D / A converter block 10, a digital comparator block 44 »auxiliary circuits block 1 $ and the block gauge 16 with a control flip-flop 17, a first bistable flip-flop circuit 2 ^and a second bistable flip-flop circuit 2. the first flip-flop 2 ⁱⁿ terms ^of internal circuit identical to said second bistable flip-flop circuit 2. the first capacitor capacitance sensor 122 is connected via first charging resistor 123 to first input terminal 124. The second capacitor of capacitance sensor 222 is connected via second charging resistor 223 to second input terminal 224. The common point of the first charging resistor 123 and first capacitor of capacitive sensor 122 is further coupled to the collector 125 of the first keying t The common point of the second charging resistor 223 and the capacitor capacitor 222 is further coupled to the collector 225 of the second keying transistor 221, with the inverting input 216 of the third voltage comparator. 213 and inverting input 219 of the fourth voltage comparator 217 ' Base 127 of first keying transistor 121 is coupled to input 12 of first bis-4 245 940 tabular flip-flop 2 · Base 227 of expensive keying transistor 221 Is connected to input 22 of second bistable flip-flop 2. 114 of the first voltage comparator 113 is coupled to the input R 111 of the first bistable flip-flop RS 110a simultaneously with the first output 11 of the first bistable flip-flop 2. the second bistable flip-flop circuit RS 211 and the first output 21 of the second bistable flip-flop 2. The output 118 of the second comparator 117 is connected to the input S 112 of the first bistable flip-flop RS 110. The output 218 of the fourth voltage comparator 217 is connected with output S 212 of the second bistable flip-flop RS-type. Output Q 128 of the first bistable flip-flop RS-type 110 is connected to the second output 13 of the first bistable flip-flop 2. a second bistable flip-flop 2. The first output 11 of the first flip-flop 2 is connected to the first input 171 of the control flip-flop 17> the first output 21 of the second bistable flip-flop 2 is connected to the second input 172 of the flip-flop 21 » flip-flop output 173 The second output 174 of the control flip-flop 17 is connected to the input 22 of the second bistable flip-flop 2, the second output 13 of the first bistable flip-flop 2 is connected to the first input 31 of the keying block 2, and simultaneously with the counter control block input 51, the second output 23 of the second bistable flip-flop 2 is connected to the second input 32 of the keying block 2 »the first output 33 of the keying block 2 is connected to the first input 41 of the return multi-decade counter block 4 34 of the keying circuit block 3 is connected to the second input 42 of the counter of the multi-decade counter 4, the second output 53 of the counter circuit of the counter 2J® is connected to the third input 43 of the counter of the counter multi-decade counter 4; the third input 35 of the keying block about circuit 2 »the output of the block of the calibration frequency 6 is connected to the fourth input 36 of the keying block 2> the first output 52 of the control circuit block 2 is connected to the input 72 of the buffer block 2» connected to the mass input 71 of the buffer block 2, the mass output 73 of the buffer block 2

245 940 je spojen s hromadným vstupem 81 bloku dekodéru 8 a současně s hromadným vstupem ' 141 bloku digitálního komppaátoru 14. s hromadným vstupem 101 bloku D/A převodníku 10 a s hromadným vstupem 151 bloku pomociných obvodů 15. hromadný - výstup 82 bloku dekodéru 8 je spojen s hromadným vstupem 91 bloku displeje - — blok D/A převodníku 10 je opatřen analogovém výstupem ' 102 - a blok digitálního komppaátoru 14 je opatřen digitálním výstupem 142.245 940 is coupled to the bulk input 81 of the decoder block 8 and simultaneously to the bulk input 141 of the digital compactor block 14, the bulk input 101 of the D / A converter block 10 and the bulk input 151 of the auxiliary circuit block 15. connected to the mass input 91 of the display block - the D / A converter block 10 is provided with an analog output '102' and the digital compactor block 14 is provided with a digital output 142.

Zapojení funguje na principu triumfomace ' kapacit izolovaných elektrod kapacitního - čidla .vůči ' společné elektrodě tvořené memmránou na změny délky elektrického impáLzu - a následného Čistě digitálního vyhodnocení rozdílu dob txvání těchto impuLzů, ječ je obrazem změn mmřené neelektrické veličiny působící na mernmrmu.The circuitry is based on the triumphomation of capacitance of insulated capacitive electrodes - a common electrode formed by a membrane for changes in the length of the electrical impulse - followed by a purely digital evaluation of the difference in time of these impulses, which reflects changes in the measured non-electrical quantity acting on the meter.

První kondensátor kapacitního čidla 122 a druhý kondensátor kapacitního čidla 222 jsou jedním vývodem spojeny s nulovým potenciáeem, . který . je pro oba kondensátory - společný. Druhý vývod prvního kondensátoru kapacitního čidla 122 . je nabíjen přes první nabíjecí odpor 123 z první vstupní svorky 124. na niž je - přivedeno kladné napájecí napětí -+ϋ_ΛΛ. Druhý vývod druhého kondenzá-vv toru kapacitního čidla 222 je nabíjen přes druhý nabíjecí odpor 223 z druhé vstupní svorky 224. na niž je přivedeno kladné napájecí napětí +U_CQ. Společný - bod prvního kondensátoru - kapacitního čidla 122 a prvního nabíjecího odporu 123 - je spojen s kolektorem 125 prvního klíčovacího tranzistoru 121. Společný bod druhého kondennátoru kapacitního čidla 222 a druhého nabíjecího odporu 223 je spojen s kolektorem 225 druhého klíčovacího tranzistoru 221. Eiritor 126 prvního klíčovacího tranzistoru 121 a emtor 226 druhého klíč ovací ho tranzistoru 221 jsou připojeny na záporné napájecí - napětí -U„. Při sepnutém prvním klíčovacím tranzistoru 121 je první kondensátor kapacitního čidla 122 nabit na napětí ~U?_c, při sepnutém druhém klíčovacím tranzistoru .-221 - je na toto napětí nabit druhý kondenzátor kapacitního čidla 222. Při vypnutí prvního klíč ovacího tranzistoru 121 v čase t_Q se - začne nabíjet první kondensátor kapacitního čidla 122. při vypnutí druhého klíčovacího tranzistoru 221 v čase - t_Q se začne nabíjet druhý kapacitního čidla 222. Napětím na prvním kondensátoru kapacitního - - čidla 122 je řízena dvojce prvního a druhého napěťového kommarátoru 113. 117. - napětím na druhém konden- 6The capacitor capacitor first capacitor 122 and capacitor capacitor second capacitor 222 are connected to zero potential at one outlet. which. is common to both capacitors. The second terminal of the capacitor capacitor first capacitor 122. it is charged via the first charging resistor 123 from the first input terminal 124 to which the + - ϋ _ΛΛ positive supply voltage is applied. The second condenser terminal of capacitive sensor 222 is charged via a second charging resistor 223 from the second input terminal 224. to which a positive + U _CQ supply voltage is applied. The common capacitor point of the capacitive sensor 122 and the first charge resistor 123 is coupled to the collector 125 of the first keying transistor 121. The common point of the second capacitor capacitance sensor 222 and the second charge resistor 223 is coupled to the collector 225 of the second keying transistor 221. the keying transistor 121 and the emitter 226 of the second keying transistor 221 are connected to a negative supply voltage -U '. With the first germination transistor 121 closed, the capacitor capacitor 122 is charged to ~ U? _C, at closed second keying transistor.-221 - is charged to the voltage of the second capacitor of the capacitive sensor 222. When turning off the first transistor ovacího key 121 at time t _Q - starts charging the first capacitor of the capacitive sensor 122. The second keying off when transistor 221 time - t _Q starts charging the second capacitive sensor 222. the voltage on the first capacitor capacitance - - sensor 122 is controlled by the couple of first and second voltage kommarátoru 113 and 117 - voltage at the second capacitor 6

245 940 zátoru kapacitního čidla 222 je řízena dvojice třetího a čtvrtého napětového komparátoru 213« 217. První a druhý napěíový komparátor 113« 117 pak řídí první bistabilní klopný obvod typu R-S 110 tak, že překročí-li velikost řídícího napětí hodnotu referenčního napětí U_ref, překlopí druhý napětový komparátor 117 první bistabilní klopný obvod typu R-S 110 do stavu log.”1“. Třetí a čtvrtý napěíový komparátor 213« 217 řídí druhý bistabilní klopný obvod typu R-S 210 obdobně, tj. překročí-li velikost řídícího napětí hodnotu referenčního napětí “^u _rejM překlopí čtvrtý napětový komparátor 217 druhý bistabilní klopný obvod typu R-S 210 do stavu log. **1. Napětí, na prvním a druhém kondenzátoru kapacitního čidla 122« 222 roste dál, až dosáhne velikosti +U_pef. V tom okamžiku překlopí první napěíový komparátor 113 první bistabilní klopný obvod typu R-S 110 a třetí napětový komparátor 213 druhý bistabilní klopný obvod typu R-S 210 zpět do stavu log. ”0”. Doba trvání impulzu je tedy za konstantních podmínek dána pouze velikostí kapacity prvního a druhého kondenzátoru kapacitního čidla 122« 222. Po proběhnutí popsaného cyklu zajistí ovládací klopný obvod 17. že prostřednictvím vypnutí prvního klíčovacího tranzistoru 121 je spuštěno nabíjení druhého kondenzátoru kapacitního čidla 222 a dále je první klíčovací tranzistor 121 uveden do vodivého stavu, čímž se první kondenzátor kapacitního Čidla 122 opět nabije na napětí -и_лл a je v tomto stavu udržován až do nabití prvního kondenzátoru kapacitního čidla 122 na napětí +U_peí, kdy je ukončeno trvání impulzu a celý cyklus opět začíná jako v čase t_Q.245 940 capacitor sensor source 222 is controlled by a pair of third and fourth voltage comparators 213 & 217. The first and second voltage comparators 113 & 117 then control the first bistable flip-flop type RS 110 so that when the magnitude of the control voltage exceeds the reference voltage U _re f , the second voltage comparator 117 switches the first bistable flip-flop RS 110 to log. ”1“. Third and fourth voltage supply comparator 213 «217 controls the second bistable flip-flop 210, by analogy, i.e. exceeds the value of the control voltage value of the reference voltage" ⁱⁿ _{the re} uM tilted fourth voltage comparator 217 of the second bistable flip-flop 210 to the log. ** 1. The voltage at capacitor sensors 122 & 222 on the first and second capacitors continues to increase until it reaches + U _pef . At that time, the first voltage comparator 113 turns the first bistable flip-flop RS-type 110 and the third voltage comparator 213 turns the second bistable flip-flop RS-type 210 back to the log state. ”0”. Thus, under constant conditions, the duration of the pulse is only determined by the capacity of the first and second capacitor capacitance sensors 122-222. After the cycle described, the control flip-flop 17 ensures that the second capacitor sensor capacitor 222 is charged by switching off the first keying transistor 121. the first keying transistor 121 is put in a conductive state, whereby the capacitor sensor capacitor 122 is recharged to a voltage и _лл and is maintained in this state until the capacitor sensor capacitor 122 is charged to + U _pe , when the pulse duration is complete the cycle starts again as in time t _Q.

V elektrických impulzech na druhém výstupu 13 prvního bistabilního klopného obvodu 1 a na druhém výstupu 23 druhého bistabilního klopného obvodu 2, je tedy v digitální formě informace o velikosti kapacit elektrod prvního a druhého kondenzátoru kapacitního čidla 122. 222 vůči společné elektrodě tvořené kovovou membránou. Pro vyhodnocení rozdílu délky kyvů prvního a druhého bistabilnxho klopného obvodu 1.» 2. je již jednoduše využito prostředků číslicové techniky.Thus, in the electrical pulses at the second output 13 of the first bistable flip-flop 1 and at the second output 23 of the second bistable flip-flop 2, the electrode capacitance information of the first and second capacitor capacitance sensors 122, 222 relative to the common electrode formed by the metal membrane. To evaluate the swing length difference of the first and second bistable flip-flops 1, 2 the means of digital technology are simply used.

Na čitací první a druhý vstup 41. 42 bloku vratného vícedekádového čitače £ o čtyřech dekádách je přiváděn prostřednictvím kííčovacích hradel sled výstupních impulzů spolu s referend ním kmitočtem f_reí, jenž je mnohem větší než opakovači kmitočet vázané dvojice prvního a druhého bistabilního klopného obvoduAt the reader first and second input 41, 42 of the four decade reversible multi-decoder counter 6, a pulse train is fed through the gate gates together with a reference frequency f _rei that is much larger than the repetition rate of the coupled pair of the first and second bistable flip-flops

245 940 £, 2. ' Zbytkový . obsah bloku vratného ' . vícedekádového ' čitače £ po průběhu jednoho . cyíkLu, při kterém se blok vratného vícedekádového čitače £ po dobu trvání impoLzu na druhém výstupu 13 prvního bistabiLníího klopného obvodu j. naplňuje. a '. po dobu trvání impnLzu na druhém výstupu 23 druhého bistabilního klopného obvodu . 2 vyprazdňuje, je . úměrný rozdílu dób trvání impnLzů a tedy i rozdílu elektrod prvního a druhého . kondenzátoru kapacitního čidla 122. 22(2.245 940 £, 2. Residual. contents of returnable block '. a multi-decade counter after one. In this case, the block of the reversible multicade counter 6 is filled for the duration of the impolation at the second output 13 of the first bistable flip-flop. and '. for the duration of the impulsion at the second output 23 of the second bistable flip-flop. 2 empties them. proportional to the difference in the duration of the impulses and hence the difference in the electrodes of the first and second. capacitor capacitor 122. 22 (2.

Velikostí. referenčního kmitočtu ref lze pak v širokých mezích ovlivňovat citlivost a rozlišovací schopnost měření a tak kalibrovat reálné diferenciální kapacitní čidlo v libovolných jednotkách. Podstatného zvýšení citlivosti lze dosáhnout též zvyšováním počtu cyklů měření, kdy se zbytkový obsah bloku vratného vicedlkádového čitače £ zvyšuje s počtem proběhlých měřících cyklů.Sizes. the reference frequency ref can then influence the sensitivity and resolution of the measurement within wide limits and thus calibrate the real differential capacitance sensor in arbitrary units. A substantial increase in sensitivity can also be achieved by increasing the number of measurement cycles where the residual content of the reversible multi-cascade counter block 6 increases with the number of measurement cycles performed.

Informace o obsahu bloku vratného vícedekádového čitače £ je přístupná na hromadném výstupu 44 bloku vratného vícldekádového čitače £ a lze ji jednoduše zobrazit pomocí standardního zapojení bloku vyrovnávací paměěi ' bloku dekodéru 8 a bloku displeje 2·The content information of the multi-decoder counter block 8 is accessible on the multi-decoder counter block block output 44 and can be viewed simply by using the standard decoder block buffer block 8 and the display block 2.

Zapocení pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla je . . využitelné všude . tam, kde se po^u^ži^£^3:í ke snímání neelektrických veličin kapacitní diferenciální čidla, zejména při měření nízkých tisků.Swivel for direct digital evaluation of differential capacitance sensor output signal is. . usable everywhere. where capacitive differential sensors are used to sense non-electrical quantities, especially when measuring low prints.

Claims

Connection for direct digital evaluation of differential capacitance sensor output signal consisting of - block gauge with two bistable flip-flops - for - conversion. Size of capacities and their changes for duration of electrical impulse and with control flip-flop, block-keying block, block - a multi-decade counter, a counter control block, a calibration frequency source block, a buffer block, - a decoder block, a display block, a D / A converter block, a digital co-processor block, and an auxiliary circuit block, characterized by the first output. ) of the first bistable flip-flop (1) is connected to the beer inlet (171) of the control flip-flop (17), the first output (21) of the second bistable flip-flop (2) is connected to the flush input (172) of the control flip-flop (17) 1), the first output (173) of the control flip-flop (17) is connected to the input (12) of the first bista the second output (174) of the control flip-flop (17) is connected to the input (22) of the second bistable flip-flop (2), the second output (13) of the first bistable flip-flop (1) is connected to by the first input (31) of the keying block (3) and simultaneously with the input - (51) of the counter control circuit (5), the second output (23) of the second bistable flip-flop - circuit (2) is connected to the second block input (32) of the keying circuit (3), the first output (33) of the keying block (3) is connected to the first input (41) of the multi-decoder counter block (4), the second output (34) of the keying block (3) is connected to the second input (42) of the multi-counter counter block (4), the second output (53) of the counter circuit block (5) is connected to the third input (43) of the counter multi-block counter (4), the third output (54) of the control circuit block the counter (5) is connected to a third input (35) of the keying circuit block (3)> the output (61) of the calibration km source (6) is connected to the fourth input (36) of the keying block (3), the first output (52) of the counter control block (3) 5) is connected to the input (72) of the block-buffer pmmti (7), the mass output (44) of the block-return multi-counter counter (4) is connected to the mass input (71) of the buffer block (7), ) - the buffer pmmti (7) - is connected to hro9

245 940 through the input (61) of the decoder block (8) and the input (141) of the digital comparator block (14) »with the input (101) of the D / A converter block (10) and the input (151) of the auxiliary circuit block (15) »the bulk output (82) of the decoder block (8) is connected to the bulk input (91) of the display block (9) * the D / A converter block (10) has an analog output (102) and digital comparator block (14) digital output (142) ·