CS246103B1

CS246103B1 - Wiring to indicate the set DC voltage limit

Info

Publication number: CS246103B1
Application number: CS371882A
Authority: CS
Inventors: Vladimir Sulc; Jan Zbornik; Radimir Klusak
Original assignee: Vladimir Sulc; Jan Zbornik; Radimir Klusak
Priority date: 1982-05-20
Filing date: 1982-05-20
Publication date: 1986-10-16

Abstract

Zapojení zajištuje logický signál pro řídící regulátory pulsních měničů pro. napájení trakčních elektromotorů. Řeší jejich správnou funkci přesným a rychlým indikováním nastavená hranice stejnosměrného napětí pomocí integrovaného stabilizátoru napětí, sestávajícího aspoň ze zdroje a zesilovače referenčního napětí, zesilovače regulační odchylky, z obvodů omezení proudu a koncového tranzistoru ve spojení s klopným zesilovačem a galvanicky oddělujícím převodníkem. Zapojení je zvlášt vhodné pro řídící systémy stejnosměrných pulsních měničů v elektromobilech, trolejbusech a akumulátorových vozících.The circuit provides a logical signal for the control regulators of pulse converters for. powering traction electric motors. It ensures their correct function by accurately and quickly indicating the set DC voltage limit using an integrated voltage stabilizer, consisting of at least a reference voltage source and amplifier, a control deviation amplifier, current limiting circuits and a terminal transistor in conjunction with a flip-flop amplifier and a galvanically isolating converter. The circuit is particularly suitable for control systems of DC pulse converters in electric vehicles, trolleybuses and battery-powered vehicles.

Description

Vynález ee týká zapojení pro indikaci nastavené hranice stejnosměrného napětí integrovaným stabilizátorem napětí, obsahujícím teplotně kompenzovaný zdroj a zesilovač referenčního napětí, zesilovač regulační odchylky, obvod pro omezení proudu a koncový tranzistor ve spojení s klopným zesilovačem pro galvanicky oddělující převodník indikovaného signálu.The invention relates to a circuit for indicating the set DC voltage threshold by an integrated voltage stabilizer comprising a temperature compensated power supply and reference voltage amplifier, a control deviation amplifier, a current limiting circuit, and a terminal transistor in conjunction with a toggle amplifier for the galvanically isolating signal converter.

U řídících systémů stejnosměrných polovodičových pulsních měničů, aplikovaných hlavně v elektrické trakci, závislé i nezávislé, je třeba indikovat dolní hranici napájecího napětí, při které je pulsní měnič schopen $ít ještě správnou funkci. Stávající řídící systémy tuto indikaci buá nemají nebo používají indikátory složené z mnoha prvků, indukčností a kontaktů. .Nevýhodou je, že tyto indikátory nemají požadovanou přesnost, teplotní stabilitu, jsou nákladné a při galvanickém oddělení potřebují zvláštní zdroj elektrické energie pro indikaci, který opět vyžaduje indukční přenos. Další nevýhodou je relativní pomalost indikace změny napětí.In control systems of DC semiconductor pulse converters, applied mainly in electric traction, both dependent and independent, it is necessary to indicate the lower limit of the supply voltage at which the pulse converter is still able to function correctly. Existing control systems either do not have this indication or use indicators composed of many elements, inductances and contacts. The disadvantage is that these indicators do not have the required accuracy, temperature stability, are expensive and, in galvanic isolation, need a special power source for the indication, which again requires inductive transmission. Another disadvantage is the relative slowness of the voltage change indication.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že výstup kladného stejnosměrného indikovaného napětí je připojen na kladnou svorku a přes první odpor jednak na paralelně spojený druhý odpor s prvním kondenzátorem a jednak na napájecí vývod stabilizačního obvodu a napájecí vývod koncového vývodu integrovaného stabilizátoru napětí a jednak přes Šestý odpor na vývod prvního vstupu zesilovače regulační odchylky integrovaného stabilizátoru napětí a déle přes sedmý odpor jednak na.'.druhý konec paralelně spojeného druhého odporu s přímím kondenzátorem, jednak na čtvrtý odpor připojený k vývodu druhého vstupu zesilovače regulační odchylky a přes třetí odpor na vývod výstupu zesilovače referenčního napětí integrovaného stabilizátoru napětí, jednak na druhý kondenzátor, který je svým druhým pólem připojený na vývod kolektoru tranzistoru pro omezení proudu a jednak přímo na vývod zemního potenciálu integrovaného stabilizátoru napětí.These disadvantages are eliminated by the circuit according to the invention, characterized in that the output of the positive DC indicated voltage is connected to the positive terminal and through the first resistor to the second resistor connected in parallel to the first capacitor and second to the supply terminal of the stabilization circuit and a voltage stabilizer and through a sixth resistor to the terminal of the first deviation input of the integrated voltage stabilizer and longer through the seventh resistor to the other end of the parallel resistor connected to the direct capacitor and to the fourth resistor connected to the terminal of the second deviation input through the third resistor to the output of the reference voltage amplifier of the integrated voltage stabilizer, second to the second capacitor, which is connected with its second pole to the collector directly to the ground potential outlet of the integrated voltage stabilizer.

Na vývod zemního potenciálu je přes zápornou svorku v sérii s paralelně zapojenou první Zenerovou diodou a s třetím kondenzátorem připojen výstup záporného stejnosměrného indikovaného napětí. Paralelně k třetímu kondenzátoru je připojena sériová kombinace druhé diody, osmého odporu a první diody, přičemž první tranzistor klopného zesilovače je svým emitorem připojen na katodu první diody, bázi mé spojenu přes devétý odpor a jedenáctý odpor na vývod zemního potenciálu integrovaného stabilizátoru napětí, přes devátý odpor na kolektor druhého tranzistoru, připojeného svým emitorem na anodu druhé diody, jehož báze je přes dvanáctý odpor připojena na zápornou svorku a přes druhou Zenerovu diodu na vývod obvodu proudu integrovaného stabilizátoru napětí a přes pátý odpor jednak na vývod koncového tranzistoru, jednak na vývod řízení omezení proudu integrovaného stabilizátoru napětí. Druhý vstupní vývod galvanicky oddělujícího převodníku je spojen se zápornou svorkou, první vstupní vývod galvanicky oddělujícího převodníku je připojen pře* desátý odpor s kolektorem prvního tranzistoru, přičemž první a druhý výstupní vývod galvanicky oddělujícího převodníku jsou připojeny na první a druhou výstupní svorku zapojení.A negative DC voltage output is connected to the ground potential terminal via a negative terminal in series with the first Zener diode connected in parallel and the third capacitor. A parallel combination of the second diode, the eighth resistor and the first diode is connected in parallel to the third capacitor, with the first flip-flop transistor connected to the cathode of the first diode, base connected via the 9th resistor and the 11th resistor resistance to the collector of the second transistor connected by its emitter to the anode of the second diode whose base is connected to the negative terminal through the twelfth resistor and through the second Zener diode to the integrated voltage stabilizer current circuit terminal and through the fifth resistor to the terminal of the transistor current limitation of the integrated voltage stabilizer. The second input terminal of the galvanic isolation converter is coupled to the negative terminal, the first input terminal of the galvanic isolation converter is connected to the tenth resistor with the collector of the first transistor, the first and second output terminals of the galvanic isolation converter are connected to the first and second output terminals.

Příkladné zapojení pro indikování nestavené hranice stejnosměrného napětí je schematicky znázorněno na přiloženém výkresu.An exemplary circuit for indicating a non-set DC voltage limit is schematically shown in the attached drawing.

Výstup kladného stejnosměrného indikovaného napětí je připojen na kladnou svorku 1, výstup záporného stejnosměrného indikovaného napětí na zápornou svorku 22· Mezi kladnou a zápornou svorku 1 a 27 jsou přes omezovači první odpor 2 připojeny v sérii druhý odpor J s paralelním prvním kondenzátorem £ a první Zenerova dioda JjL s paralelním třecím koridénzátorem 13. Na vývody druhého odporu J je připojen integrovaný stabilizátor napětí £ tak, že na kladný vývod druhého odporu J jsou zapojeny napájecí vývody £í a £2 stabilizačního obvodu a koncového vývodu a přes šestý odpor 1,0 vývod £6 prvního vstupu zesilovače regulační odchylky, který je spojen přes sedmý odpor 11 jednak s vývodem 58 zemnícího potenciálu integrovaného stabilizátoru napětí í, jednak se záporným vývodem druhého odporu J.The positive DC voltage output is connected to the positive terminal 1, the negative DC voltage output to the negative terminal 22. Between the positive and negative terminals 1 and 27, a second resistor J with a parallel first capacitor 8 and a first Zener is connected in series via a limiting resistor 2. A parallel voltage stabilizer 8 is connected to the terminals of the second resistor J, so that the positive terminals of the second resistor J are connected to the supply terminals 64 and 72 of the stabilizing circuit and the terminal and over the sixth resistor 1.0 terminals. 6 of the first input of the control deviation amplifier, which is connected via the seventh resistor 11 to the ground terminal 58 of the integrated voltage stabilizer 1 and to the negative terminal of the second resistance J, respectively.

2461.032461.03

Ze stejného bodu je přes druhý kondensátor 2 připojen vývod 57 kolektoru transistoru pro omezení proudu a přes čtvrtý odpor 2 vývod 59 druhého vstupu zesilovače regulační odchylky a odtud přes třetí odpor 6 na vývod 60 výstupu zesilovače regerenčního napětí. Mezi katodu a anodu první Zenerovy diody 12 je připojen klopný zesilovač s galvanicky oddělujícím převodníkem 24. což může být například optočlen. Klopný zesilovač tvoří sériové zapojení první diody 24» jejíž anoda je na potenciálu katody první Zenerovy diody 12, dále osmého odporu 15 a druhé diody 16. připojené katodou na zápornou svorku g7. Na anodu první diody 14 je připojen emitor prvního tranzistoru 12, jeho kolektor je spojen přes desátý odpor 19 a přes první vstupní vývod 241 a druhý vstupní vývod 242 galvanicky oddělujícího převodníku 24 na zápornou svorku 27. Báze prvního tranzistoru 17 klopného zesilovače je připojena přes devátý odpor 18 a přes jednáctý odpor 20 na anodu první diody 14 a dále na kolektor druhého tranzistoru 22 klopného zesilovače, jehož emitor vede na anodu druhé diody 16, přičemž jeho báze je přes dvanáctý odpor 23 připojena na katodu druhé diody 16 a přes druhou Zenerovu diodu 21 na vývod 55 obvodu omezení proudu integrovaného stabilizátoru napětí 2, který je přes pátý odpor 8 spojen s vývodem 22 koncového tranzistoru a s vývodem 54 řízení omezení proudu integrovaného stabilizátoru napětí 2· První výstupní vývod 243 galvanicky oddělujícího převodníku 24 vede na první výstupní svorku 25. druhý výstupní vývod 244 .vede na druhou výstupní svorku 26 zapojení.From the same point, the current limiter collector terminal 57 is connected via the second capacitor 2 and the second offset deviation amplifier input terminal 59 is connected via the fourth resistor 2 and thence via the third resistor 6 to the regenerative voltage amplifier output terminal 60. A toggle amplifier with a galvanic isolating transducer 24 is connected between the cathode and the anode of the first Zener diode 12, which can be, for example, optocoupler. The flip-flop amplifier forms a series connection of the first diode 24, whose anode is at the cathode potential of the first Zener diode 12, the eighth resistor 15 and the second diode 16 connected by the cathode to the negative terminal g7. The emitter of the first transistor 12 is connected to the anode of the first transistor 12, its collector is connected via the tenth resistor 19 and through the first input terminal 241 and the second input terminal 242 of the galvanically isolated converter 24 to the negative terminal 27. a resistor 18 and through an eleventh resistor 20 to the anode of the first diode 14 and to a collector of the second flip-flop transistor 22 whose emitter leads to the anode of the second diode 16, the base of which is connected to the cathode of the second diode 16 and the second Zener diode 21 to the integrated voltage stabilizer current limiting circuit terminal 55, which is connected via terminal 5 of the transistor via terminal 5 and the integrated voltage stabilizer current limiting terminal 54. The first output terminal 243 of the galvanically isolated converter 24 leads to the first output terminal 25. second outlet terminal 244 leads to the second output terminal 26 of the wiring.

Popsané zapojení pracuje následovně.The described circuit works as follows.

Zvyšujeme-li stejnosměrné indikované napětí na kladné a záporné svorce 1 a 27. potom první Zenerova dioda 12 po dosažení Zenerova napětí začne stabilizovat a vytváří spolu s třetím kondenzátorem 13 stálé napětí |iro klopný zesilovač s druhým tranzistorem 22 a prvním tranzistorem 17 jejichž přechody emitor kolektor nevedou proud bez signálu na bázi druhého tranzistoru 22 a na devátém a desátém odporu 18 a 19 nevzniká úbytek napětí. Rovněž tak prvním a druhým vstupním vývodem 241 a £42 galvanicky oddělujícího převodníku 24 neteče žádný proud. Osmý, jedenáctý a dvanáctý odpor 12, 20 a 23 a první a druhá dioda 14 a 16 zajištují teplotní stabilitu zapojení klopného zesilovače. S dalěím zvyšováním stejnosměrného indikovaného napětí na kladné a záporné svorce 1, 27 se zvyšuje úbytek napětí na omezovač ím prvním odporu i a též na druhém odporu 2» blokovaném prvním kondenzátorem 1· Paralelně k druhému odporu 2 je připojen integrovaný stabilizátor napětí 2> na kladný vývod druhého odporu 2 jsou připojeny napájecí vývody 21, 52 stabilizačního obvodu a koncového vývodu, na záporný vývod druhého odporu 2 j^e přes čtvrtý odpor 2 připojen vývod 59 druhého vstupu zesilovače regulační odchylky napájený stabilizovaným nppětím z vývodu 60 výstupu zesilovače referenčního napětí přes omezovači třetí odpor 6. Velikost stejnosměrného indikovaného napětí pro zareagování zapojení určuje odporový dělič složený z šestého odporu 10 a sedmého odporu 11. jejichž společný vývod je spojen s vývodem 56 prvního vstupu zesilovače regulační odchylky. Převýáí-li kladné napětí v tomto bodě napětí na vývodu 59 durhého vstupu zesilovače regulační odchylky, začne téci proud z vývodu 53 koncového tranzistoru integrovaného stabilizátoru napětí 2 přes pátý odpor 8 a druhou Zenerovu diodu 21 do báze druhého tranzistoru 2£ klopného zesilovače. Tím též začne téci proud jeho přechodem emitcr kolektor, což má za následek sepntuí prvního tranzistoru 17 klopného zesilovače a proud počne téci přes dea,átý odpor 19 mezi prvním a druhým vstupním vývodem 241. 242 galvanicky oddělujícího převodníku 24 a tím nastane změna na prvním a druhém výstupním vývodu 243,If we increase the DC indicated voltage at the positive and negative terminals 1 and 27, then the first Zener diode 12 after reaching the Zener voltage begins to stabilize and forms, together with the third capacitor 13 a constant voltage iro flip-flop with the second transistor 22 and the first transistor 17 the collector does not conduct a current without a signal based on the second transistor 22 and no voltage drop occurs at the ninth and tenth resistors 18 and 19. Also, no current flows through the first and second input terminals 241 and 42 of the galvanically isolated converter 24. The eighth, eleventh and twelfth resistors 12, 20 and 23 and the first and second diodes 14 and 16 provide the thermal stability of the flip-flop amplifier. As the indicated DC voltage increases further on the positive and negative terminals 1, 27, the voltage drop across the limiting first resistor i and the second resistor 2 »blocked by the first capacitor 1 increases. · An integrated voltage stabilizer 2> is connected to the positive terminal the second resistor 2 are connected to power supply terminals 21, 52 of the stabilizing circuit and the end-terminal to the negative terminal of the second resistor 2 j ^e across resistor 2 connected to the outlet 59 of the second amplifier input of the control deviation powered conditioned nppětím from pin 60 output of the amplifier reference voltage through a limiting third resistor 6. The magnitude of the DC indicated voltage to respond to the wiring is determined by a resistive divider consisting of a sixth resistor 10 and a seventh resistor 11, the common terminal of which is connected to the terminal 56 of the first input of the control deviation amplifier. If the positive voltage at this point exceeds the voltage across the amplifier input's heavy input terminal 59, the current from the integrated voltage stabilizer terminal 2 of the terminal transistor terminal 53 flows through the fifth resistor 8 and the second Zener diode 21 to the base of the second flip-flop transistor. This also starts the current flowing through the emitter collector, which results in the switching of the first flip-flop transistor 17 and the current starts to flow through the dea, the resistor 19 between the first and second input terminals 241. 242 of the galvanic isolating converter 24 and second output terminal 243,

244 a rovněž na první a druhé výstupní svorce 25. 26. Pátý odpor 8 určuje svou velikostí výstupní proud integrovaného stabilizátoru napětí 2· Druhý kondenzátor 2 určuje rychlost indikace.244 and also at the first and second output terminals 25. 26. The fifth resistor 8 determines the output current of the integrated voltage stabilizer 2 by its magnitude. The second capacitor 2 determines the display rate.

Zapojení podle vynálezu je zvláště vhodné pro řídící systémy stejnosměrných polovodičových pulsních měničů, užívaných v elektrických pohonech trolejbusů, elektromobilů a akumulátorových vozíků. _p The circuitry according to the invention is particularly suitable for control systems of DC semiconductor pulse converters used in the electric drives of trolleybuses, electric vehicles and battery trolleys. _p

Claims

Wiring for indicating the set DC voltage limit by an integrated voltage stabilizer comprising a temperature compensated power supply and reference voltage amplifier, a control deviation amplifier, a current limiting circuit, and a terminal transistor in conjunction with a toggle amplifier for the galvanically isolating indicated signal converter, the DC indicated voltage is connected to the positive terminal (1) and through the first resistor (2) to the parallel connected second resistor (3) to the first capacitor (4) and to the supply terminal (51) of the stabilization circuit and the supply terminal (52) of the integrated voltage stabilizer (5) terminal and, on the other hand, through the sixth resistor (10) to the terminal (56) of the first integrated voltage regulator deviation amplifier input (5) and simultaneously through the seventh resistor (11) to the other end (3) a capacitor (4), respectively, to a fourth resistor (7) connected to the second deviation amplifier input terminal (59) and at the same time via a third resistor (6) to the integrated voltage stabilizer reference voltage output terminal (60) (60) a second capacitor (9) connected by its second pole to the collector outlet (57) of the current limiting transistor and directly to the ground potential terminal (58) of the integrated voltage stabilizer (5), the negative terminal being ground negative a terminal (27) in series with the first Zener diode (12) connected in parallel and a negative DC indicated voltage output connected to the third capacitor (13), where a serial combination of the second diode (16), the eighth resistor (15) ) and a first diode (14), wherein the first flip-flop transistor (17) is connected to the cathode of the first diode (14) by its emitter, b the base has connected via the ninth resistor (18) and the eleventh resistor (20) to the ground potential outlet (58) of the integrated voltage stabilizer (5), and simultaneously through the ninth resistor (18) to the collector of the second transistor (22) connected by its emitter to the anode a second diode (16), the base of which is connected both via a twelfth resistor (23) to the negative terminal (27) and through a second Zener diode (21) to the terminal (55) of the integrated voltage stabilizer current limiting circuit (5); (8) on the terminal (52) of the integrated voltage stabilizer terminal (5), the integrated voltage stabilizer current limit (5), while the second input terminal (242) of the galvanically isolated converter (24) is connected to the negative terminal (27); the input terminal (241) of the galvanically isolated converter (24) is connected via a tenth resistor (19) to the collector of the first transistor (17), the first and second output terminals (243, 244) the galvanic isolating converter (24) are connected to the first and second output terminals (25, 26) of the wiring.