CS246880B1 - Obvod riadenia dynamickéj paraati RAM - Google Patents

Obvod riadenia dynamickéj paraati RAM Download PDF

Info

Publication number
CS246880B1
CS246880B1 CS848623A CS862384A CS246880B1 CS 246880 B1 CS246880 B1 CS 246880B1 CS 848623 A CS848623 A CS 848623A CS 862384 A CS862384 A CS 862384A CS 246880 B1 CS246880 B1 CS 246880B1
Authority
CS
Czechoslovakia
Prior art keywords
input
circuit
output
memory
blocking
Prior art date
Application number
CS848623A
Other languages
Czech (cs)
English (en)
Other versions
CS862384A1 (en
Inventor
Jaroslav Patuc
Jozef Kirner
Jan Stopka
Jozef Lakatos
Original Assignee
Jaroslav Patuc
Jozef Kirner
Jan Stopka
Jozef Lakatos
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaroslav Patuc, Jozef Kirner, Jan Stopka, Jozef Lakatos filed Critical Jaroslav Patuc
Priority to CS848623A priority Critical patent/CS246880B1/sk
Publication of CS862384A1 publication Critical patent/CS862384A1/cs
Publication of CS246880B1 publication Critical patent/CS246880B1/sk

Links

Landscapes

  • Dram (AREA)

Abstract

Obvod je vhodný pre zafoudovanie do polozákazníckeho alebo zákaznického integrovaného obvodu, ktorý tvoří základný obvod riadenia dynamickej památi RAM s pantátovými prvkami 16k/l a 64/1 pře obecné použitie. Obvod generuje základné časové signály obvodu dynamickej památi na základe vonkajšej požiadavky o pamáťový cyklus a požiadavky o obnovovací pamáťový cyklus. Požiadavky o pamáťový cyklus možu byť nezávislé. Obvod má dalej adresný vstup, cez ktorý možno zablokovat vonkajšiu požiadavku o pamáťový cyklus a tiež uvolňovací vstup signálu výběru adresy stípca v pamáťovom prvku, ktorý sa može generovat v čase realizácie požiadavky o obnovovací cyklus památi.
CS848623A 1984-11-13 1984-11-13 Obvod riadenia dynamickéj paraati RAM CS246880B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS848623A CS246880B1 (sk) 1984-11-13 1984-11-13 Obvod riadenia dynamickéj paraati RAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS848623A CS246880B1 (sk) 1984-11-13 1984-11-13 Obvod riadenia dynamickéj paraati RAM

Publications (2)

Publication Number Publication Date
CS862384A1 CS862384A1 (en) 1985-08-15
CS246880B1 true CS246880B1 (sk) 1986-11-13

Family

ID=5437055

Family Applications (1)

Application Number Title Priority Date Filing Date
CS848623A CS246880B1 (sk) 1984-11-13 1984-11-13 Obvod riadenia dynamickéj paraati RAM

Country Status (1)

Country Link
CS (1) CS246880B1 (sk)

Also Published As

Publication number Publication date
CS862384A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
JP3446034B2 (ja) Ｄｒａｍ用改良型メモリ・インタフェース
KR950009390B1 (ko) 반도체 메모리장치의 리프레시 어드레스 테스트회로
KR900007225B1 (ko) 출력데이타의 주기가 증가된 반도체 메모리장치
US6556494B2 (en) High frequency range four bit prefetch output data path
JPS62180607A (ja) 半導体集積回路
KR880008327A (ko) 내부 셀-리프레쉬 회로가 있는 모조-정적 메모리 장치
KR870009384A (ko) 반도체 기억 장치
KR100233358B1 (ko) 동기형 반도체 기억 장치
KR840001731A (ko) 순차적인 워어드가 정열된 어드레스 지정장치
US5198709A (en) Address transition detector circuit
CS246880B1 (sk) Obvod riadenia dynamickéj paraati RAM
KR960019313A (ko) 반도체 메모리 장치
KR900005454A (ko) 시리얼 입출력 반도체 메모리
US7835180B2 (en) Semiconductor memory device
KR100869986B1 (ko) 반도체 집적 회로 및 반도체 집적 회로의 시험 방법
JPH0395793A (ja) アービター回路
KR100223674B1 (ko) 번인 테스트 시간을 감소하기 위한 장치 및 그 방법
DE19754899A1 (de) Automatische Refresh-Steuerschaltung für ein Halbleitergerät
KR19990004105A (ko) 싱크로너스 디램의 자동 프리차지 제어회로
KR100211483B1 (ko) 블록 기록 시스템을 이용하는 반도체 메모리
JP2001243766A5 (sk)
SU1517035A1 (ru) Процессор дл мультипроцессорной системы
JPS6035398A (ja) ダイナミック型半導体記憶装置
JP2834169B2 (ja) 半導体記憶装置及びその製造方法
SU1149312A1 (ru) Устройство дл контрол микросхем оперативной пам ти