CS248898B1

CS248898B1 - Wiring to eliminate erroneous data at averaged pulse-time measurement

Info

Publication number: CS248898B1
Application number: CS831185A
Authority: CS
Inventors: Jaroslav Obraz
Original assignee: Jaroslav Obraz
Priority date: 1985-11-18
Filing date: 1985-11-18
Publication date: 1987-02-12

Abstract

Zapojení pro výloučení chybných údajů $tí průměrovaném měření doby průchodu impulsů je tvořeno tak, že na spouštěcí výstup elektronických obvodů pro vytváření měřicího impulsu je připojen jednak vstupem bistabilní klopný obvod, jednak přes zpožďovací obvod a monostabilní klěpný obvod první vstup hradlového obvodu pro logický součin a jednak první vstup tvarovacího klopného obvodu, jehož druhý vstup je připojen současně na nulovací vstup hlavního čítače, nulovací vstup pomocného čítače, hradlovací vstup paměti, výstup zdroje čtecích impulsů a výstup obvodu pro logický součet. Obvod pro logický součet, jehož druhý vstup je připojen na výstup tvarovacího obvodu, je prvním vstupem připojen na hradlový obvod pro logický součin, který je druhým vstupem připojen jednak na načítací vstup pomocného čítače a jednak na výstup bistabilního klopného obvodu. Pomocný čitač je zároveň připojen výstupem na zdroj čtecích impulsů. Druhý vstup bistabilního klopného obvodu je připojen s měřicím výstupem elektronických obvodů ne měřicí vstup hlavního čítače, na jehož hodinový vstup je připojen generátor hodinové frekvence. Výstup hlavního čítače je připojen na druhý vstup paměti, jejíž výstup je připojen na číslicový zobrazovač.The circuit for eliminating erroneous data by averaging the pulse transit time measurement is formed in such a way that the trigger output of the electronic circuits for generating the measuring pulse is connected to the input of a bistable flip-flop, and via a delay circuit and a monostable flip-flop the first input of the gate circuit for the logical product and the first input of the shaping flip-flop, the second input of which is simultaneously connected to the reset input of the main counter, the reset input of the auxiliary counter, the gate input of the memory, the output of the reading pulse source and the output of the circuit for the logical sum. The circuit for the logical sum, the second input of which is connected to the output of the shaping circuit, is connected to the gate circuit for the logical product by its first input, which is connected to the read input of the auxiliary counter by its second input and to the output of the bistable flip-flop. The auxiliary counter is also connected to the output of the reading pulse source by its second input. The second input of the bistable flip-flop is connected to the measuring output of the electronic circuits, not the measuring input of the main counter, to whose clock input the clock frequency generator is connected. The output of the main counter is connected to the second input of the memory, the output of which is connected to the digital display.

Description

Vynález se týká zapojení pro vyloučení chybných údajů při průměrovaném měření doby průchodu impulsů.The invention relates to a circuitry for avoiding erroneous readings in an averaged pulse transit time measurement.

Pro zjištování elastických vlastností prostředí se používají mechanické to je ultrazvukové nebo tlakové vlny ve tvaru impulsů. Elastické vlastnosti odpovídají rychlostem šířeni těchto vln, které se vyhodnocují z doby průchodu impulsů po známé dráze. Pro zvýšení přesnosti se používá měření průměrované, to je doba průchodu je střední hodnotou dob průchodu určitého počtu impulsů.To determine the elastic properties of the environment, mechanical means such as pulsed wave ultrasonic or pressure waves are used. The elastic properties correspond to the propagation velocities of these waves, which are evaluated from the time of the pulses passing on a known path. Averaged measurement is used to increase the accuracy, i.e. the throughput time is the mean of the runtime of a certain number of pulses.

Doba průchodu udává tak zvaný měřiči 'impuls. Pokud se však stane, že po dobu měření průměrované série je jeden nebo několik měřících impulsů chybných, je celé měření nepřesné. Chybné měřící impulsy vznikají například jako důsledek vadné akustické vazby ultrazvukové sondy nebo při náhlém přechodném zvýšeni útlumu materiálu, například při změně koncentrace proměřované směsi.The passage time indicates the so-called meters' pulse. However, if one or more measuring pulses are erroneous during the measurement of an averaged series, the whole measurement is inaccurate. Wrong measurement pulses occur, for example, as a result of a defective acoustic coupling of the ultrasonic probe or by a sudden transient increase in the attenuation of the material, for example when the concentration of the measured mixture changes.

Uvedené nevýhody odstraňuje zapojení pro vyloučení chybných údajů při průměrovaném měření doby průchodu impulsů podle vynálezu, jehož podstata spočívá v tom, že na spouštěcí výstup elektronických obvodů pro vytváření měřícího impulsu je připojen jednak vstupem bistabilní klopný obvod, jednak přes zpoždovací obvod a monostabilní klopný obvod první vstup hradlového obvodu pro logický součin a jednak první vstup tvarovacího klopného obvodu, jehož drúhý vstup je připojen současně na nulovací vstup hlavního čitače, nulovací vstup pomocného čitače, hradlovací vstup paměti, výstup zdroje čtecích impuslů a výstup obvodu pro logický součet.These disadvantages are eliminated by the circuitry for eliminating erroneous data in the average pulse transit time measurement according to the invention, which is based on the fact that the bistable flip-flop is connected to the trigger output of the electronic pulse generating circuit and through the delay circuit and monostable flip-flop. the gate input for the logic product and the first input of the forming flip-flop whose coarse input is connected simultaneously to the reset counter input of the master counter, the reset input of the auxiliary counter, the gating input of memory, the output of the read pulse source and the output of the logic sum circuit.

Obvod pro logický součet, jehož druhý vstup je připojen na výstup tvarovacího obvodu, je prvním vstupem připojen na hradlový obvod pro logický součin, který je druhým vstupem připojen jednak na načítací vstup pomocného čitače a jednak na výstup bistabilního klopného obvodu. Pomocný čítač je zároveň připojen výstupem na zdroj čtecích impulsů.The logic sum circuit, the second input of which is connected to the output of the forming circuit, is connected via a first input to the gate for the logic product which is connected to the read input of the auxiliary counter and the output of the bistable flip-flop. The auxiliary counter is also connected to the output of the reading pulse.

Druhý vstup bistabilního obvodu je připojen zároveň s měřícím výstupem elektronických obvodů pro vytváření měřícího impulsu na měřící vstup hlavního čitače, na jehož hodinový vstup je připojen generátor hodinové frekvence. Výstup hlavního čitače je připojen na datový vstup paměti, jejíž výstup je připojen na číslicový zobrazovač.The second input of the bistable circuit is connected simultaneously with the measuring output of the electronic circuits to generate a measuring pulse to the measuring input of the main counter, to whose clock input a clock frequency generator is connected. The output of the main counter is connected to the data input of the memory, the output of which is connected to the digital display.

Zapojení podle vynálezu zabraňuje nepřesnostem vznikajícím například jako důsledek vypadnutí přijímaného ultrazvukového nebo tlakového impulsu. Elektronické zapojení podle vynálezu se připojí ke známým obvodům používaným pro vytvoření měřícího impulsu, jehož trvání, to je hledaná doba průchodu se měři číslicově pomocí hodinové frekvence.The circuitry according to the invention avoids inaccuracies arising, for example, as a result of falling out of the received ultrasonic or pressure pulse. The electronic circuitry according to the invention is connected to known circuits used to generate a measuring pulse, the duration of which, i.e. the desired throughput time, is measured digitally by means of a clock frequency.

Na připojených výkresech je nakreslen a objasněn přiklad zapojení podle vynálezu, kde na obr. 1 je znázorněno schéma zapojení elektronických obvodů a na obr. 2 jsou naznačeny nejpodstatnější průběhy impulsů na těchto obvodech.In the accompanying drawings, an example of a circuit according to the invention is illustrated and explained, in which Fig. 1 shows the circuit diagram of the electronic circuits and Fig. 2 shows the most important waveforms of these pulses.

Zapojení setává'z elektronikých obvodů £ pro vytváření měřícího impulsu obsahujících známá zapojení synchronízátoru, generátoru s vysílačem ultrazvukových nebo tlakových impulsů, zesilovače a tvarovače měřících impulsů, jehož spouštěcí výstup je připojen jednák na první vstup bistabilního klopného obvodu _4, jednak přes zpoždovací obvod 2 a monostabilní klopný obvod _3 na první vstup hradlového obvodu 6 pro logický součin a jednak na první vstup tvarovacího klopného obvodu 3_.The circuit comprises electronic circuitry 6 for generating a measuring pulse comprising known connections of a synchronizer, a generator with an ultrasonic or pressure pulse transducer, an amplifier and a pulse former, the trigger output of which is coupled to the first input of the bistable flip-flop 4. a monostable flip-flop 3 at the first input of the gate circuit 6 for logic and on the other side at the first input of the forming flip-flop 3.

Druhý vstup tvarovacího klopného obvodu 3 'je připojen současně na nulovací vstup hlavního čitače £, na nulovací'vstup pomocného čítače 12, na hradlovací vstup paměti 11, vstup na výstup zdroje 10_ čtecích impulsů a na výstup obvodu 5 pro logický součet. Obvod 5 pro logický součet, jehož druhý vstup je připojen na výstup tvarovacího obvodu £, je prvním vstupem připojen na hradlový obvod 6 pro logický součin.The second input of the forming flip-flop 3 'is connected simultaneously to the reset input of the main counter, the reset input of the auxiliary counter 12, the gating input of the memory 11, the input to the output of the read pulse source 10 and the output of the logical sum circuit 5. The logic sum circuit 5, the second input of which is connected to the output of the forming circuit 6, is connected to the gate of the logic product 6 by the first input.

Druhým vstupem je hradlový obvod 6 pro logický součír. připojen jednak na načítací vstup pomocného čitače 12, který je zároveň připojen výstupem na zdroj 1Č čtecích impulsů a jednak na výstup bistabilního klopného obvodu 4_, jehož druhý vstup je připojen zároveň s měřícím výstupem elektronických obvodů pro vytváření měřicího impulsu na měřicí vstup hlavního čitače 2- Na hodinový vstup hlavního čitače 2 j^e připojen generátor T_ hodinové frekvence a zároveň výstupem je hlavní čitač 2 připojen na datový vstup paměti 11.' Ίθjíž výstup je připojen na číslicový zobrazovač 13The second input is the gate circuit 6 for logical product. connected to the input input of the auxiliary counter 12, which is also connected to the output of the read pulse source 1 and to the output of the bistable flip-flop 4, the other input of which is connected to the measuring output of the electronic circuits the clock input of master counter 2 ^e j connected to a generator T_ clock frequency while the output of the main counter 2 is connected to a data input of memory 11. & The output is connected to the digital display 13

Z elektronických óbvodů 2 P^ro vytvoření měřicího impulsu obsahujících známá zapojení synchronizátoru, což je zdroj spouštěcích impulsů generátoru s v//'ízčaai ultrazvukových nebo tlakových impulsů, zesilovače a tvarovače měřicích impulsu vvchází měřicí obdélníkový impuls (obr. 2b). Spouštěcí impulsy (obr. 2a) se vedou na zpožďovací obvod 2.From the electronic circuit 2 P ^ro create a measuring pulse synchronizer containing known wiring, a source of trigger pulse generator St // 'ízčaai ultrasonic or pressure pulse amplifier and shaper measuring pulses vvchází rectangular measuring pulse (Fig. 2b). The trigger pulses (Fig. 2a) are applied to the delay circuit 2.

Doba zpožděni (obr. 2c) je nastavena delší než je nejdelší měřená dol a průchodu mechanických impulsů. Po skončeni tohoto impulsu se spustí monostabilní klopný obvod 2» jehož výstupní impulsy (obr. 2d) přicházejí'na první vstup hradlového obvodu 6 pro logický součin.The delay time (Fig. 2c) is set longer than the longest measured down and the passage of mechanical pulses. Upon completion of this pulse, the monostable flip-flop 2 is started, whose output pulses (FIG. 2d) arrive at the first input of the gate circuit 6 for the logic product.

Spouštěcí impulsy (obr. 2a) spouští i bistabilní klopný obvod ý, který se vrací do své výchozí polohy s ukončením měřícího impulsu (obr. 2b). Pokud měřicí impuls vůbec nevznikne nebo má nesprávné trvání, jako je naznačeno na obr. 2b v m-té a v m + 1 periodě opakovači, frekvence, nevrátí se bistabilní klopný obvod ý, do původní polohy.Trigger pulses (Fig. 2a) also trigger a bistable flip-flop, which returns to its initial position with the end of the measurement pulse (Fig. 2b). If the measurement pulse does not occur at all or has an incorrect duration as indicated in Fig. 2b in the mth and m + 1 repeaters, the frequency, the bistable flip-flop will not return to its original position.

Na jeho výstupu vzniká obdélníkový impuls, který se ve vhodné polaritě zavádí na druhý vstup hradlového obvodu 2 P^ro logický součin. Na jeho výstupu jsou v těchto periodách, kdy trvání měřícího impulsu je chybné a to v případě, že jednak přesahuje nastavenou dobu klopení zpožSovacího obvodu 2, jak je naznačeno v periodě m + 1 na obr. 2, jednak když měřiči impuls chybí - periodami - (obr. 2), obdélníkové impusly, jejichž trvání je dáno dobou překlopení monostabilního klopného obvodu j?·At its output there is a rectangular pulse that is introduced in a suitable polarity to the second input of the gate circuit 2 P ^ro logical product. On its output are in these periods, when the duration of the measuring pulse is erroneous if it exceeds the set delay time of delay circuit 2, as indicated in period m + 1 in fig. (Fig. 2), rectangular impulses whose duration is given by the flipping time of the monostable flip-flop j · ·

Impulsy z bistabilního klopného obvodu ý počítá pomocný čitač 12, který se nuluje výstupními impulsy z obvodu 5 pro logický součet, které nulují i hlavni čitač'2· Hlavní čitač 2 má na svůj hodinový vstup připojen výstup generátoru 2 hodinové frekvence a je kromě toho ovládán měřícími impulsy (obr. 2b).The pulses from the bistable flip-flop count the auxiliary counter 12, which is reset by the output pulses from the logic sum circuit 5, which also clears the main counter2. The main counter 2 has its clock input connected to the clock output 2 and controlled measuring pulses (Fig. 2b).

Po načítání nastaveného počtu n impulsů v pomocném čítači 12 se spustí zdroj 10.čtecích impulsů (obr. 2g) a na jeho výstupu se vytvoří obdélníkový impuls (obr. 2h), který se použije jako čtecí impuls pro hradlování pamětí 21· Ρθ ukončení se v tvarovacím klopném obvodu 9 vytvoří impuls (obr. 2h), který se zavede na druhý vstup obvodu 2 P^ro logický součet.After reading the set number of n pulses in the auxiliary counter 12, the source 10 of the reading pulses is started (Fig. 2g) and a rectangular pulse is generated at its output (Fig. 2h), which is used as a read pulse in forming the flip-flop 9 generates a pulse (Fig. 2h) which is introduced to the second input of the 2 P ^ro logical sum.

Na jeho výstupu jsou zmíněné impulsy (obr. 2i) pro nulování hlavního čitače 2 i pomocného čítače 12. Naměřené průměrované údaje doby průchodu za n-period opakovači frekvence se zobrazují na číslisovýoh zobrazovačích 21' zapojených na výstupy paměti 11.At its output, said pulses (FIG. 2i) for resetting the main counter 2 and the auxiliary counter 12 are measured. The measured averaged passage time data over the n-period repeater frequency are displayed on the digital displays 21 'connected to the memory outputs 11'.

Claims

SUBJECT OF THE INVENTION

Wiring to avoid erroneous readings in an average pulse time measurement, connected to electronic pulse generating circuits comprising a synchronizer, a generator with an ultrasonic or pressure pulse generator, an amplifier and a pulse former, characterized by having an electronic circuit trigger output (1) for generating a measuring pulse, a bistable flip-flop (4) is connected through the first input, a delay circuit (2) and a monostable flip-flop (3) are connected through the first input of the gate circuit (6) for logic and whose second input is connected simultaneously to the reset counter of the main counter (8), the reset input of the auxiliary counter (12), the gating memory input (11), the output of the read pulse source (10) and the output of the circuit (5). (5) for a logical sum whose second input is connected to the output of the shaping circuit 9, it is connected by a first input to the gate circuit (6) for logic product, which is connected by the second input to the read input of the auxiliary counter (12), which is connected to the pulse source (10) and on the other hand the output of a bistable flip-flop (4), the second input of which is connected simultaneously with the measuring output of the electronic circuits (1) for generating measuring pulses to the measuring input of the main counter (8). the clock and the output of the main counter (8) is connected to the data input of the memory (11), the output of which is connected to the digital display (13).